JPH03257579A - コンパイラの並列化方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はコンパイラの並列化方式に関し、特に並列処理
が可能でベクトル演算機能をもつ複数のプロセッサを有
し、主記憶装置が異なるバンク間で並列アクセスを行う
多重アクセス方式を用いる電子計算機システム上で、コ
ンパイラで生成した目的プログラムが複数のプロセッサ
を駆動して主記憶装置に有するデータを並列にベクトル
演算するためのコンパイラの並列化方式に関する。

〔従来の技術〕

従来のコンパイラの並列化方式は、単一のプロセッサの
ベクトル処理速度を上げるために、すべてのプロセッサ
のベクトル長は最大ベクトルレジスタ長と同一の値が設
定されていた。

〔発明が解決しようとする課題〕

しかし、従来のコンパイラの並列化方式は、複数のプロ
セッサを同時に駆動して主記憶装置に有するデータを並
列にベクトル演算する際で、各々のプロセッサが最初に
アクセスするバンクが同一となった場合に、バンク競合
が発生して処理速度が低下するという欠点を有している
。

〔課題を解決するための手段〕

本発明のコンパイラの並列化方式は、並列処理が可能で
ベクトル演算機能をもつ複数のプロセッサを有し、主記
憶装置が異なるバンク間で並列アクセスを行う多重アク
セス方式を用いる電子計算機システム上で、高級言語で
書かれた原始プログラムを入力し、並列処理を行う目的
プログラムを生成するコンパイラの並列化方式において
、高級言語で書かれた前記原始プログラムを読み込んで
構文解析を行って第１の中間テキストを生成する構文解
析部と、前記第１の中間テキストを読み込んでベクトル
化可能ループを抽出するベクトル化可能ループ抽出部と
、前記第１の中間テキストおよび前記ベクトル化可能ル
ープにより第２の中間テキストを生成する中間テキスト
変形部と、前記第２の中間テキストを読み込んで前記目
的プログラムを生成するときに前記目的プログラムが複
数の前記プロセッサを駆動して前記主記憶装置に有する
データを並列にベクトル演算するに際して駆動される各
々の前記プロセッサのベクトル長を各々最大ベクトルレ
ジスタ長より少なくすることによりバンク数に対して異
なる値に設定してバンク競合が発生しない目的プログラ
ムを生成する目的プログラム生成部とを備えて構成され
ている。

〔実施例〕

次に、本発明の実施例について図面を参照して説明する
。

第１図は本発明のコンパイラの並列化方式の一実施例を
示すブロック図である。第１図は、原始プログラム１と
、コンパイラ２と、原始プログラム１をコンパイラ２に
よりコンパイルして得られる目的プログラム６と、コン
パイラ２が原始プログラム１をコンパイルする際に生成
する第１の中間テキスト３およびベクトル化可能ループ
４並びに第２の中間テキスト５とにより構成されている
。

そして、コンパイラ２は、構文解析部２１と、ベクトル
化可能ループ抽出部２２と、中間テキスト変形部２３と
、目的プログラム生成部２４とにより構成されている。

そこで、コンパイラ２は、入力された原始プログラム１
を構文解析部２１により構文解析し、第１の中間テキス
ト３を生成する。また、ベクトル化可能ループ抽出部２
２は、第１の中間テキスト３を読み込んでベクトル化可
能ループ４を抽出する。そして、中間テキスト変形部２
３は第１の中間テキスト３を読み込み、ベクトル化可能
ループ４により変形して第２の中間テキスト５を生成す
る。さらに、目的プログラム生成部２４は、第２の中間
テキスト５を読み込み、ベクトル化可能ループの処理を
複数のプロセッサを駆動して並列処理を行う目的プログ
ラムを生成する。

なお、目的プログラム生成部２４は、主記憶装置に有す
るデータをベクトルレジスタへロードする際に、各演算
プロセッサか実行するベクトルロード命令の主記憶装置
へのアクセスにおいて、バンク競合が発生する場合には
、各々のプロセッサのベクトル長を各々最大ベクトル長
よりも１つ少ない値に設定した目的プログラム６を生成
する。

第２図は本発明を適用した場合に効果のあるＦＯＲＴＲ
ＡＮ原始プログラムの一例を示す図である。なお、第２
図のＦＯＲＴＲＡＮを実行するために使用している電子
計算機システムの最大ベクトルレジスタ長および独立に
動作するバンク数を２５６とする。

第２図のＦＯＲＴＲＡＮ原始プログラム１００を従来の
コンパイラにより翻訳すると、並列処理可能なり○ルー
プ１１０において、主記憶装置上に配置されている配列
Ｂ、Ｃの処理を、先ず配列Ｂ、Ｃの配列要素１から配列
要素２５６まで、次に配列２５７から配列要素５１２ま
で、・・・・・・の様に２５６ワードづつベクトル化し
、ベクトル化したものを複数のプロセッサを駆動して並
列処理を行う目的プログラムを生成していた。しかし、
主記憶装置上に配置されている配列Ｂ、Ｃのデータを最
大ベクトルレジスタ長２５６ワードでベクトルレジスタ
ヘロードする際に、バンク数も２５６のために、各プロ
セッサが実行するベクトルロード命令の主記憶装置への
アクセスにおいて、バンク競合が発生していた。

一方、第２図のＦＯＲＴＲＡＮ原始プログラム１００を
本発明を適用したコンパイラ２を用いて翻訳すると、並
列処理可能なり○ループ１１０において、主記憶装置上
に配置されている配列ＢＣの処理を配列Ｂ、Ｃの配列要
素１から配列要素２５５まで、次に配列要素２５６から
配列要素５１０まで、・・・・・・の様に２５５ワード
づつベクトル化し、ベクトル化したものを複数のプロセ
ッサを駆動して並列処理を行う目的プログラムを生成す
る。そして、主記憶装置上に配置されている配列Ｂ、Ｃ
のデータをベクトルレジスタ長２５５でベクトルレジス
タヘロードする際には、バンク数が２５６のために、各
プロセッサが実行するベクトルロード命令の主記憶装置
へのアクセスにおいて、バンク競合は発生せず、目的プ
ログラムの実行速度を向上することができる。

〔発明の効果〕

以上説明したように、本発明のコンパイラの並列化方式
は、目的プログラムが複数のプロセッサを駆動して主記
憶装置に有するデータを並列にベクトル演算する際には
、駆動される各々のプロセッサのベクトル長を最大ベク
トルレジスタ長よりも少ない値に設定してバンク競合が
生じない目的プログラムを生成することにより、複数の
プロセッサを同時に駆動して主記憶装置に有するデータ
を並列にベクトル演算する際に、各々のプロセッサが主
記憶に有するデータをベクトルレジスタヘロードする時
に、各演算プロセッサが実行するベクトルロード命令の
主記憶装置へのアクセスに、バンク競合が発生して処理
速度が低下することを避けることができるという効果を
有している。

そして、本発明のコンパイラの並列化方式は、−度に駆
動するプロセッサの数が多いほど効果が大きく処理速度
を向上させることができるという効果を有している。

抽出部、２３・・・中間テキスト変形部、２４・・・目
的プログラム生成部、１００・・・ＦＯＲＴＲＡＮ原始
プログラム、１１０・・・並列処理可能なり○ルー乙

Claims (1)

【特許請求の範囲】
1. 並列処理が可能でベクトル演算機能をもつ複数のプロセ
   ッサを有し、主記憶装置が異なるバンク間で並列アクセ
   スを行う多重アクセス方式を用いる電子計算機システム
   上で、高級言語で書かれた原始プログラムを入力し、並
   列処理を行う目的プログラムを生成するコンパイラの並
   列化方式において、高級言語で書かれた前記原始プログ
   ラムを読み込んで構文解析を行って第１の中間テキスト
   を生成する構文解析部と、前記第１の中間テキストを読
   み込んでベクトル化可能ループを抽出するベクトル化可
   能ループ抽出部と、前記第１の中間テキストおよび前記
   ベクトル化可能ループにより第２の中間テキストを生成
   する中間テキスト変形部と、前記第２の中間テキストを
   読み込んで前記目的プログラムを生成するときに前記目
   的プログラムが複数の前記プロセッサを駆動して前記主
   記憶装置に有するデータを並列にベクトル演算するに際
   して駆動される各々の前記プロセッサのベクトル長を各
   々最大ベクトルレジスタ長より少なくすることによりバ
   ンク数に対して異なる値に設定してバンク競合が発生し
   ない目的プログラムを生成する目的プログラム生成部と
   を備えることを特徴とするコンパイラの並列化方式。