JPH04211830A - 並列化コンパイル方式 - Google Patents
並列化コンパイル方式Info
- Publication number
- JPH04211830A JPH04211830A JP3003202A JP320291A JPH04211830A JP H04211830 A JPH04211830 A JP H04211830A JP 3003202 A JP3003202 A JP 3003202A JP 320291 A JP320291 A JP 320291A JP H04211830 A JPH04211830 A JP H04211830A
- Authority
- JP
- Japan
- Prior art keywords
- loop
- parallel
- loops
- data reference
- parallelism
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims abstract description 72
- 239000000284 extract Substances 0.000 claims abstract description 4
- 238000000605 extraction Methods 0.000 claims description 17
- 239000011159 matrix material Substances 0.000 description 33
- 238000010586 diagram Methods 0.000 description 13
- 230000006870 function Effects 0.000 description 3
- 101000729271 Homo sapiens Retinoid isomerohydrolase Proteins 0.000 description 1
- 102100031176 Retinoid isomerohydrolase Human genes 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F8/00—Arrangements for software engineering
- G06F8/40—Transformation of program code
- G06F8/41—Compilation
- G06F8/45—Exploiting coarse grain parallelism in compilation, i.e. parallelism between groups of instructions
- G06F8/451—Code distribution
- G06F8/452—Loops
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Devices For Executing Special Programs (AREA)
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、複数の並列実行可能な
プロセッサから成る並列計算機システムに対して、与え
られたソースプログラムからオブジェクトプログラムを
生成して供給するコンパイラにおいて、プログラム中の
ループ構造を検出してループの入れ替え及びループの分
割によって並列実行命令を生成する並列化コンパイル方
式に関するものである。
プロセッサから成る並列計算機システムに対して、与え
られたソースプログラムからオブジェクトプログラムを
生成して供給するコンパイラにおいて、プログラム中の
ループ構造を検出してループの入れ替え及びループの分
割によって並列実行命令を生成する並列化コンパイル方
式に関するものである。
【０００２】
【従来の技術】 複数の並列実行可能
なプロセッサから成る並列計算機システムの一実施例を
図３に示す。図３に示した並列計算機システムは、第一
のプロセッサモジュール１、第二のプロセッサモジュー
ル２、・・・、第八のプロセッサモジュール８の計８個
のプロセッサモジュールから構成される。第一のプロセ
ッサモジュール１はプロセッシングユニット９と共有メ
モリ１０から成る。第二、第三、・・・、第八のプロセ
ッサモジュール２〜８も同様に、プロセッシングユニッ
ト１１、１３、１５、１７、１９、２１、２３と共有メ
モリ１２、１４、１６、１８、２０、２２、２４からそ
れぞれ構成される。前記共有メモリ１０はプロセッシン
グユニット９により、ローカル・アドレス／データバス
４７から書き込み及び読み出しを行なうことができると
同時に、前記他のプロセッシングユニット１１、１３、
１５、１７、１９、２１、２３によっても、共通・アド
レス／データバス２５から書き込み及び読み出しを行な
うことができる。同様に、共有メモリ１２、１４、１６
、１８、２０、２２、２４も、同一の前記プロセッサモ
ジュール内にあるプロセッシングユニット１１、１３、
１５、１７、１９、２１、２３により、ローカル・アド
レス／データバス４７からそれぞれ書き込み及び読み出
しを行なうことができると同時に、他のプロセッサモジ
ュール内にあるプロセッシングユニットによっても、共
通・アドレス／データバス２５から書き込み及び読み出
しを行なうことができる。
なプロセッサから成る並列計算機システムの一実施例を
図３に示す。図３に示した並列計算機システムは、第一
のプロセッサモジュール１、第二のプロセッサモジュー
ル２、・・・、第八のプロセッサモジュール８の計８個
のプロセッサモジュールから構成される。第一のプロセ
ッサモジュール１はプロセッシングユニット９と共有メ
モリ１０から成る。第二、第三、・・・、第八のプロセ
ッサモジュール２〜８も同様に、プロセッシングユニッ
ト１１、１３、１５、１７、１９、２１、２３と共有メ
モリ１２、１４、１６、１８、２０、２２、２４からそ
れぞれ構成される。前記共有メモリ１０はプロセッシン
グユニット９により、ローカル・アドレス／データバス
４７から書き込み及び読み出しを行なうことができると
同時に、前記他のプロセッシングユニット１１、１３、
１５、１７、１９、２１、２３によっても、共通・アド
レス／データバス２５から書き込み及び読み出しを行な
うことができる。同様に、共有メモリ１２、１４、１６
、１８、２０、２２、２４も、同一の前記プロセッサモ
ジュール内にあるプロセッシングユニット１１、１３、
１５、１７、１９、２１、２３により、ローカル・アド
レス／データバス４７からそれぞれ書き込み及び読み出
しを行なうことができると同時に、他のプロセッサモジ
ュール内にあるプロセッシングユニットによっても、共
通・アドレス／データバス２５から書き込み及び読み出
しを行なうことができる。
【０００３】第４図に示された、行列ＡとベクトルＢの
積を求めてその結果をベクトルＣに格納するＦＯＲＴＲ
ＡＮプログラムを図３に示した並列計算機システムで実
行される場合を考える。図４に示されたプログラムにお
いて、外側のＤＯループ４８はインデックス変数Ｉにつ
いて並列に実行することが可能であり、従って内側のル
ープ４９の実行を図３の各プロセッシングユニットがそ
れぞれ前記インデックス変数Ｉを固定して実行すること
ができる。その様子を図５の（１）〜（８）に示す。
積を求めてその結果をベクトルＣに格納するＦＯＲＴＲ
ＡＮプログラムを図３に示した並列計算機システムで実
行される場合を考える。図４に示されたプログラムにお
いて、外側のＤＯループ４８はインデックス変数Ｉにつ
いて並列に実行することが可能であり、従って内側のル
ープ４９の実行を図３の各プロセッシングユニットがそ
れぞれ前記インデックス変数Ｉを固定して実行すること
ができる。その様子を図５の（１）〜（８）に示す。
【０００４】図５（１）では第一のプロセッサモジュー
ル１でインデックス変数Ｉ＝１と固定して内側のループ
４９を実行することを表しており、同様に図５（ｉ）で
は第ｉのプロセッサモジュールでインデックス変数Ｉ＝
ｉと固定して前記内側のループ４９を実行することを表
している。但し、ｉ＝２、・・・、８である。図４に示
したようなＦＯＲＴＲＡＮプログラムを図３に示したよ
うな並列計算機システムで実行させる場合、図５で示し
たように、各プロセッサモジュールで実行できるような
コードを生成する必要がある。従来からこれはコンパイ
ラで行われているが、実際には図６で示したような特別
な言語が考えられており、図６において、５０は図４の
外側のループ４８に相当するものであるが、特別な構文
を用いることで並列処理することをユーザが直接指定す
る方式がとられている。
ル１でインデックス変数Ｉ＝１と固定して内側のループ
４９を実行することを表しており、同様に図５（ｉ）で
は第ｉのプロセッサモジュールでインデックス変数Ｉ＝
ｉと固定して前記内側のループ４９を実行することを表
している。但し、ｉ＝２、・・・、８である。図４に示
したようなＦＯＲＴＲＡＮプログラムを図３に示したよ
うな並列計算機システムで実行させる場合、図５で示し
たように、各プロセッサモジュールで実行できるような
コードを生成する必要がある。従来からこれはコンパイ
ラで行われているが、実際には図６で示したような特別
な言語が考えられており、図６において、５０は図４の
外側のループ４８に相当するものであるが、特別な構文
を用いることで並列処理することをユーザが直接指定す
る方式がとられている。
【０００５】
【発明が解決しようとする課題】しかしながら上記のよ
うな方式では、ユーザが並列動作を意識してプログラミ
ングを行なう必要があり、これは実際には並列計算機シ
ステムのアーキテクチャに依存する部分が多く、ソフト
ウェアの開発効率が低下する。また、現在までに汎用言
語で開発されたソフトウェア資産は膨大なものであり、
これらを並列計算機システムに移植することは非常に困
難である。
うな方式では、ユーザが並列動作を意識してプログラミ
ングを行なう必要があり、これは実際には並列計算機シ
ステムのアーキテクチャに依存する部分が多く、ソフト
ウェアの開発効率が低下する。また、現在までに汎用言
語で開発されたソフトウェア資産は膨大なものであり、
これらを並列計算機システムに移植することは非常に困
難である。
【０００６】本発明はかかる点に鑑み、ユーザが並列動
作を意識することなく、従来のプログラミング方法によ
って並列計算機システムで実行可能なオブジェクトプロ
グラムを生成する並列化コンパイル方式を提供すること
を目的とする。
作を意識することなく、従来のプログラミング方法によ
って並列計算機システムで実行可能なオブジェクトプロ
グラムを生成する並列化コンパイル方式を提供すること
を目的とする。
【０００７】
【課題を解決するための手段】本発明の並列化コンパイ
ル方式は、複数の並列実行可能なプロセッサから成る並
列計算機システムに対して、与えられたソースプログラ
ムからオブジェクトプログラムを生成して供給するコン
パイラにおいて、前記ソースコードを字句に分解する字
句解析部と、前記字句解析部で字句解析された結果から
構文を認識し中間コードを生成する構文解析部と、前記
中間コードからループ構造を検出して並列実行可能部分
の抽出を行なう並列性抽出部と、前記並列性抽出部の指
示によって起動されるコード生成部とを備え、前記並列
性抽出部は、ループの構造を検出すると共に、前記ルー
プが多重ループの場合には前記多重ループ内でのデータ
参照関係を解析し、前記多重ループのうちループ間でデ
ータ参照関係の生じないループを検出して、前記ループ
間でデータ参照関係の生じないループが最外側になるよ
うに、前記多重ループの入れ替えを行なうように構成さ
れ、前記多重ループの入れ替えによってえられた多重ル
ープの最外側ループに関して並列実行命令を生成する機
能を有する並列化コンパイル方式である。
ル方式は、複数の並列実行可能なプロセッサから成る並
列計算機システムに対して、与えられたソースプログラ
ムからオブジェクトプログラムを生成して供給するコン
パイラにおいて、前記ソースコードを字句に分解する字
句解析部と、前記字句解析部で字句解析された結果から
構文を認識し中間コードを生成する構文解析部と、前記
中間コードからループ構造を検出して並列実行可能部分
の抽出を行なう並列性抽出部と、前記並列性抽出部の指
示によって起動されるコード生成部とを備え、前記並列
性抽出部は、ループの構造を検出すると共に、前記ルー
プが多重ループの場合には前記多重ループ内でのデータ
参照関係を解析し、前記多重ループのうちループ間でデ
ータ参照関係の生じないループを検出して、前記ループ
間でデータ参照関係の生じないループが最外側になるよ
うに、前記多重ループの入れ替えを行なうように構成さ
れ、前記多重ループの入れ替えによってえられた多重ル
ープの最外側ループに関して並列実行命令を生成する機
能を有する並列化コンパイル方式である。
【０００８】また本発明の前記並列性抽出部は、前記多
重ループの入れ替えによって並列実行命令を生成できな
い場合に、データ参照関係に基づいて最外側ループを分
割するように構成され、前記最外側ループの分割によっ
て並列実行命令を生成する機能を有する。
重ループの入れ替えによって並列実行命令を生成できな
い場合に、データ参照関係に基づいて最外側ループを分
割するように構成され、前記最外側ループの分割によっ
て並列実行命令を生成する機能を有する。
【０００９】更に本発明の前記並列性抽出部は、前記多
重ループの入れ替えによって並列実行命令を生成できな
い場合に、前記最外側ループの分割を行ない、更に並列
実行命令を生成できない場合に、前記分割された個々に
ついて前記多重ループの入れ替えを行なうように構成さ
れ、前記多重ループの入れ替えによって個々に並列実行
命令を生成する機能を有する。
重ループの入れ替えによって並列実行命令を生成できな
い場合に、前記最外側ループの分割を行ない、更に並列
実行命令を生成できない場合に、前記分割された個々に
ついて前記多重ループの入れ替えを行なうように構成さ
れ、前記多重ループの入れ替えによって個々に並列実行
命令を生成する機能を有する。
【００１０】
【作用】本発明は前記した方式により、従来のプログラ
ミング言語で記述されたプログラムからデータ参照関係
を解析し、多重ループの入れ替えと最外側ループの分割
のうち少なくとも１つの処理を用いて、そのデータ参照
関係を崩さないように並列実行命令を生成する。従って
、従来のプログラミング言語で記述されたプログラムか
ら自動的に並列実行命令を生成することができ、ユーザ
は並列動作を意識することなく、並列計算機システムで
実行可能なオブジェクトプログラムを生成できる。
ミング言語で記述されたプログラムからデータ参照関係
を解析し、多重ループの入れ替えと最外側ループの分割
のうち少なくとも１つの処理を用いて、そのデータ参照
関係を崩さないように並列実行命令を生成する。従って
、従来のプログラミング言語で記述されたプログラムか
ら自動的に並列実行命令を生成することができ、ユーザ
は並列動作を意識することなく、並列計算機システムで
実行可能なオブジェクトプログラムを生成できる。
【００１１】
【実施例】図１は本発明の一実施例における並列化コン
パイル方式を示す流れ図である。図１において、２６は
ソースプログラム、２７はコンパイラ、２８は字句解析
部、２９は構文解析部、３０は並列性抽出部、３１はコ
ード生成部、３２はオブジェクトプログラムをそれぞれ
表している。コンパイラ２７はソースプログラム２６を
オブジェクトプログラム３２に変換する。変換処理は字
句解析部２８、構文解析部２９、並列性抽出部３０、コ
ード生成部３１で行われる。
パイル方式を示す流れ図である。図１において、２６は
ソースプログラム、２７はコンパイラ、２８は字句解析
部、２９は構文解析部、３０は並列性抽出部、３１はコ
ード生成部、３２はオブジェクトプログラムをそれぞれ
表している。コンパイラ２７はソースプログラム２６を
オブジェクトプログラム３２に変換する。変換処理は字
句解析部２８、構文解析部２９、並列性抽出部３０、コ
ード生成部３１で行われる。
【００１２】図７はコンパイラ２７によってコンパイル
されるソースプログラム２６の三つの例を示している。 これはＦＯＲＴＲＡＮ言語で記述されたプログラムの一
部である。例えば図７（ａ）のプログラムは字句解析部
２８により字句に分解され、更に構文解析部２９で図８
に示された中間コードに変換される。図８において、９
９はＦＯＲＴＲＡＮのＤＯループを示しており、インデ
ックス変数Ｉ、Ｊとその値の初期値、最終値、増減値を
表す。また、１０８、１１０、１１２は代入操作を表し
、１０９、１１１は演算を表し、１００〜１０７はオペ
ランドを表している。更に、並列性抽出部３０でプログ
ラム中のループ構造が認識され並列性が抽出される。
されるソースプログラム２６の三つの例を示している。 これはＦＯＲＴＲＡＮ言語で記述されたプログラムの一
部である。例えば図７（ａ）のプログラムは字句解析部
２８により字句に分解され、更に構文解析部２９で図８
に示された中間コードに変換される。図８において、９
９はＦＯＲＴＲＡＮのＤＯループを示しており、インデ
ックス変数Ｉ、Ｊとその値の初期値、最終値、増減値を
表す。また、１０８、１１０、１１２は代入操作を表し
、１０９、１１１は演算を表し、１００〜１０７はオペ
ランドを表している。更に、並列性抽出部３０でプログ
ラム中のループ構造が認識され並列性が抽出される。
【００１３】図２は並列性抽出部３０の詳細な処理手順
を示す流れ図である。図２において、まずプログラム中
のループ構造の検出手続き５１を行い、ループが多重ル
ープかどうかの判断手続き３３を行い、ループが多重ル
ープである場合には、データ参照関係グラフ即ち、デー
タ参照順序行列ＲＯ及びデータ参照方向行列ＲＤの作成
３４を行なう。このデータ参照関係グラフにより最外側
ループにおいてループ間でのデータ参照関係解析３５を
行なう。ここで、並列化可能な場合には並列コードの生
成４５を行い、そうでなければ、ループの入れ替え３６
を行なう。このループの入れ替えにより並列化可能な場
合、並列コードの生成４５を行なう。並列化できない場
合、元の最外側ループにおいて分割処理可能かどうかの
判断手続き３９を行い、分割不可能な場合には、並列化
できない場合のコード生成４６を行なう。分割処理可能
な場合には、元の最外側ループにおいて分割処理３７を
行ない、各ブロックに分割する。
を示す流れ図である。図２において、まずプログラム中
のループ構造の検出手続き５１を行い、ループが多重ル
ープかどうかの判断手続き３３を行い、ループが多重ル
ープである場合には、データ参照関係グラフ即ち、デー
タ参照順序行列ＲＯ及びデータ参照方向行列ＲＤの作成
３４を行なう。このデータ参照関係グラフにより最外側
ループにおいてループ間でのデータ参照関係解析３５を
行なう。ここで、並列化可能な場合には並列コードの生
成４５を行い、そうでなければ、ループの入れ替え３６
を行なう。このループの入れ替えにより並列化可能な場
合、並列コードの生成４５を行なう。並列化できない場
合、元の最外側ループにおいて分割処理可能かどうかの
判断手続き３９を行い、分割不可能な場合には、並列化
できない場合のコード生成４６を行なう。分割処理可能
な場合には、元の最外側ループにおいて分割処理３７を
行ない、各ブロックに分割する。
【００１４】分割された各ブロックについて、次の処理
を繰り返す。即ち、最外側ループにおいてループ間での
データ参照関係解析３５を行なう。これによって並列化
可能な場合、並列コードの生成４５を行なう。並列化で
きない場合、ループの入れ替え３６を行ない、並列化可
能な場合には並列コードの生成４５を行なう。次に、そ
うでない場合には、元の最外側ループにおいて分割処理
可能かどうかの判断手続き３９を行い、分割処理可能な
場合には、元の最外側ループにおいて分割処理を行い、
最外側ループにおいて、ループ間でのデータ参照関係解
析３５を行い、以下同様の手続きを繰り返し、分割不可
能な場合には、並列化できない場合のコード生成を行な
う。
を繰り返す。即ち、最外側ループにおいてループ間での
データ参照関係解析３５を行なう。これによって並列化
可能な場合、並列コードの生成４５を行なう。並列化で
きない場合、ループの入れ替え３６を行ない、並列化可
能な場合には並列コードの生成４５を行なう。次に、そ
うでない場合には、元の最外側ループにおいて分割処理
可能かどうかの判断手続き３９を行い、分割処理可能な
場合には、元の最外側ループにおいて分割処理を行い、
最外側ループにおいて、ループ間でのデータ参照関係解
析３５を行い、以下同様の手続きを繰り返し、分割不可
能な場合には、並列化できない場合のコード生成を行な
う。
【００１５】ループが多重ループかどうかの判断手続き
３３を行った結果、多重ループでない場合には、まずデ
ータ参照関係グラフの作成４１を行い、ループ間でのデ
ータ参照解析４２を行なう。ここで並列化可能な場合、
並列コードの生成４５を行なう。並列化不可能な場合、
ループにおいて分割処理４３を行なう。そこで、コード
生成処理４４により分割された各ブロックごとに並列化
できる場合には並列コードの生成４５を行い、出来ない
場合には、並列化できない場合のコードの生成４６を行
なう。
３３を行った結果、多重ループでない場合には、まずデ
ータ参照関係グラフの作成４１を行い、ループ間でのデ
ータ参照解析４２を行なう。ここで並列化可能な場合、
並列コードの生成４５を行なう。並列化不可能な場合、
ループにおいて分割処理４３を行なう。そこで、コード
生成処理４４により分割された各ブロックごとに並列化
できる場合には並列コードの生成４５を行い、出来ない
場合には、並列化できない場合のコードの生成４６を行
なう。
【００１６】図２中のデータ参照関係グラフの作成３４
、４１にあるデータ参照関係グラフとは、データ参照関
係に基づいて定義されるグラフである。ある変数が代入
文の左辺に現れるとき『定義』され、右辺に現れるとき
『引用』されるといい、この両者を含めてデータ参照関
係という。ある同一変数が二度出現するとき、（定義，
引用）、（引用，定義）、（定義，定義）、（引用，引
用）の順序で参照関係を生じうるが、（引用，引用）は
値の変更を全く伴わないから考慮する必要はない。
、４１にあるデータ参照関係グラフとは、データ参照関
係に基づいて定義されるグラフである。ある変数が代入
文の左辺に現れるとき『定義』され、右辺に現れるとき
『引用』されるといい、この両者を含めてデータ参照関
係という。ある同一変数が二度出現するとき、（定義，
引用）、（引用，定義）、（定義，定義）、（引用，引
用）の順序で参照関係を生じうるが、（引用，引用）は
値の変更を全く伴わないから考慮する必要はない。
【００１７】このデータ参照関係を図９で説明する。図
９中（ａ）は（定義，引用）の例であり、代入文Ｓ１で
変数Ａの値が定義され、それが代入文Ｓ２、Ｓ３で引用
されている。このデータの参照関係を図中右側に模式的
に描いてある。７９〜８１はそれぞれ代入文Ｓ１〜Ｓ３
を示しており、矢印８２は、値Ａがまず代入文Ｓ１で定
義され、続いて代入文Ｓ２で引用されるという順序関係
を示している。矢印８３も同様に、まず値Ａが代入文Ｓ
１で定義され、続いて代入文Ｓ３で引用される順序関係
を示している。図９（ｂ）は（引用，定義）の例であり
、矢印８６は、値Ｂが先ず代入文Ｓ１で引用され、続い
て代入文Ｓ２で定義されるという順序関係を示している
。図９（ｃ）は（定義，定義）の例であり、矢印９１は
、先ず値Ａが代入文Ｓ１で定義され、続いて代入文Ｓ３
で定義されるという順序関係を示している。また図中右
側の模式図では、８４、８５、８７〜８９は代入文を示
し、８６、９０〜９２は順序関係を示している。並列実
行可能かどうかの判断は、並列実行することによって前
述のデータ参照関係が変わらないかどうかに依る。
９中（ａ）は（定義，引用）の例であり、代入文Ｓ１で
変数Ａの値が定義され、それが代入文Ｓ２、Ｓ３で引用
されている。このデータの参照関係を図中右側に模式的
に描いてある。７９〜８１はそれぞれ代入文Ｓ１〜Ｓ３
を示しており、矢印８２は、値Ａがまず代入文Ｓ１で定
義され、続いて代入文Ｓ２で引用されるという順序関係
を示している。矢印８３も同様に、まず値Ａが代入文Ｓ
１で定義され、続いて代入文Ｓ３で引用される順序関係
を示している。図９（ｂ）は（引用，定義）の例であり
、矢印８６は、値Ｂが先ず代入文Ｓ１で引用され、続い
て代入文Ｓ２で定義されるという順序関係を示している
。図９（ｃ）は（定義，定義）の例であり、矢印９１は
、先ず値Ａが代入文Ｓ１で定義され、続いて代入文Ｓ３
で定義されるという順序関係を示している。また図中右
側の模式図では、８４、８５、８７〜８９は代入文を示
し、８６、９０〜９２は順序関係を示している。並列実
行可能かどうかの判断は、並列実行することによって前
述のデータ参照関係が変わらないかどうかに依る。
【００１８】図７に示した三つのＦＯＲＴＲＡＮプログ
ラムが、図２で示した流れ図に従って図１５に示す並列
処理用オブジェクトプログラムに変換される様子を示す
。ここでの説明は、話を分かりやすくするために、オブ
ジェクトプログラムは図１５に示すような並列処理用高
級言語で記述されたものを挙げる。
ラムが、図２で示した流れ図に従って図１５に示す並列
処理用オブジェクトプログラムに変換される様子を示す
。ここでの説明は、話を分かりやすくするために、オブ
ジェクトプログラムは図１５に示すような並列処理用高
級言語で記述されたものを挙げる。
【００１９】図７に示したプログラムは何れも二重ルー
プであり、従って図２において、多重ループかどうかの
判断手続き３３で多重ループであると認識され、続いて
各ループにおいてデータ参照関係グラフの作成３４で、
図９で示した定義に従ってデータ参照関係グラフが作成
される。
プであり、従って図２において、多重ループかどうかの
判断手続き３３で多重ループであると認識され、続いて
各ループにおいてデータ参照関係グラフの作成３４で、
図９で示した定義に従ってデータ参照関係グラフが作成
される。
【００２０】図１０は図７のデータ参照関係を模式的に
示したものである。図７において、各プログラムの外側
のループ７４、７６、７８また内側のループ７３、７５
、７７におけるデータ参照関係のグラフはどちらも同じ
グラフとなる。図１０において、９３〜９５は代入文を
示しており、９６〜９８は順序関係を示している。
示したものである。図７において、各プログラムの外側
のループ７４、７６、７８また内側のループ７３、７５
、７７におけるデータ参照関係のグラフはどちらも同じ
グラフとなる。図１０において、９３〜９５は代入文を
示しており、９６〜９８は順序関係を示している。
【００２１】図１０図に示したデータ参照関係の模式図
は、図１１に示す様なデータ参照順序行列ＲＯで表現で
きる。図１図において、行列の各行及び列は代入文に相
当する、すなわち第１行及び第１列は代入文Ｓ１を示し
ている。行列ＲＯの第１行第１列要素（ｒｏ１１）が１
となっており、これは代入文Ｓ１からＳ１への順序関係
すなわち、図１０における矢印９６を表している。同様
に矢印９７はｒｏ１２が１、矢印９８はｒｏ２３が１で
表している。上記以外の行列ＲＯの要素は全て０である
。
は、図１１に示す様なデータ参照順序行列ＲＯで表現で
きる。図１図において、行列の各行及び列は代入文に相
当する、すなわち第１行及び第１列は代入文Ｓ１を示し
ている。行列ＲＯの第１行第１列要素（ｒｏ１１）が１
となっており、これは代入文Ｓ１からＳ１への順序関係
すなわち、図１０における矢印９６を表している。同様
に矢印９７はｒｏ１２が１、矢印９８はｒｏ２３が１で
表している。上記以外の行列ＲＯの要素は全て０である
。
【００２２】データ参照関係がループにまたがって生じ
る場合がある。すなわち図７（ａ）のプログラムにおい
て、外側のループ７４についてみると、代入文Ｓ１の左
辺の配列変数Ａのインデックスと、同じく代入文Ｓ１の
右辺の配列変数Ａのインデックスが一致していない。従
って、インデックス変数Ｉ＝Ｋ（２≦Ｋ≦Ｎ）のときに
代入文Ｓ１で定義された配列変数Ａの値がインデックス
変数Ｉ＝Ｋ＋１（２≦Ｋ≦Ｎ）のときに代入文Ｓ１で引
用される。すなわちループにまたがってデータの参照関
係が生じている。同様に内側のループ７３についてみる
と、代入文Ｓ１の左辺の配列変数Ａのインデックスと、
同じく代入文Ｓ１の右辺の配列変数Ａのインデックスが
一致している。従って、インデックス変数Ｊ＝Ｋ（２≦
Ｋ≦Ｎ）のときに代入文Ｓ１で定義された配列変数Ａの
値がインデックス変数Ｊ＝Ｋ（２≦Ｋ≦Ｎ）のときに代
入文Ｓ１で引用される。すなわちループに独立なデータ
の参照関係が生じている。
る場合がある。すなわち図７（ａ）のプログラムにおい
て、外側のループ７４についてみると、代入文Ｓ１の左
辺の配列変数Ａのインデックスと、同じく代入文Ｓ１の
右辺の配列変数Ａのインデックスが一致していない。従
って、インデックス変数Ｉ＝Ｋ（２≦Ｋ≦Ｎ）のときに
代入文Ｓ１で定義された配列変数Ａの値がインデックス
変数Ｉ＝Ｋ＋１（２≦Ｋ≦Ｎ）のときに代入文Ｓ１で引
用される。すなわちループにまたがってデータの参照関
係が生じている。同様に内側のループ７３についてみる
と、代入文Ｓ１の左辺の配列変数Ａのインデックスと、
同じく代入文Ｓ１の右辺の配列変数Ａのインデックスが
一致している。従って、インデックス変数Ｊ＝Ｋ（２≦
Ｋ≦Ｎ）のときに代入文Ｓ１で定義された配列変数Ａの
値がインデックス変数Ｊ＝Ｋ（２≦Ｋ≦Ｎ）のときに代
入文Ｓ１で引用される。すなわちループに独立なデータ
の参照関係が生じている。
【００２３】ループにまたがるデータ参照関係が生じて
いるかどうかをデータ参照方向行列ＲＤで表す。図１２
に、図７の三つのプログラムのデータ参照方向行列ＲＤ
を外側ループと内側ループについてそれぞれ示す。行列
５５、５８は図７（ａ）のプログラムの外側、内側ルー
プにおける行列ＲＤであり、行列５６、５９は図７（ｂ
）のプログラムの外側、内側ループにおける行列ＲＤで
あり、行列５７、６０は図７（ｃ）のプログラムの外側
、内側ループにおける行列ＲＤである。図１２において
、行列ＲＤ５５の第１行第１列要素ｒｄ１１の値が”＜
”であり、これは代入文Ｓ１から代入文Ｓ１へのデータ
参照関係がループにまたがっていることを示している。 またｒｄ１２の値が”＝”であるのは、代入文Ｓ１から
代入文Ｓ２へのデータ参照関係がループにまたがってい
ないことを示している。
いるかどうかをデータ参照方向行列ＲＤで表す。図１２
に、図７の三つのプログラムのデータ参照方向行列ＲＤ
を外側ループと内側ループについてそれぞれ示す。行列
５５、５８は図７（ａ）のプログラムの外側、内側ルー
プにおける行列ＲＤであり、行列５６、５９は図７（ｂ
）のプログラムの外側、内側ループにおける行列ＲＤで
あり、行列５７、６０は図７（ｃ）のプログラムの外側
、内側ループにおける行列ＲＤである。図１２において
、行列ＲＤ５５の第１行第１列要素ｒｄ１１の値が”＜
”であり、これは代入文Ｓ１から代入文Ｓ１へのデータ
参照関係がループにまたがっていることを示している。 またｒｄ１２の値が”＝”であるのは、代入文Ｓ１から
代入文Ｓ２へのデータ参照関係がループにまたがってい
ないことを示している。
【００２４】図１３はデータ参照順序行列ＲＯを作成す
る処理手順を示した流れ図、図１４はデータ参照方向行
列ＲＤを作成する流れ図である。図１３中の５２は、代
入文Ｓｉの左辺の変数と同じ変数が代入文Ｓｊの右辺ま
たは左辺に現れているかを検査する。１１８はｉとｊの
大小を比較する手続きである。５３は、見つかった同じ
変数のインデックスを調べる手続きである。このインデ
ックスが一致したとき、ｉ≧ｊの場合はＲＯｊｉを１と
する手続き１１４を行い、ｉ＜ｊの場合はＲＯｉｊを１
とする手続き１１５を行なう。インデックスが一致しな
いとき、ＡｉとＡｊのインデックスを調べる手続き５４
を行い、ＡｉのインデックスがＡｊのインデックスより
小さくない場合には、ＲＯｉｊを１とする手続き１１６
を行なう。またＡｉのインデックスがＡｊのインデック
スより小さい場合にはＲＯｊｉを１とする手続き１１７
を行なう。以上の処理を各代入文について、すなわちｉ
をインクリメントする手続き１２３を行なって、大小比
較手続き１２４によって、最後の代入文Ｓｎまで繰り返
す。
る処理手順を示した流れ図、図１４はデータ参照方向行
列ＲＤを作成する流れ図である。図１３中の５２は、代
入文Ｓｉの左辺の変数と同じ変数が代入文Ｓｊの右辺ま
たは左辺に現れているかを検査する。１１８はｉとｊの
大小を比較する手続きである。５３は、見つかった同じ
変数のインデックスを調べる手続きである。このインデ
ックスが一致したとき、ｉ≧ｊの場合はＲＯｊｉを１と
する手続き１１４を行い、ｉ＜ｊの場合はＲＯｉｊを１
とする手続き１１５を行なう。インデックスが一致しな
いとき、ＡｉとＡｊのインデックスを調べる手続き５４
を行い、ＡｉのインデックスがＡｊのインデックスより
小さくない場合には、ＲＯｉｊを１とする手続き１１６
を行なう。またＡｉのインデックスがＡｊのインデック
スより小さい場合にはＲＯｊｉを１とする手続き１１７
を行なう。以上の処理を各代入文について、すなわちｉ
をインクリメントする手続き１２３を行なって、大小比
較手続き１２４によって、最後の代入文Ｓｎまで繰り返
す。
【００２５】図１４においても図１３での処理と殆ど同
じであるが、ｉとｊの大小を比較する手続き１１８を行
い、ｉ≧ｊのとき、ＡｉとＡｊのインデックスを調べ、
一致した場合はＲＤｊｉの値を”＝”とする手続き１１
９を行い、一致しない場合はＲＤｊｉの値を”＜”とす
る手続き１２０を行なう。ｉ＜ｊのとき、ＡｉとＡｊの
インデックスを調べ、一致した場合はＲＤｉｊの値を”
＝”とする手続き１２２を行い、一致しない場合はＲＤ
ｉｊの値を”＜”とする手続き１２１を行なう。以上の
処理を各代入文について、すなわち、ｉをインクリメン
トする手続き１２３を行いながら、最後の代入文Ｓｎま
で繰り返す。
じであるが、ｉとｊの大小を比較する手続き１１８を行
い、ｉ≧ｊのとき、ＡｉとＡｊのインデックスを調べ、
一致した場合はＲＤｊｉの値を”＝”とする手続き１１
９を行い、一致しない場合はＲＤｊｉの値を”＜”とす
る手続き１２０を行なう。ｉ＜ｊのとき、ＡｉとＡｊの
インデックスを調べ、一致した場合はＲＤｉｊの値を”
＝”とする手続き１２２を行い、一致しない場合はＲＤ
ｉｊの値を”＜”とする手続き１２１を行なう。以上の
処理を各代入文について、すなわち、ｉをインクリメン
トする手続き１２３を行いながら、最後の代入文Ｓｎま
で繰り返す。
【００２６】図１３、図１４で示した手順で図７（ａ）
に示したプログラムから図１１の行列ＲＯ、および図１
２の行列ＲＤを作成する様子を示す。外側のループ７４
について、代入文Ｓ１の左辺の変数Ａ（Ｉ，Ｊ）と同じ
変数が代入文Ｓ１、Ｓ２の右辺に現れている。代入文Ｓ
１の右辺に現れている変数のインデックスはＩ−１で左
辺のものとは異なっている。従って、ｒｏ１１は１であ
り、ｒｄ１１は”＜”である。また、代入文Ｓ２の右辺
に現れている変数のインデックスは代入文Ｓ１の左辺の
それと一致している。従って、ｒｏ１２は１であり、ｒ
ｄ１２は”＝”である。更に、代入文Ｓ３の左辺に現れ
ている変数Ｄ（Ｉ，Ｊ）と同じ変数が代入文Ｓ２の右辺
に現れている。インデックスが一致しておらず、かつ代
入文Ｓ２のインデックスのほうが代入文Ｓ３のインデッ
クスより大きいため、ｒｏ２３が１となり、ｒｄ２３は
”＜”となる。内側のループ７３についても同様に図１
３、図１４で示した手順で図１１の行列ＲＯ、および図
１２の行列ＲＤを作成することができる。また図７（ｂ
）、（ｃ）についても同様である。
に示したプログラムから図１１の行列ＲＯ、および図１
２の行列ＲＤを作成する様子を示す。外側のループ７４
について、代入文Ｓ１の左辺の変数Ａ（Ｉ，Ｊ）と同じ
変数が代入文Ｓ１、Ｓ２の右辺に現れている。代入文Ｓ
１の右辺に現れている変数のインデックスはＩ−１で左
辺のものとは異なっている。従って、ｒｏ１１は１であ
り、ｒｄ１１は”＜”である。また、代入文Ｓ２の右辺
に現れている変数のインデックスは代入文Ｓ１の左辺の
それと一致している。従って、ｒｏ１２は１であり、ｒ
ｄ１２は”＝”である。更に、代入文Ｓ３の左辺に現れ
ている変数Ｄ（Ｉ，Ｊ）と同じ変数が代入文Ｓ２の右辺
に現れている。インデックスが一致しておらず、かつ代
入文Ｓ２のインデックスのほうが代入文Ｓ３のインデッ
クスより大きいため、ｒｏ２３が１となり、ｒｄ２３は
”＜”となる。内側のループ７３についても同様に図１
３、図１４で示した手順で図１１の行列ＲＯ、および図
１２の行列ＲＤを作成することができる。また図７（ｂ
）、（ｃ）についても同様である。
【００２７】上記の手順によって作成された行列ＲＯ、
ＲＤから並列処理可能かどうかを判断する。図２におい
て、上記手順により行列が作成されると、まず最外側ル
ープにおいてループ間でのデータ参照解析３５を行なう
。これは行列ＲＯ、ＲＤを調べることにより行われる。 すなわち、行列ＲＤの要素が全て”＝”であればループ
に独立なデータ参照関係であり、一つでも”＜”があれ
ばループにまたがったデータ参照関係である。よって、
図１２の行列５５から外側のループ７４においてはルー
プにまたがったデータ参照関係が生じている。この場合
は並列化不可能な場合であり、ループの入れ替え手続き
３６を行なう。これは外側ループ７４と内側ループ７３
を入れ替えることである。これにより、行列５８が外側
のループとなり、これをみると、要素は全て”＝”であ
りループに独立なデータ参照関係である。従って、この
ループ７３について並列実行が可能であり、変換された
プログラムは図１５（ａ）のようになる。これは、ルー
プ６２については並列実行、ループ６１については逐次
実行を意味している。
ＲＤから並列処理可能かどうかを判断する。図２におい
て、上記手順により行列が作成されると、まず最外側ル
ープにおいてループ間でのデータ参照解析３５を行なう
。これは行列ＲＯ、ＲＤを調べることにより行われる。 すなわち、行列ＲＤの要素が全て”＝”であればループ
に独立なデータ参照関係であり、一つでも”＜”があれ
ばループにまたがったデータ参照関係である。よって、
図１２の行列５５から外側のループ７４においてはルー
プにまたがったデータ参照関係が生じている。この場合
は並列化不可能な場合であり、ループの入れ替え手続き
３６を行なう。これは外側ループ７４と内側ループ７３
を入れ替えることである。これにより、行列５８が外側
のループとなり、これをみると、要素は全て”＝”であ
りループに独立なデータ参照関係である。従って、この
ループ７３について並列実行が可能であり、変換された
プログラムは図１５（ａ）のようになる。これは、ルー
プ６２については並列実行、ループ６１については逐次
実行を意味している。
【００２８】図７（ｂ）の場合、行列５６と５９ともに
要素に”＜”を含んでいるため、ループの入れ替え手続
き３６によっても並列化不可能である。従って、元の最
外側ループにおいて分割処理３７を行なう。行列５６に
おいて、第１行の要素は”＝”であり、第２行の要素は
”＜”である。従って、代入文Ｓ１とＳ２を一つのブロ
ックとし、Ｓ３を別のブロックとして考える。その後、
分割された各ブロックについて、最外側ループにおいて
ループ間でのデータ参照関係解析３５を行なう。そこで
、各ブロックは、最外側ループに関して並列実行が可能
であり、並列コードの生成４５を行なう。その結果が、
図５図（ｂ）のプログラムである。すなわち、ループ６
４、６６の二つのループで、それぞれ並列実行させる。 それぞれの並列実行のループ中では逐次実行ループ６３
、６５がある。
要素に”＜”を含んでいるため、ループの入れ替え手続
き３６によっても並列化不可能である。従って、元の最
外側ループにおいて分割処理３７を行なう。行列５６に
おいて、第１行の要素は”＝”であり、第２行の要素は
”＜”である。従って、代入文Ｓ１とＳ２を一つのブロ
ックとし、Ｓ３を別のブロックとして考える。その後、
分割された各ブロックについて、最外側ループにおいて
ループ間でのデータ参照関係解析３５を行なう。そこで
、各ブロックは、最外側ループに関して並列実行が可能
であり、並列コードの生成４５を行なう。その結果が、
図５図（ｂ）のプログラムである。すなわち、ループ６
４、６６の二つのループで、それぞれ並列実行させる。 それぞれの並列実行のループ中では逐次実行ループ６３
、６５がある。
【００２９】図７（ｃ）のプログラムでは、行列５７、
６０からループの入れ替え手続き３６により、ループの
入れ替えをしても並列化は不可能である。次に、分割処
理３７により元の最外側ループの分割を行っても、分割
処理によって生成された一方のループが並列化できない
ため、そのループの入れ替え処理を行なう。つまり、図
１５のようにループ７０、７２の二つに分ける。ループ
７０はもとのループ７７に相当し、ループの入れ替えに
よるものである。内側には逐次処理を意味するループ６
９がある。ループ７２はもとのループ７８に相当し、入
れ替え無しにえられる。また内側には逐次処理を意味す
るループ７１がある。
６０からループの入れ替え手続き３６により、ループの
入れ替えをしても並列化は不可能である。次に、分割処
理３７により元の最外側ループの分割を行っても、分割
処理によって生成された一方のループが並列化できない
ため、そのループの入れ替え処理を行なう。つまり、図
１５のようにループ７０、７２の二つに分ける。ループ
７０はもとのループ７７に相当し、ループの入れ替えに
よるものである。内側には逐次処理を意味するループ６
９がある。ループ７２はもとのループ７８に相当し、入
れ替え無しにえられる。また内側には逐次処理を意味す
るループ７１がある。
【００３０】コンパイラ２７の処理対象のループが、ル
ープが多重ループであるかどうかの判断手続き３３で、
多重ループではないと判断されると、多重ループのとき
と同様に、データ参照関係グラフ、即ち、データ参照順
序行列ＲＯ及びデータ参照方向行列ＲＤの作成手続き４
１を行い、ループ間でのデータ参照関係解析４２を行な
い、並列化できない場合には、ループの分割処理４３を
行ない、分割された各ブロックについての処理４４を行
なう。多重ループの場合もそうでない場合も、並列化で
きない場合には、並列化できない場合のコードの生成４
６を行なう。
ープが多重ループであるかどうかの判断手続き３３で、
多重ループではないと判断されると、多重ループのとき
と同様に、データ参照関係グラフ、即ち、データ参照順
序行列ＲＯ及びデータ参照方向行列ＲＤの作成手続き４
１を行い、ループ間でのデータ参照関係解析４２を行な
い、並列化できない場合には、ループの分割処理４３を
行ない、分割された各ブロックについての処理４４を行
なう。多重ループの場合もそうでない場合も、並列化で
きない場合には、並列化できない場合のコードの生成４
６を行なう。
【００３１】以上で説明した図７に示した例は、二重ル
ープであったが、三重以上の多重ループについても、以
上に説明した方法は有効である。例えば、図１６に示し
たプログラムでは、外側のタイトなループ７３、７４の
ＤＯループについて、並列実行できるかどうかの判断の
対象とする。ここで、タイトなループとはＤＯループと
ＤＯループの間に実行文を含まない多重ループのことで
ある。変換された結果が図１７であり、この結果より、
ループ７３、７４について並列実行することが可能とな
る。
ープであったが、三重以上の多重ループについても、以
上に説明した方法は有効である。例えば、図１６に示し
たプログラムでは、外側のタイトなループ７３、７４の
ＤＯループについて、並列実行できるかどうかの判断の
対象とする。ここで、タイトなループとはＤＯループと
ＤＯループの間に実行文を含まない多重ループのことで
ある。変換された結果が図１７であり、この結果より、
ループ７３、７４について並列実行することが可能とな
る。
【００３２】従って、あるプログラミング言語で記述さ
れたプログラムから自動的に並列実行コードに変換する
ことが可能となる。
れたプログラムから自動的に並列実行コードに変換する
ことが可能となる。
【００３３】なお、本実施例では、データ参照関係グラ
フの作成手続き４１において、データ参照順序行列ＲＯ
及び、データ参照方向行列ＲＤを作成したが、データ参
照方向行列ＲＤだけでもループ間でのデータ参照関係の
解析を行なうことができることは言うまでもない。
フの作成手続き４１において、データ参照順序行列ＲＯ
及び、データ参照方向行列ＲＤを作成したが、データ参
照方向行列ＲＤだけでもループ間でのデータ参照関係の
解析を行なうことができることは言うまでもない。
【００３４】
【発明の効果】以上説明したように、本発明によれば、
従来のプログラミング言語で記述されたプログラムから
自動的に並列実行命令を生成することができ、ユーザは
並列動作を意識することなく、並列計算機システムで実
行可能なオブジェクトプログラムを生成でき、ソフトウ
ェア開発効率の向上が図れ、その実用的効果は大きい。
従来のプログラミング言語で記述されたプログラムから
自動的に並列実行命令を生成することができ、ユーザは
並列動作を意識することなく、並列計算機システムで実
行可能なオブジェクトプログラムを生成でき、ソフトウ
ェア開発効率の向上が図れ、その実用的効果は大きい。
【図１】本発明の一実施例における並列化コンパイル方
式の流れ図である。
式の流れ図である。
【図２】コンパイラの並列性抽出部の詳細な処理手順を
示した流れ図である。
示した流れ図である。
【図３】複数の並列実行可能なプロセッサから成る並列
計算機システムの一実施例を示す構成図である。
計算機システムの一実施例を示す構成図である。
【図４】ＦＯＲＴＲＡＮプログラムの一例を示す図であ
る。
る。
【図５】図４のプログラムが図３の並列計算機システム
で実行される様子を示した図である。
で実行される様子を示した図である。
【図６】図４のプログラムがある並列処理記述言語で記
述されたプログラムを示す図である。
述されたプログラムを示す図である。
【図７】本発明でコンパイルされるソースプログラムの
例を示す図である。
例を示す図である。
【図８】構文解析によって作られる中間コードを示す図
である。
である。
【図９】データ参照関係の定義を表した図である。
【図１０】図７のプログラムのデータ参照関係を表した
図である。
図である。
【図１１】図７のプログラムのデータ参照順序行列ＲＯ
を示す図である。
を示す図である。
【図１２】図７のプログラムのデータ参照方向行列ＲＤ
を示す図である。
を示す図である。
【図１３】データ参照順序行列ＲＯを作成する手順を示
した流れ図である。
した流れ図である。
【図１４】データ参照方向行列ＲＤを作成する手順を示
した流れ図である。
した流れ図である。
【図１５】図７のプログラムからコンパイラによってえ
られる並列実行プログラムを示す図である。
られる並列実行プログラムを示す図である。
【図１６】三重ループのプログラム例を示す図である。
【図１７】図１６のプログラムからコンパイラによって
えられる並列実行プログラムを示す図である。
えられる並列実行プログラムを示す図である。
２６ ソースプログラム
２７ コンパイラ
２８ 字句解析部
２９ 構文解析部
３０ 並列性抽出部
３１ コード生成部
３２ オブジェクトプログラム
３３ ループが多重ループであるかどうかの判断手続
き３４，４１ データ参照関係グラフの作成手続き３
５ 最外側ループ間でのデータ参照関係解析手続き３
６ ループの入れ替え手続き ３７ 最外側ループにおける分割手続き４２ ルー
プ間でのデータ参照関係解析４３ ループにおける分
割手続き ４４ 分割された各ブロックについてのコード生成手
続き ４５ 並列コードの生成手続き ４６ 並列化できない場合のコードの生成手続き５１
ループの検出手続き。
き３４，４１ データ参照関係グラフの作成手続き３
５ 最外側ループ間でのデータ参照関係解析手続き３
６ ループの入れ替え手続き ３７ 最外側ループにおける分割手続き４２ ルー
プ間でのデータ参照関係解析４３ ループにおける分
割手続き ４４ 分割された各ブロックについてのコード生成手
続き ４５ 並列コードの生成手続き ４６ 並列化できない場合のコードの生成手続き５１
ループの検出手続き。
Claims (4)
- 【請求項１】 複数の並列実行可能なプロセッサから成
る並列計算機システムに対して、与えられたソースプロ
グラムからオブジェクトプログラムを生成して供給する
コンパイラにおいて、前記ソースコードを字句に分解す
る字句解析部と、前記字句解析部で字句解析された結果
から構文を認識し中間コードを生成する構文解析部と、
前記中間コードからループ構造を検出して並列実行可能
部分の抽出を行なう並列性抽出部と、前記並列性抽出部
の指示によって起動されるコード生成部とを備え、前記
並列性抽出部は、ループの構造を検出すると共に、前記
ループが多重ループの場合には前記多重ループ内でのデ
ータ参照関係を解析し、前記多重ループのうちループ間
でデータ参照関係の生じないループを検出して、前記ル
ープ間でデータ参照関係の生じないループが最外側にな
るように、前記多重ループの入れ替えを行なうように構
成され、前記多重ループの入れ替えによってえられた多
重ループの最外側ループに関して並列実行命令を生成す
る機能を有することを特徴とする並列化コンパイル方式
。 - 【請求項２】 前記並列性抽出部は、前記多重ループ
のうち、タイトな外側ループのみを並列化の対象とする
機能を有することを特徴とする特許請求の範囲第１項記
載の並列化コンパイル方式。 - 【請求項３】 前記並列性抽出部は、前記多重ループ
の入れ替えによって並列実行命令を生成できない場合に
、データ参照関係に基づいて最外側ループを分割するよ
うに構成され、前記最外側ループの分割によって並列実
行命令を生成する機能を有することを特徴とする特許請
求の範囲第２項記載の並列化コンパイル方式。 - 【請求項４】 前記並列性抽出部は、前記多重ループ
の入れ替えによって並列実行命令を生成できない場合に
、最外側ループの分割を行ない、更に並列実行命令を生
成できない場合に、前記分割された個々について多重ル
ープの入れ替えを行なうように構成され、前記多重ルー
プの入れ替えによって個々に並列実行命令を生成する機
能を有することを特徴とする特許請求の範囲第３項記載
の並列化コンパイル方式。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2-25380 | 1990-02-05 | ||
| JP2538090 | 1990-02-05 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04211830A true JPH04211830A (ja) | 1992-08-03 |
Family
ID=12164253
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3003202A Pending JPH04211830A (ja) | 1990-02-05 | 1991-01-16 | 並列化コンパイル方式 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5230053A (ja) |
| JP (1) | JPH04211830A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2021009443A (ja) * | 2019-06-28 | 2021-01-28 | 富士通株式会社 | 情報処理装置及びコンパイラプログラム |
Families Citing this family (43)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3601341B2 (ja) * | 1999-02-09 | 2004-12-15 | 株式会社日立製作所 | 並列プログラム生成方法 |
| DE68927946T2 (de) * | 1988-08-02 | 1997-10-16 | Philips Electronics Nv | Verfahren und Vorrichtung für die Synchronisierung von parallelen Prozessoren unter Verwendung einer unscharf definierten Sperre |
| JP3032031B2 (ja) * | 1991-04-05 | 2000-04-10 | 株式会社東芝 | ループ最適化方法及び装置 |
| JP2921190B2 (ja) * | 1991-07-25 | 1999-07-19 | 日本電気株式会社 | 並列実行方式 |
| CA2078315A1 (en) * | 1991-09-20 | 1993-03-21 | Christopher L. Reeve | Parallel processing apparatus and method for utilizing tiling |
| US5355492A (en) * | 1991-11-05 | 1994-10-11 | Thinking Machines Corporation | System for compiling parallel communications instructions including their embedded data transfer information |
| US5450554A (en) * | 1991-11-11 | 1995-09-12 | Matsushita Electric Industrial Co., Ltd. | Apparatus for detecting possibility of parallel processing and method thereof and a program translation apparatus utilized therein |
| US5410701A (en) * | 1992-01-29 | 1995-04-25 | Devonrue Ltd. | System and method for analyzing programmed equations |
| JPH05257709A (ja) * | 1992-03-16 | 1993-10-08 | Hitachi Ltd | 並列化判別方法およびそれを用いた並列化支援方法 |
| AU6774894A (en) * | 1993-04-26 | 1994-11-21 | Comdisco Systems, Inc. | Method for scheduling synchronous data flow graphs |
| JPH0744508A (ja) * | 1993-08-03 | 1995-02-14 | Hitachi Ltd | プログラム分割方法 |
| JPH07110800A (ja) * | 1993-10-13 | 1995-04-25 | Matsushita Electric Ind Co Ltd | 最適化並列コンパイル装置及び最適化並列コンパイル方法 |
| EP0715264B1 (en) * | 1994-03-28 | 2004-05-12 | Sony Corporation | Method and apparatus of compiling parallel image processing programs |
| JP2669603B2 (ja) * | 1994-12-15 | 1997-10-29 | インターナショナル・ビジネス・マシーンズ・コーポレイション | コンパイラにおけるコード生成方法及びコンパイラ |
| GB2315888A (en) * | 1996-07-31 | 1998-02-11 | Ibm | Controlling the degree of parallelism when performing parallel processing on an inherently serial computer program |
| US5930510A (en) * | 1996-11-19 | 1999-07-27 | Sun Microsystems, Inc. | Method and apparatus for an improved code optimizer for pipelined computers |
| US6038398A (en) * | 1997-05-29 | 2000-03-14 | Hewlett-Packard Co. | Method and apparatus for improving performance of a program using a loop interchange, loop distribution, loop interchange sequence |
| US6106575A (en) * | 1998-05-13 | 2000-08-22 | Microsoft Corporation | Nested parallel language preprocessor for converting parallel language programs into sequential code |
| US6292822B1 (en) | 1998-05-13 | 2001-09-18 | Microsoft Corporation | Dynamic load balancing among processors in a parallel computer |
| US6820250B2 (en) * | 1999-06-07 | 2004-11-16 | Intel Corporation | Mechanism for software pipelining loop nests |
| US6438747B1 (en) * | 1999-08-20 | 2002-08-20 | Hewlett-Packard Company | Programmatic iteration scheduling for parallel processors |
| US6507947B1 (en) * | 1999-08-20 | 2003-01-14 | Hewlett-Packard Company | Programmatic synthesis of processor element arrays |
| US6374403B1 (en) * | 1999-08-20 | 2002-04-16 | Hewlett-Packard Company | Programmatic method for reducing cost of control in parallel processes |
| GB2380825B (en) | 2001-10-12 | 2004-07-14 | Siroyan Ltd | Processors and compiling methods for processors |
| US20040006667A1 (en) * | 2002-06-21 | 2004-01-08 | Bik Aart J.C. | Apparatus and method for implementing adjacent, non-unit stride memory access patterns utilizing SIMD instructions |
| US7222218B2 (en) * | 2002-10-22 | 2007-05-22 | Sun Microsystems, Inc. | System and method for goal-based scheduling of blocks of code for concurrent execution |
| US7603664B2 (en) * | 2002-10-22 | 2009-10-13 | Sun Microsystems, Inc. | System and method for marking software code |
| US7346902B2 (en) * | 2002-10-22 | 2008-03-18 | Sun Microsystems, Inc. | System and method for block-based concurrentization of software code |
| US7765532B2 (en) * | 2002-10-22 | 2010-07-27 | Oracle America, Inc. | Inducing concurrency in software code |
| WO2004057501A2 (en) | 2002-12-17 | 2004-07-08 | Cadence Design Systems, Inc. | Method and system for implementing circuit simulators |
| US7673295B1 (en) * | 2004-04-27 | 2010-03-02 | Sun Microsystems, Inc. | System and method for compile-time non-concurrency analysis |
| US7318223B2 (en) * | 2004-08-26 | 2008-01-08 | International Business Machines Corporation | Method and apparatus for a generic language interface to apply loop optimization transformations |
| US20060200811A1 (en) * | 2005-03-07 | 2006-09-07 | Cheng Stephen M | Method of generating optimised stack code |
| US8104030B2 (en) * | 2005-12-21 | 2012-01-24 | International Business Machines Corporation | Mechanism to restrict parallelization of loops |
| US8443351B2 (en) * | 2006-02-23 | 2013-05-14 | Microsoft Corporation | Parallel loops in a workflow |
| US8549499B1 (en) * | 2006-06-16 | 2013-10-01 | University Of Rochester | Parallel programming using possible parallel regions and its language profiling compiler, run-time system and debugging support |
| US7962906B2 (en) * | 2007-03-15 | 2011-06-14 | International Business Machines Corporation | Compiler method for employing multiple autonomous synergistic processors to simultaneously operate on longer vectors of data |
| JP4952317B2 (ja) * | 2007-03-16 | 2012-06-13 | 富士通株式会社 | 退避データ判別方法、退避データ判別プログラムおよび退避データ判別装置 |
| US20150268993A1 (en) * | 2014-03-21 | 2015-09-24 | Qualcomm Incorporated | Method for Exploiting Parallelism in Nested Parallel Patterns in Task-based Systems |
| US10095494B2 (en) * | 2014-08-28 | 2018-10-09 | Reservoir Labs, Inc. | Systems and methods for footprint based scheduling |
| CN106990995B (zh) * | 2017-03-22 | 2020-10-27 | 西安交通大学 | 一种基于机器学习的循环分块大小选择方法 |
| CN111062646B (zh) * | 2019-12-31 | 2023-11-24 | 芜湖哈特机器人产业技术研究院有限公司 | 一种多层级嵌套循环任务派发方法 |
| US20240086162A1 (en) * | 2022-09-09 | 2024-03-14 | Microsoft Technology Licensing, Llc | Interleaved machine instruction placement in memory |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4686623A (en) * | 1985-06-07 | 1987-08-11 | International Business Machines Corporation | Parser-based attribute analysis |
| JP2708405B2 (ja) * | 1986-03-03 | 1998-02-04 | 株式会社日立製作所 | コンパイラにおけるループ展開方法 |
| JPH0795274B2 (ja) * | 1986-09-19 | 1995-10-11 | 株式会社日立製作所 | 配列添字解析方法 |
| JPH0814817B2 (ja) * | 1986-10-09 | 1996-02-14 | 株式会社日立製作所 | 自動ベクトル化方法 |
| JP2777742B2 (ja) * | 1990-03-30 | 1998-07-23 | 株式会社小松製作所 | 光通信装置の信号伝送性能評価装置 |
-
1991
- 1991-01-16 JP JP3003202A patent/JPH04211830A/ja active Pending
- 1991-02-05 US US07/650,819 patent/US5230053A/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2021009443A (ja) * | 2019-06-28 | 2021-01-28 | 富士通株式会社 | 情報処理装置及びコンパイラプログラム |
Also Published As
| Publication number | Publication date |
|---|---|
| US5230053A (en) | 1993-07-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04211830A (ja) | 並列化コンパイル方式 | |
| US20060195828A1 (en) | Instruction generator, method for generating instructions and computer program product that executes an application for an instruction generator | |
| US5852734A (en) | Method and compiler for parallel execution of a program | |
| US7917899B2 (en) | Program development apparatus, method for developing a program, and a computer program product for executing an application for a program development apparatus | |
| JPH05257709A (ja) | 並列化判別方法およびそれを用いた並列化支援方法 | |
| US20100250564A1 (en) | Translating a comprehension into code for execution on a single instruction, multiple data (simd) execution | |
| JPH06324881A (ja) | メモリデータの重なり判定機能を備えたコンパイラ装置 | |
| CN112965695A (zh) | 前端代码接入检测方法、装置、设备及存储介质 | |
| Mendonça et al. | Automatic insertion of copy annotation in data-parallel programs | |
| CN112313626B (zh) | 异步处理器架构上的死锁检测及同步感知优化的方法 | |
| US20030126589A1 (en) | Providing parallel computing reduction operations | |
| JP5227646B2 (ja) | コンパイラ及びそのコード生成方法 | |
| JP3840149B2 (ja) | コンパイラ、演算処理システム及び演算処理方法 | |
| JP6558310B2 (ja) | 並列化方法、並列化ツール | |
| Basthikodi et al. | HPC Based Algorithmic Species Extraction Tool for Automatic Parallelization of Program Code | |
| JP3094475B2 (ja) | プログラム検証方法 | |
| JPH04114237A (ja) | 並列化コンパイル方式 | |
| US5335351A (en) | Method for optimizing source program including variables necessary for synchronous/exclusive control | |
| Dai | Code parallelization for the LGDG large-grain dataflow computation | |
| JPH09160784A (ja) | 並列化コンパイル方式 | |
| JP2017151903A (ja) | コンパイル装置、コンパイル方法およびコンパイルプログラム | |
| Krukov et al. | Debugging DVM programs | |
| JPH04184540A (ja) | 並列化コンパイル方式 | |
| JPH02132525A (ja) | コンパイル方法 | |
| JPH03257579A (ja) | コンパイラの並列化方式 |