JPH03247090A - Sampling frequency control system - Google Patents

Sampling frequency control system

Info

Publication number
JPH03247090A
JPH03247090A JP2042671A JP4267190A JPH03247090A JP H03247090 A JPH03247090 A JP H03247090A JP 2042671 A JP2042671 A JP 2042671A JP 4267190 A JP4267190 A JP 4267190A JP H03247090 A JPH03247090 A JP H03247090A
Authority
JP
Japan
Prior art keywords
frequency
sampling frequency
phase difference
sampling
selector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2042671A
Other languages
Japanese (ja)
Other versions
JP2594665B2 (en
Inventor
Hiroki Yamada
宏樹 山田
Hisanobu Asakura
朝倉 壽信
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
NEC Engineering Ltd
Original Assignee
NEC Corp
NEC Engineering Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, NEC Engineering Ltd filed Critical NEC Corp
Priority to JP2042671A priority Critical patent/JP2594665B2/en
Publication of JPH03247090A publication Critical patent/JPH03247090A/en
Application granted granted Critical
Publication of JP2594665B2 publication Critical patent/JP2594665B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Abstract

PURPOSE:To reproduce a sampling frequency accurately without being affected with an error included in frequency information by providing a means correcting a frequency difference so as to make a reproduction side sampling frequency equal to a sampling frequency of a sender side. CONSTITUTION:A means correcting a frequency difference consists of an elastic storage 7, a selector 8 and an adder 9 and monitors a phase difference of a write/read pointer of an elastic storage ES 7 storing tentatively a sent data, that is, the residual quantity of the memory in the inside of the ES 7 and sends the information to the selector 8. Thus, a correction value +alpha is selected by the selector 8 to output the data in the inside of the ES 7 quickly to increase the voltage of a VCO 12 positively thereby increasing the sampling frequency of the VCO 12. If a reference phase difference is too close, the correction value -alphais selected to decrease the voltage of the VCO 12 negatively thereby decreasing the sampling frequency. When the phase difference is within reference phase difference + or - L sample, the correction value 0 is selected to make the sampling frequency unchanged. Thus, the sampling frequency at the sender side is made equal to the sampling frequency at the reproduction side.

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、入力画像に同期サンプリングした周波数情報
を伝送・再生する画像符号化装置の標本化周波数制御方
式に関する。
DETAILED DESCRIPTION OF THE INVENTION (Field of Industrial Application) The present invention relates to a sampling frequency control method for an image encoding device that transmits and reproduces frequency information sampled in synchronization with an input image.

(従来の技術) 従来2画像符号化装置の周波数制御方式は、送信側から
送信された周波数情報と再生側で再生した再生周波数情
報との周波数情報差を抽出して積分器にて積分する。更
に、この積分器により出力された値をディジタル・アナ
ログ変換器によりアナログ値に変換し、このアナログ値
により電圧制御水晶発振器(以下、VCOと呼ぶ)を制
御して再生標本化周波数を出力するようにしていた。
(Prior Art) In the frequency control method of a conventional two-image encoding device, a difference in frequency information between frequency information transmitted from a transmitting side and reproduced frequency information reproduced on a reproducing side is extracted and integrated by an integrator. Furthermore, the value output by this integrator is converted into an analog value by a digital-to-analog converter, and this analog value controls a voltage-controlled crystal oscillator (hereinafter referred to as VCO) to output a reproduction sampling frequency. I was doing it.

(発明が解決しようとする課題) 上述した従来の方式では、再生側と送信側の周波数情報
を一致させるようにVCOの電圧を制御するか2周波数
情報に誤差か含まれている場合には再生標本化周波数と
送信側の標本化周波数を一致させることはできなかった
(Problems to be Solved by the Invention) In the conventional system described above, the voltage of the VCO is controlled so that the frequency information on the reproduction side and the transmission side match, or when the two frequency information contains an error, the reproduction is stopped. It was not possible to match the sampling frequency and the sampling frequency on the transmitting side.

本発明の課題は1周波数情報に含まれる誤差の影響を受
けることなく正確に標本化周波数を再生することのでき
る標本化周波数制御方式を提供することにある。
An object of the present invention is to provide a sampling frequency control method that can accurately reproduce a sampling frequency without being affected by errors included in one frequency information.

(課題を解決するための手段) 本発明は、伝送路周波数fLにて動作するディジタル通
信回路を介して伝送されてきた画像信号を再生標本化周
波数fSRにて再生する装置において、伝送路周波数f
Lを1/Mに分周する第1の分周器と、前記再生標本化
周波数fSRを1/Nに分周する第2の分周器と、前記
第1の分周器により分周された周波数の周期で前記第2
の分周器により分周された周波数を計数する再生側カウ
ンタと、送信側で伝送路周波数fLを1/Mに分周した
周波数間隔で送信標本化周波数fSSを1/Nに分周し
た周波数を送信側カウンタで計数して送られてきた送信
側周波数情報と、前記再生側カウンタで計数された周波
数情報との差をとる減算器と。
(Means for Solving the Problems) The present invention provides an apparatus for reproducing an image signal transmitted via a digital communication circuit operating at a transmission line frequency fL at a reproduction sampling frequency fSR.
A first frequency divider that divides L into 1/M, a second frequency divider that divides the reproduced sampling frequency fSR into 1/N, and a frequency divided by the first frequency divider. the second frequency with a period of the frequency
A reproduction side counter that counts the frequency divided by the frequency divider, and a frequency that is obtained by dividing the transmission sampling frequency fSS by 1/N at the frequency interval obtained by dividing the transmission line frequency fL by 1/M on the transmitting side. a subtracter that calculates the difference between the frequency information on the transmitting side counted and sent by the counter on the transmitting side and the frequency information counted by the counter on the reproducing side;

送信されてきたデータを一時記憶し、該記憶データの書
込み、読出しの位相差に応じて前記減算器の出力を補正
する手段と、該補正手段より出力された値を積分する積
分器と、該積分器より出力された値をディジタル・アナ
ログ変換するディジタル・アナログ変換器と、該ディジ
タル・アナログ変換器より出力された値により再生標本
化周波数fSRの周波数を発振させる電圧制御水晶発振
器を備えることを特徴とする。
means for temporarily storing the transmitted data and correcting the output of the subtracter according to the phase difference between writing and reading of the stored data; an integrator for integrating the value output from the correction means; A digital-to-analog converter converts the value output from the integrator into a digital-to-analog converter, and a voltage-controlled crystal oscillator oscillates the reproduction sampling frequency fSR using the value output from the digital-to-analog converter. Features.

なお、前記補正手段は、送信されてきたデータを一時ス
トックするエラスティックストアと、該エラスティック
ストアのライト/リート・ポインタの位相差に応じてあ
らかしめ定められた複数の値のうち1つを選択し出力す
るセレクタと、前記減算器より出力された周波数情報差
と前記セレクタにより出力された値を加算する加算器と
から成る。
Note that the correction means sets one of a plurality of values predetermined according to the phase difference between the elastic store that temporarily stores the transmitted data and the write/read pointer of the elastic store. It consists of a selector that selects and outputs it, and an adder that adds the frequency information difference output from the subtracter and the value output from the selector.

(実施例) 本発明の実施例について1図面を参照して説明する。(Example) An embodiment of the present invention will be described with reference to one drawing.

第1図は本発明の一実施例を示すプロ・ツク図である。FIG. 1 is a block diagram showing one embodiment of the present invention.

第1図において、端子1より人力される伝送路周波数f
Lを第1の分周器3により、あらかじめ定められた分周
比Mにて分周する。−例として。
In Figure 1, the transmission line frequency f that is manually input from terminal 1
The first frequency divider 3 divides L at a predetermined frequency division ratio M. -As an example.

分周器3により分周された後の周波数を31.25MH
zと仮定する。
The frequency after being divided by frequency divider 3 is 31.25MH
Assume that z.

再生側の再生標本化周波数fSRを発生させる電圧制御
水晶発振器(以下、VCOと記す。)12より出力され
る周波数f SR= 14.32M1lzと仮定すると
、VCO12より発振された周波数を第2の分周器4に
より、あらかじめ定められた分周比Nにて分周する。分
周比をN=2とすると、カウンタ5により分周器3て分
周された周波数の周期、つまり32 m sec間隔て
分周器4より出力されたクロックの個数を計数する。こ
の場合、カウンタ5より出力される単位時間あたりの数
値は229120となる。
Assuming that the frequency fSR output from the voltage controlled crystal oscillator (hereinafter referred to as VCO) 12 that generates the reproduction sampling frequency fSR on the reproduction side is 14.32M1lz, the frequency oscillated by the VCO 12 is divided into the second fraction. A frequency divider 4 divides the frequency at a predetermined frequency division ratio N. When the frequency division ratio is N=2, the counter 5 counts the period of the frequency divided by the frequency divider 3, that is, the number of clocks output from the frequency divider 4 at intervals of 32 msec. In this case, the numerical value per unit time output from the counter 5 is 229120.

同様にして、送信側カウンタて計数された周波数情報が
端子2を通して減算器6へと入力される。
Similarly, the frequency information counted by the transmitting side counter is input to the subtracter 6 through the terminal 2.

減算器6ては送信側で計数された周波数情報と再生側て
カウンタ5により計数された周波数情報との差をとる。
A subtracter 6 calculates the difference between the frequency information counted on the transmitting side and the frequency information counted by the counter 5 on the reproducing side.

本発明では、上記のようにして抽出された周波数差を補
正する手段を備えている。この補正手段はエラスティッ
クストア7、セレクタ8.加算器9とから成り、送信さ
れてきたデータを一時ストックするエラスティックスト
ア7(以下、SEと記す。)のライト/リード・ポイン
タの位相差。
The present invention includes means for correcting the frequency difference extracted as described above. This correction means includes an elastic store 7, a selector 8. The phase difference between the write/read pointer of the elastic store 7 (hereinafter referred to as SE), which consists of an adder 9 and temporarily stores transmitted data.

っまり ES7内部のメモリの残量を監視し、セレクタ
8へその情報を送る。
Monitors the remaining amount of memory inside the ES7 and sends the information to the selector 8.

一例として、ES7の基準位相差よりLサンプル以上間
いたときは基準位相差へ戻すために次のように動作する
。すなわち、ES7内部のデータを早く出力させるべく
セレクタ8により補正値十αを選択し、VCO12の電
圧を+側へと上げてVCO12の標本化周波数を増す。
As an example, when the reference phase difference of ES7 is longer than the reference phase difference by L samples or more, the following operation is performed to return to the reference phase difference. That is, in order to quickly output the data inside the ES 7, the selector 8 selects the correction value 0α, increases the voltage of the VCO 12 to the + side, and increases the sampling frequency of the VCO 12.

もし、基準位相差か接近し過ぎであれば補正値−αを選
択し。
If the reference phase difference is too close, select the correction value -α.

VCO12の電圧を一側へと下げて標本化周波数を減ら
す。また基準位相差±Lサンプル以内であれば補正値0
を選択し、標本化周波数を変えない様にする。
Lower the voltage of VCO 12 to one side to reduce the sampling frequency. Also, if the reference phase difference is within ±L samples, the correction value is 0.
Select and do not change the sampling frequency.

次に、加算器9により減算器6より出力された周波数情
報差に対しセレクタ8より出力された補正値を加え、補
正を行う。
Next, the adder 9 adds the correction value output from the selector 8 to the frequency information difference output from the subtracter 6 to perform correction.

加算器9より出力された情報は積分器10へ入力され、
積分された情報はディジタル・アナログ変換器11へと
一人力される。このアナログ値へと変換された情報は、
VCO12の発振周波数を制御して周波数を変化させる
。発振された再生標本化周波数fSRは、端子13へ出
力すると共に分周器4へ出力する。
The information output from the adder 9 is input to the integrator 10,
The integrated information is fed into a digital-to-analog converter 11. The information converted to this analog value is
The oscillation frequency of the VCO 12 is controlled to change the frequency. The oscillated reproduction sampling frequency fSR is output to the terminal 13 and also to the frequency divider 4.

このようにすると 仮りに周波数情報に誤差か含まれて
いることにより再生標本化周波数か送信側の標本化周波
数と一致しない場合、ES7て検出される位相差かすれ
るので、ES7で検出した位相差に応じて周波数情報に
補正を加えることで再生側の標本周波数をVCO12で
電圧制御し送信側の標本化周波数と一致するようにする
If you do this, if the reproduction sampling frequency does not match the sampling frequency on the transmitting side due to an error in the frequency information, the phase difference detected by ES7 will be blurred, so the phase difference detected by ES7 will be By adding correction to the frequency information accordingly, the sampling frequency on the reproducing side is voltage controlled by the VCO 12 to match the sampling frequency on the transmitting side.

これを繰り返すことによって、送信側の標本化周波数と
再生標本化周波数と一致させることか、できる。
By repeating this, it is possible to match the sampling frequency on the transmitting side and the reproduction sampling frequency.

(発明の効果) 以上説明したように本発明は、入力画像に同期サンプリ
ングした周波数情報を伝送・再生する画像初号化装置に
おいて、送信側の周波数情報と再生側の周波数情報との
算出結果に誤差か含まれる場合にも送信側の標本化周波
数へ再生側の標本化周波数を一致させることができる。
(Effects of the Invention) As explained above, the present invention provides an image decoding device that transmits and reproduces frequency information sampled in synchronization with an input image. Even if an error is included, the sampling frequency on the reproducing side can be made to match the sampling frequency on the transmitting side.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の一実施例のブロック図である。 2・・・送信側周波数情報入力端子、3,4・・・分周
器1,5・・・カウンタ、6・・・減算器、7・・・E
S(エラスティックストア)、8・・セレクタ、9・・
・加算器、10・・・積分器、11・・・ディジタル・
アナログ変換器、12・・VCO(電圧制御水晶発振器
)。 13・・再生標本化周波数出力端子。
FIG. 1 is a block diagram of one embodiment of the present invention. 2... Transmission side frequency information input terminal, 3, 4... Frequency divider 1, 5... Counter, 6... Subtractor, 7... E
S (elastic store), 8... selector, 9...
・Adder, 10... Integrator, 11... Digital
Analog converter, 12...VCO (voltage controlled crystal oscillator). 13...Reproduction sampling frequency output terminal.

Claims (1)

【特許請求の範囲】 1)伝送周波数f_Lにて動作するディジタル通信回路
を介して伝送されてきた画像信号を再生標本化周波数f
_S_Rにて再生する装置において、伝送路周波数f_
Lを1/Mに分周する第1の分周器と、前記再生標本化
周波数f_S_Rを1/Nに分周する第2の分周器と、
前記第1の分周器により分周された周波数の周期で前記
第2の分周器により分周された周波数を計数する再生側
カウンタと、送信側で伝送路周波数f_Lを1/Mに分
周した周波数間隔で送信標本化周波数f_S_Sを1/
Nに分周した周波数を送信側カウンタで計数して送られ
てきた送信側周波数情報と前記再生側カウンタで計数さ
れた周波数情報との差をとる減算器と、送信されてきた
データを一時記憶し、該記憶データの書込み、読出しの
位相差に応じて前記減算器の出力を補正する手段と、該
補正手段より出力された値を積分する積分器と、該積分
器より出力された値をディジタル・アナログ変換するデ
ィジタル・アナログ変換器と、該ディジタル・アナログ
変換器より出力された値により再生標本化周波数f_S
_Rの周波数を発振させる電圧制御水晶発振器を備える
ことを特徴とする標本化周波数制御方式。 2)請求項1)記載の標本化周波数制御方式において、
前記補正手段は、送信されてきたデータを一時ストック
するエラスティックストアと、該エラスティックストア
のライト/リード・ポインタの位相差に応じてあらかじ
め定められた複数の値のうち1つを選択し出力するセレ
クタと、前記減算器より出力された周波数情報差と前記
セレクタにより出力された値を加算する加算器とから成
ることを特徴とする標本化周波数制御方式。 3)請求項2)記載の標本化周波数制御方式において、
前記セレクタは、前記あらかじめ定められた複数の値と
して、+α,0,−αの3つを有することを特徴とする
標本化周波数制御方式。
[Claims] 1) Reproducing an image signal transmitted via a digital communication circuit operating at a transmission frequency f_L at a sampling frequency f
In a device that reproduces at _S_R, the transmission line frequency f_
a first frequency divider that divides L into 1/M; a second frequency divider that divides the reproduced sampling frequency f_S_R into 1/N;
a reproduction-side counter that counts the frequency divided by the second frequency divider with the period of the frequency divided by the first frequency divider; and a transmission-side counter that divides the transmission line frequency f_L into 1/M on the transmission side. The transmission sampling frequency f_S_S is 1/
A subtractor that calculates the difference between the frequency information on the transmitting side that is obtained by counting the frequency divided by N by the transmitting side counter and the frequency information counted on the reproducing side counter, and temporarily stores the transmitted data. means for correcting the output of the subtracter according to the phase difference between writing and reading of the storage data; an integrator for integrating the value output from the correction means; and an integrator for integrating the value output from the integrator. A digital-to-analog converter performs digital-to-analog conversion, and a reproduction sampling frequency f_S is determined by the value output from the digital-to-analog converter.
A sampling frequency control method characterized by comprising a voltage controlled crystal oscillator that oscillates a frequency of _R. 2) In the sampling frequency control method according to claim 1),
The correction means selects and outputs one of a plurality of predetermined values according to the phase difference between the elastic store that temporarily stores the transmitted data and the write/read pointer of the elastic store. and an adder that adds the frequency information difference output from the subtracter and the value output from the selector. 3) In the sampling frequency control method according to claim 2),
The sampling frequency control method is characterized in that the selector has three values, +α, 0, and −α, as the plurality of predetermined values.
JP2042671A 1990-02-26 1990-02-26 Sampling frequency control method Expired - Lifetime JP2594665B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2042671A JP2594665B2 (en) 1990-02-26 1990-02-26 Sampling frequency control method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2042671A JP2594665B2 (en) 1990-02-26 1990-02-26 Sampling frequency control method

Publications (2)

Publication Number Publication Date
JPH03247090A true JPH03247090A (en) 1991-11-05
JP2594665B2 JP2594665B2 (en) 1997-03-26

Family

ID=12642493

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2042671A Expired - Lifetime JP2594665B2 (en) 1990-02-26 1990-02-26 Sampling frequency control method

Country Status (1)

Country Link
JP (1) JP2594665B2 (en)

Also Published As

Publication number Publication date
JP2594665B2 (en) 1997-03-26

Similar Documents

Publication Publication Date Title
US4596026A (en) Asynchronous data clock generator
CN1684405B (en) Clock synchronizer and clock and data recovery apparatus and method
US4418406A (en) Signal wave control circuit
US4497055A (en) Data error concealing method and apparatus
JPS6258196B2 (en)
US5276688A (en) Circuit arrangement for bit rate adjustment
CN100521532C (en) Data transmission controller and sampling frequency converter
US5486784A (en) Method and device for generation of clock signals
US5731770A (en) Digital data buffering device
JPH0845181A (en) Circuit and method for direct synthesis of digital audio sampling clock
KR100639403B1 (en) Recording and reproduction of an information signal in/from a track on a record carrier
US3666880A (en) Circuit arrangement for the correction of time errors in electrical signals received from an information carrier
JPH03247090A (en) Sampling frequency control system
US5206851A (en) Cross interleaving circuit
JP2548989B2 (en) Digital recording / reproducing device
US4561083A (en) Memory circuit write-in system
US5937021A (en) Digital phase-locked loop for clock recovery
JP3105574B2 (en) Sampling frequency control method
JP3508048B2 (en) Sampling clock recovery circuit
US4253187A (en) Method and apparatus for sequencing two digital signals
CA1055606A (en) Apparatus for correcting the timing of a signal derived from a dynamic magnetic record
JPH04274572A (en) Memory control system
JPH03247042A (en) Frequency information generating circuit for sampling clock and recovery circuit
EP0374794A2 (en) Digital transmitting/receiving apparatus using buffer memory to eliminated effects of jitter
WO1997005719A1 (en) Broadcast video desynchroniser