JPH03241993A - Picture transmitter - Google Patents

Picture transmitter

Info

Publication number
JPH03241993A
JPH03241993A JP2038017A JP3801790A JPH03241993A JP H03241993 A JPH03241993 A JP H03241993A JP 2038017 A JP2038017 A JP 2038017A JP 3801790 A JP3801790 A JP 3801790A JP H03241993 A JPH03241993 A JP H03241993A
Authority
JP
Japan
Prior art keywords
background
circuit
signal
image
picture
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2038017A
Other languages
Japanese (ja)
Inventor
Koji Ogura
小倉 康二
Atsumichi Murakami
篤道 村上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2038017A priority Critical patent/JPH03241993A/en
Publication of JPH03241993A publication Critical patent/JPH03241993A/en
Pending legal-status Critical Current

Links

Landscapes

  • Processing Of Color Television Signals (AREA)
  • Editing Of Facsimile Originals (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)
  • Studio Circuits (AREA)
  • Color Television Systems (AREA)

Abstract

PURPOSE:To improve the efficiency of information transmission by devising the picture transmitter such that a background picture with a low value or undesired of transmission as information is replaced into an optional background picture decided in advance by a sender as the preprocessing of input picture coding. CONSTITUTION:When a chromakie signal 25 is outputted, a control circuit 26 output a switching control signal 27 to a background synthesizer 24. Then a background changeover circuit 40 is activated and a background memory 41 is selected and in other case, a signal input terminal is selected. Thus, an optional picture for background synthesis is stored in the background memory 41 and when a switching control signal 27 representing the background part is inputted simultaneously to the background synthesizer 24, a preset background picture is used to replace the background of the input picture and the resulting signal is sent. Thus, the background is replaced into an optional background picture.

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、画像伝送装置、特に、背景画像を予め決めた
任意な画像と切り換えて伝送する画像伝送装置に関する
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to an image transmission device, and particularly to an image transmission device that transmits a background image by switching it to a predetermined arbitrary image.

[従来の技術] 第5図は、例えば特開昭57−157696号公報に示
された従来の画像伝送装置のブロック図である。
[Prior Art] FIG. 5 is a block diagram of a conventional image transmission device disclosed in, for example, Japanese Patent Application Laid-Open No. 57-157696.

図において、信号入力端子(1)は差分回路(3)及び
(5)に接続されており、この差分回路(3)及び(5
)にはフレームメモリ(2)及び(4)がそれぞれ接続
されている。
In the figure, the signal input terminal (1) is connected to differential circuits (3) and (5);
) are connected to frame memories (2) and (4), respectively.

差分回路(3)及び(5)は、共に差分比較回路(6)
に接続されている。差分回路(3)及び(5)は更に切
り換え回路(7)に接続されており、差分回路(5)及
び差分比較回路(6)は切り換え回路(8)に接続され
ている。
Difference circuits (3) and (5) are both difference comparison circuits (6)
It is connected to the. The difference circuits (3) and (5) are further connected to a switching circuit (7), and the difference circuit (5) and the difference comparison circuit (6) are connected to a switching circuit (8).

切り換え回路(7)は量子化回路(9)、可変長符号化
回路(11) 、多重化回路(13) 、バッファメモ
リ(14)、データ出力端子(15)に順次接続されて
いる。また、量子化回路(9)及び切り換え回路(8)
は、加算回路(10)に接続されており、加算回路(1
0)は、フレームメモリ(2)及び(4)に接続されて
いる。
The switching circuit (7) is sequentially connected to a quantization circuit (9), a variable length encoding circuit (11), a multiplexing circuit (13), a buffer memory (14), and a data output terminal (15). Also, a quantization circuit (9) and a switching circuit (8)
is connected to the adder circuit (10), and the adder circuit (10) is connected to the adder circuit (10).
0) is connected to frame memories (2) and (4).

また、制御信号発生回路(12)は、多重化回路(13
)に接続されている。
The control signal generation circuit (12) also includes a multiplexing circuit (13).
)It is connected to the.

更に、この図においては、制御回路(19)か設けられ
ており、この制御回路(19)は多重化回路(13)及
び切り換え回路(7)、  (8)に接続されている。
Furthermore, in this figure, a control circuit (19) is provided, which is connected to the multiplexing circuit (13) and the switching circuits (7), (8).

制御回路(19)は、フレームメモリ(2)に接続され
ている。
The control circuit (19) is connected to the frame memory (2).

更に、差分比較回路(6)は、絶対値回路(16)及び
(17)と比較回路(18)から構成されている。前述
の差分回路(3)及び(5)は、それぞれ絶対値回路(
16)及び(17)に接続されており、絶対値回路(1
6)及び(17)は、共に比較回路(18)に接続され
、比較回路(18)は、切り換え回路(7)、  (8
)及び多重化回路(13)に接続されている。
Furthermore, the difference comparison circuit (6) is composed of absolute value circuits (16) and (17) and a comparison circuit (18). The above-mentioned difference circuits (3) and (5) are respectively absolute value circuits (
16) and (17), and the absolute value circuit (1
6) and (17) are both connected to a comparison circuit (18), and the comparison circuit (18) is connected to the switching circuit (7), (8
) and a multiplexing circuit (13).

また、フレームメモリ(2)は、差分回路(3)に接続
されるメモリ部(20)とメモリ部(20)の入力端に
設けられた切り換え回路(21)から構成されている。
Further, the frame memory (2) includes a memory section (20) connected to the differential circuit (3) and a switching circuit (21) provided at the input end of the memory section (20).

制御回路(19)はこの切り換え回路(21)に接続さ
れており、切り換え回路(21)は加算回路(10)に
接続されている。
The control circuit (19) is connected to this switching circuit (21), and the switching circuit (21) is connected to the adding circuit (10).

この様な従来装置において、信号入力端子(1)から人
力されるディジタル化された画像信号は差分回路(3)
、  (5)に供給される。両差付回路(3)、  (
5)はこの入力信号から夫々接続されているフレームメ
モリ(2)、  (4)の出力を弓き、その差分値を切
り換え回路(7)及び差分比較回路(6)へ供給する。
In such conventional devices, the digitized image signal input manually from the signal input terminal (1) is sent to the differential circuit (3).
, (5). Double plug circuit (3), (
5) outputs the outputs of the frame memories (2) and (4) respectively connected from this input signal, and supplies the difference value to the switching circuit (7) and the difference comparison circuit (6).

この差分比較回路(6)では、差分回路(3)。In this difference comparison circuit (6), the difference circuit (3).

(5)から供給される信号に対する絶対値を絶対値回路
(16) 、  (17)において作成し、比較回路(
18)において両絶対値の大きさを比較する。比較回路
(18)の出力は、絶対値回路(16)の出力の方が小
さい時または等しい時“1”となり、その他の時“O゛
となる。この出力は、切り換え回路(7)、  (8)
及び多重化回路(13)へ出力される。切り換え回路(
7)は比較回路(18)の出力が“1″の時に差分回路
(3)を量子化回路(9)に接続し、“O“の時に差分
回路(5)を接続する。制御回路(19)の出力か“1
″のときには切り換え回路(7)、  (8)ともに最
優先的に差分回路(3)及びフレームメモリ(2)をそ
れぞれ量子化回路(9)及び加算回路(10)に接続す
る。
The absolute value for the signal supplied from (5) is created in absolute value circuits (16) and (17), and the comparison circuit (
In step 18), the magnitudes of both absolute values are compared. The output of the comparator circuit (18) becomes "1" when the output of the absolute value circuit (16) is smaller or equal, and becomes "O" in other cases. 8)
and is output to the multiplexing circuit (13). Switching circuit (
7) connects the difference circuit (3) to the quantization circuit (9) when the output of the comparison circuit (18) is "1", and connects the difference circuit (5) when the output is "O". The output of the control circuit (19) is “1”
'', both switching circuits (7) and (8) connect the difference circuit (3) and frame memory (2) to the quantization circuit (9) and addition circuit (10), respectively, with the highest priority.

切り換え回路(7)の出力は、量子化回路(9)におい
て所定の量子化特性に基づいて量子化され、加算回路(
10) 、可変長符号化回路(11)において所定の符
号化を施され多重化回路(13)に供給される。多重化
回路(13)は比較回路(18)及び制御回路(19)
の出力に基づき、可変長符号化回路(11)及び制御信
号発生回路(12)の出力を多重化する。制御回路(1
9)の出力が“1“になった時、多重化回路(13)は
、その立上がり時点て制御信号発生回路(12)の出力
の内、フレームメモリ(2)の書き替えを表わす信号を
送出する。
The output of the switching circuit (7) is quantized in a quantization circuit (9) based on a predetermined quantization characteristic, and then sent to an addition circuit (
10) The signal is subjected to predetermined encoding in the variable length encoding circuit (11) and is supplied to the multiplexing circuit (13). The multiplexing circuit (13) includes a comparison circuit (18) and a control circuit (19).
Based on the outputs of the variable length encoding circuit (11) and the control signal generation circuit (12), the outputs of the variable length encoding circuit (11) and the control signal generation circuit (12) are multiplexed. Control circuit (1
When the output of 9) becomes "1", the multiplexing circuit (13) sends a signal representing rewriting of the frame memory (2) from among the outputs of the control signal generating circuit (12) at the rising edge of the multiplexing circuit (13). do.

さらに多重化回路(13)は、比較回路(18)の出力
が変化した時、その立上がり時点又は立下がり時点で、
夫々立上がり、立下がりの状態にあることを表す信号を
制御信号発生回路(12)の出力の中かから選択して送
出する。他の時は、可変長符号化回路(11)の出力を
送出する。バッファメモリ(14)は、多重化回路(1
3)から不均一に供給されるデータを一時記憶し、デー
タ出力端子(15)に出力する。
Furthermore, when the output of the comparator circuit (18) changes, the multiplexing circuit (13) performs
Signals representing rising and falling states are selected from among the outputs of the control signal generating circuit (12) and sent out. At other times, the output of the variable length encoding circuit (11) is sent out. The buffer memory (14) is connected to the multiplexing circuit (1
3) is temporarily stored and output to the data output terminal (15).

フレームメモリ(2)は、メモリ部(20)と切り換え
回路(21)より成る。フレームメモリ(2)は、背景
画像の書き込みに係るメモリであり、これに対して背景
画像を予め書き込む際には、制御回路(1つ)か“1″
を発し、これに応じ、切り換え回路(21)が切り換え
られて、加算回路(10)がメモリ部(20)に接続さ
れる。従って、加算回路(10)からの出力によりメモ
リ部(20)の内容が書き替られる。
The frame memory (2) consists of a memory section (20) and a switching circuit (21). The frame memory (2) is a memory for writing a background image, and when writing a background image in advance, the control circuit (1) or "1"
In response to this, the switching circuit (21) is switched and the adder circuit (10) is connected to the memory section (20). Therefore, the contents of the memory section (20) are rewritten by the output from the adder circuit (10).

背景画像をメモリ部(20)に書き込んた後には、制御
回路(9)は“0”を発し、これに応じて切り換え回路
(21)か切り換えられ、メモリ部(20)の入出力端
が閉路状に接続される。これによってメモリ部(20)
の内容が保持される。
After writing the background image into the memory section (20), the control circuit (9) emits "0", and the switching circuit (21) is switched accordingly, and the input and output terminals of the memory section (20) are closed. connected in a similar manner. With this, the memory section (20)
The contents of are retained.

即ち、制御回路(19)は例えば前景画像のみをフレー
ムメモリ(2)に書き込みたい時に所定の期間“1“と
なり、フレームメモリ(2)への書き込み終了後に“0
“にされる。このことによりフレームメモリ(2)には
背景画像か書き込まれ、以後、通信中には当該背景画像
が保持される。
That is, the control circuit (19) becomes "1" for a predetermined period when it is desired to write only the foreground image into the frame memory (2), and becomes "0" after the writing to the frame memory (2) is completed.
As a result, the background image is written into the frame memory (2), and thereafter, the background image is held during communication.

[発明が解決しようとする課題] 従来の画像伝送装置は、以上のような構成であったため
、人物情報に対して比較的価値の低い背景情報を実写の
まま伝送しなければならす、また、送信者か受信者に対
して背景の様子を知られたくない場合にも背景を変える
方法かないなどの要解決課題か存在していた。
[Problems to be Solved by the Invention] Conventional image transmission devices have the above-mentioned configuration, so background information, which has relatively low value relative to personal information, must be transmitted as a real image. There were some issues that needed to be resolved, such as there being no way to change the background even if you didn't want the receiver or receiver to know what the background looked like.

この発明は、かかる課題を解決するためなされたもので
、必要度の低い背景部分を、任意の背景画像に置き換え
ることのできる画像伝送装置を得ることを目的とする。
The present invention was made in order to solve this problem, and an object of the present invention is to obtain an image transmission device that can replace a less necessary background portion with an arbitrary background image.

[課題を解決するための手段] 二の発明による画像伝送装置は、入力信号の色差信号の
画素値から予め記憶したずテ景の色工情報を減算する減
算回路を含み、入力信号からその背景領域のみを検出す
る背景検出器と、17景検出器により検出された背景領
域を示す制御信号を光する制御回路と、制御回路により
発せられた制御信号に応じて、背景検出器によって検出
された背景領域を予め決められた任意の画像に置換する
背景合成器と、を有する。
[Means for Solving the Problems] An image transmission device according to the second invention includes a subtraction circuit that subtracts color information of a background image, which is not stored in advance, from a pixel value of a color difference signal of an input signal. a background detector that detects only the background area; a control circuit that emits a control signal indicating the background area detected by the 17-view detector; and a control circuit that emits a control signal indicating the background area detected by the background detector; and a background synthesizer that replaces a background area with a predetermined arbitrary image.

[作用] この発明の画(家伝送装置によれば、人力画像から検出
した背景領域に、任意の画像を嵌め込んで伝送するもの
となるので伝送者が知られたくない背景情報を除去した
り、あるいは受信者に好印象を与える背景とする等、送
信者か予め決めた仔^の背景画像を伝送できるものとな
る。
[Function] According to the image transmission device of this invention, an arbitrary image is inserted into the background area detected from the manually generated image and transmitted, so background information that the transmitter does not want to be known can be removed. Alternatively, it is possible to transmit a background image of the child that is predetermined by the sender, such as a background that gives a good impression to the recipient.

[実施例] 次に、第1図から第4図に示すこの発明による一実施例
によって、この発明を更に詳細に説明する。
[Example] Next, the present invention will be explained in more detail with reference to an example according to the invention shown in FIGS. 1 to 4.

第1図には、本発明の一実施例に係る画像伝送¥e置の
構成が示されている。
FIG. 1 shows the configuration of an image transmission station according to an embodiment of the present invention.

この図においては、信号入力端子(1)は背景検出器(
23)、背景合成器(24) 、差分回路(3)、符号
化器(29) 、切り換え回路(31)、可変長符号化
器(32)、バッファ(14)及びデータ出力端子(1
5)に順次接続されている。
In this figure, the signal input terminal (1) is connected to the background detector (
23), background synthesizer (24), difference circuit (3), encoder (29), switching circuit (31), variable length encoder (32), buffer (14) and data output terminal (1
5) are sequentially connected.

また、背景検出器(23)は制御回路(26)に接続さ
れており、この制御回路(26)は、背景合成器(24
)及び制御信号発生回路(12)に接続されている。制
御信号発生回路(12)は、切り換え回路(31)に接
続されている。また、差分回路(3)は、フレームメモ
リ(2)及び加算回路(10)に接続されており、加算
回路(10)は、フレームメモリ (2)に接続されて
いる。
The background detector (23) is also connected to a control circuit (26), which controls the background synthesizer (24).
) and the control signal generation circuit (12). The control signal generation circuit (12) is connected to the switching circuit (31). Further, the difference circuit (3) is connected to the frame memory (2) and the addition circuit (10), and the addition circuit (10) is connected to the frame memory (2).

一方で、符号化器(29)は、復号化器(30)を介し
て加算回路(10)に接続されている。加算回路(10
)は、フレームメモリ(2)に接続されている。
On the other hand, the encoder (29) is connected to the adder circuit (10) via the decoder (30). Addition circuit (10
) is connected to the frame memory (2).

次に、この図に示される装置の動作について説明する。Next, the operation of the device shown in this figure will be explained.

第1図において、信号入力端子(1)よりの人力画像信
号(22)は、背景検出器(23)を介して背景合成器
(24)に与えられる。この背景合成器(24)は、背
景検出器(23)よりのクロマキー信号(25)に基づ
いて制御回路(26)が発する切り換え制御信号(27
)によって切り換えられる。この切り換えにより、背景
合成器(24)は、背景が人力画像信号(22)とは異
なるものにおきかえられた合成画像信号(28)を出力
する。
In FIG. 1, a human input image signal (22) from a signal input terminal (1) is applied to a background synthesizer (24) via a background detector (23). This background synthesizer (24) uses a switching control signal (27) generated by a control circuit (26) based on a chromakey signal (25) from a background detector (23).
) can be switched. As a result of this switching, the background synthesizer (24) outputs a composite image signal (28) in which the background is replaced with a different one from the human-generated image signal (22).

ここで、背景検出器(23)及び背景合成器(24)の
構成及び動作について詳細に説明する。
Here, the configuration and operation of the background detector (23) and background synthesizer (24) will be explained in detail.

第2図には、背景検出器(23)の構成が示されおり、
この図に示される背景検出器(23)は、信号入力端子
(1)から入力画像信号(22)を取り込むA/D変換
器(33)とこのA/D変換器(33)に接続されたY
/C分離回路(34)が示されている。このY/C分離
回路(34)の出力端は、差分回路(36)に接続され
ており、この差分回路(36)にはしきい値設定回路(
35)が接続されている。差分回路(36)の出力は、
絶対値回路(37) 、比較器(38) 、クロマキー
信号発生器(39)に順次接続されている。
FIG. 2 shows the configuration of the background detector (23),
The background detector (23) shown in this figure is connected to an A/D converter (33) that takes in the input image signal (22) from the signal input terminal (1) and this A/D converter (33). Y
/C isolation circuit (34) is shown. The output terminal of this Y/C separation circuit (34) is connected to a difference circuit (36), and this difference circuit (36) has a threshold setting circuit (
35) is connected. The output of the differential circuit (36) is
It is sequentially connected to an absolute value circuit (37), a comparator (38), and a chromakey signal generator (39).

一方、第3図には背景合成器(24)の構成が示されて
おり、この図に示される背景合成器(24)は、制御回
路(26)からの切り換え制御信号(27)により切り
換えられる背景切り換え回路(40)とこの背景切り換
え回路(40)に接続される背景メモリ (41)とか
ら構成されている。
On the other hand, FIG. 3 shows the configuration of the background synthesizer (24), and the background synthesizer (24) shown in this figure is switched by the switching control signal (27) from the control circuit (26). It consists of a background switching circuit (40) and a background memory (41) connected to this background switching circuit (40).

次に動作について説明する。第1図において、背景を同
一色に統一した人力画像信号(22)について、背景検
出器(23)が背景部分を検出する。背景検出器(23
)は走査線方向にスキャンして色差信号のゼロに近いレ
ベルにより、背景部分を判定して、背景部分ではクロマ
キー信号(25)を制御回路(26)に出力する。クロ
マキー信号(25)を受けた制御回路(26)は、背景
合成器(23)に対して背景を識別する切り換え制御信
号(27)を出力する。背景合成器(24)は切り換え
制御信号(27)により、人力画像の背景部分に予め記
憶した画像を嵌め込み、合成画像信号(28)を作成す
る。合成画像信号(28)と、フレームメモリ(2)に
記憶された前符号化データ(42)と、の差分は、差分
回路(3)にて求められる。差分信号(43)は符号化
器(29)にて符号化され、この符号化データ(44)
は復号化器(30)と可変長符号化器(32)へ出力さ
れる。複合化器(30)においては、符号化データ(4
4)か復号され、この結果書られる復号化データ(45
)は前符号化データ(42)と加算器(10)にて加算
される。このようにして加算器(10)にて加算された
局部復号データ(46)は、次のフレームの符号化に用
いるためフレームメモリ(2)に記憶される。
Next, the operation will be explained. In FIG. 1, a background detector (23) detects a background portion of a human image signal (22) whose background is unified to the same color. Background detector (23
) scans in the scanning line direction and determines the background portion based on the near-zero level of the color difference signal, and outputs a chromakey signal (25) to the control circuit (26) for the background portion. The control circuit (26) receiving the chromakey signal (25) outputs a switching control signal (27) for identifying the background to the background synthesizer (23). The background synthesizer (24) inserts a pre-stored image into the background portion of the human image in response to a switching control signal (27) to create a composite image signal (28). The difference between the composite image signal (28) and the pre-encoded data (42) stored in the frame memory (2) is determined by a difference circuit (3). The difference signal (43) is encoded by an encoder (29), and this encoded data (44)
is output to the decoder (30) and variable length encoder (32). In the decoder (30), encoded data (4
4) is decoded and the decoded data (45
) is added to the pre-encoded data (42) in an adder (10). The locally decoded data (46) thus added by the adder (10) is stored in the frame memory (2) for use in encoding the next frame.

また、符号化データ(44)は、切り換え回路(31)
を介して可変長符号化回路(32)に供給される。可変
長符号化回路は、従来例と同様に符号化を行い、可変長
符号化信号(48)をバッファ(14)に出力する。バ
ッファ(14)は可変長符号化信号(48)を−時記憶
して伝送ビットレートに速度整合をとってデータ出力端
子(15)から外部に出力する。
Further, the encoded data (44) is transferred to the switching circuit (31).
The signal is supplied to the variable length encoding circuit (32) via. The variable length encoding circuit performs encoding in the same manner as in the conventional example, and outputs a variable length encoded signal (48) to the buffer (14). The buffer (14) stores the variable length encoded signal (48), matches the transmission bit rate, and outputs the signal to the outside from the data output terminal (15).

次に、第2図において、背景検出器(23)の動作を説
明する。アナログの入力画像信号(22)は、A/D変
換器(33)にてディジタル信号(49)に変換される
。ディジタル信号(49)はY/C分離回路(34)に
て輝度信号(50)と色差信号(5工)に分離される。
Next, referring to FIG. 2, the operation of the background detector (23) will be explained. The analog input image signal (22) is converted into a digital signal (49) by an A/D converter (33). The digital signal (49) is separated into a luminance signal (50) and a color difference signal (5) by a Y/C separation circuit (34).

さらに、色差信号(51)と、固定値信号(52)と、
の差分か差分器(36)にて求められる。固定値信号(
52)とは、予め設定された背景の色差信号(51)と
同レベルの大きさのしきい値を持ったしきい値設定器(
35)から出力される信号である。この差分信号(53
)について、絶対値回路(37)にて絶対値が求められ
、絶対値信号(54)が比較器(38)に出力される。
Furthermore, a color difference signal (51), a fixed value signal (52),
The difference is determined by a subtractor (36). Fixed value signal (
52) is a threshold setting device (52) having a threshold of the same level as the preset background color difference signal (51).
35). This difference signal (53
), the absolute value is determined by the absolute value circuit (37), and the absolute value signal (54) is output to the comparator (38).

比較器(38)は、絶対値信号(54)かゼロに近い時
に、この絶対値信号(54)が背景部分を示していると
見なしてクロマキー信号発生器(39)に対して制御信
+3(55)を出力する。制御15号(55)を受けた
クロマキー信号発生rf39)は、音量部分についてク
ロマキー信号(25)を出力する。
When the absolute value signal (54) is close to zero, the comparator (38) considers that the absolute value signal (54) indicates a background part and sends a control signal +3 ( 55) is output. The chromakey signal generator rf39) that receives control number 15 (55) outputs a chromakey signal (25) for the volume portion.

このようにして、クロマキーに号(25)か出力される
と、制御回路(26)は切り換え制御信号(27)を背
景合成器(24)に出力する。すると、第3図に示す背
景切り換え回路(40)が作動して、背景メモリ(41
)側に切り換えられ、それ以外の場合は信号入力端子(
1)側に接続される。
In this way, when the number (25) is output to the chroma key, the control circuit (26) outputs the switching control signal (27) to the background synthesizer (24). Then, the background switching circuit (40) shown in FIG. 3 is activated, and the background memory (41) is activated.
) side, otherwise the signal input terminal (
1) Connected to the side.

従って、背景メモリ(41)に、背景合成に用いる任意
の画像、例えば風景画、宣伝向の社名穴り画像、広告向
けの商標入りの製品の画像等を予め記憶させておけば、
背景部分を示す切り換え制御信号(27)が同時に背景
合成器(24)に人力された場合に、予め設定した背景
画像を入力画像の背景として入れ替え、信号として伝送
することか可能になる。
Therefore, if the background memory (41) is prestored with any image used for background composition, such as a landscape painting, an image with a company name blanked out for advertising purposes, or an image of a product with a trademark for advertising purposes,
When a switching control signal (27) indicating a background portion is simultaneously input to the background synthesizer (24), it becomes possible to replace a preset background image as the background of the input image and transmit it as a signal.

この峙の背景画像合成か第4図に示されている。The background image composition of this scene is shown in FIG.

ここで、クロマキー信号が“0”のとき、スキャン位置
はT”f景部分以外を示し、人力画像に号(22)はそ
のまま出力される。しかし、クロマキ信号か“1“のと
きは、スキャン位置は背景部分を示し、この場合には、
背景メモリ(41)の出力信号に切り換えて画像出力さ
れるので、入力画像の天際の背景は除去され、予め設定
されている背景が入れ替わって伝送される。
Here, when the chroma key signal is "0", the scan position indicates a part other than the T"f view part, and the number (22) is output as is in the human image. However, when the chroma key signal is "1", the scan position The position indicates the background part, in this case,
Since the image is output by switching to the output signal of the background memory (41), the background at the top of the input image is removed, and the preset background is replaced and transmitted.

[発明の効果] この発明は、以上説明した通り、人力画像符号化の前処
理として、情報として価値の低い、あるいは送信者の知
られたくないイテ景画像を送信者か予め決めた任意の背
景画像に置き換える構造としたことにより、単純な背景
とすることもてき、情報を伝送する上で効率の良い装置
が得られる効果かある。
[Effects of the Invention] As explained above, the present invention uses an arbitrary background predetermined by the sender as a pre-processing for manual image encoding to extract an image that has low value as information or that the sender does not want to know. By replacing the image with a structure, it is possible to use a simple background, which has the effect of providing a device that is efficient in transmitting information.

【図面の簡単な説明】[Brief explanation of drawings]

第1図はこの発明の一実施例による画像伝送装置のブロ
ック図、第2図はこの発明の一実施例による背景検出器
のブロック図、第3図は同じくこの発明の一実施例によ
る背景合成器のブロック図、第4図はこの発明による背
景合成の説明図、第5図は従来の画像伝送装置のブロッ
ク図である。 なお、図中(1)は信号入力端子、(2)。 (4)はフレームメモリ、(3)、  (5)は差分回
路、(9)は量子化回路、(10)は加算回路、(11
)は可変長符号化回路、(12)は制御信号発生回路、
(13)は多重化回路、(14)はバッファメモリ、(
15)はデータ出力端子、(16) 、  (17)は
絶対値回路、(18)は比較回路、(19)は制御回路
、(20)はメモリ、(21)は切り換え回路、(22
)は人力画像信号、(23)は背景検出器、(24)は
背景合成器、(25)はクロマギー信号、(26)は制
御回路、(27)は切り換え制御信号、(28)は合成
画像信号、(29)は符号化器、(30)は復号化器、
(31)は切り換え回路、(32)は可変長符号化器、
(33)はA/D変換器、(34)はY/C分離回路、
(35)はしきい値設定器、(36)は差分回路、(3
7)は絶対値回路、(38)は比較器、(39)はクロ
マキー信号発生器、(40)は背景切り換え回路、(4
1)は背景メモリ、(42)前符号化データ、(43)
差分信号、(44)は符号化データ、(45)は複合化
データ、(46)は局部復号化データ、(47)は識別
信号、(48)は可変長符号化信号、(49)はディジ
タル信号、(50)は輝度信号、(51)は色差信号、
(52)は固定値信号、(53)は差分信号、(54)
は絶対値信号、(55)は制御信号である。 なお、図中同一符号は同−又は相当部分を示す。
FIG. 1 is a block diagram of an image transmission device according to an embodiment of the present invention, FIG. 2 is a block diagram of a background detector according to an embodiment of the present invention, and FIG. 3 is a background composition diagram according to an embodiment of the present invention. FIG. 4 is an explanatory diagram of background composition according to the present invention, and FIG. 5 is a block diagram of a conventional image transmission device. In the figure, (1) is a signal input terminal, and (2) is a signal input terminal. (4) is a frame memory, (3) and (5) are differential circuits, (9) are quantization circuits, (10) are addition circuits, (11)
) is a variable length encoding circuit, (12) is a control signal generation circuit,
(13) is a multiplexing circuit, (14) is a buffer memory, (
15) is a data output terminal, (16) and (17) are absolute value circuits, (18) are comparison circuits, (19) are control circuits, (20) are memory, (21) are switching circuits, (22) are
) is a human image signal, (23) is a background detector, (24) is a background synthesizer, (25) is a chromagey signal, (26) is a control circuit, (27) is a switching control signal, (28) is a composite image signal, (29) is an encoder, (30) is a decoder,
(31) is a switching circuit, (32) is a variable length encoder,
(33) is an A/D converter, (34) is a Y/C separation circuit,
(35) is a threshold setter, (36) is a differential circuit, (3
7) is an absolute value circuit, (38) is a comparator, (39) is a chromakey signal generator, (40) is a background switching circuit, (4)
1) is background memory, (42) pre-encoded data, (43)
difference signal, (44) encoded data, (45) composite data, (46) locally decoded data, (47) identification signal, (48) variable length encoded signal, (49) digital signal, (50) is a luminance signal, (51) is a color difference signal,
(52) is a fixed value signal, (53) is a difference signal, (54)
is an absolute value signal, and (55) is a control signal. Note that the same reference numerals in the figures indicate the same or equivalent parts.

Claims (1)

【特許請求の範囲】[Claims] 入力信号の色差信号の画素値から予め記憶した背景の色
差情報を減算する減算回路を有し、この減算回路の出力
を予め決められたしきい値と比較して入力信号の背景領
域を検出する背景検出器と、背景検出器により検出され
た背景領域を示す制御信号を発する制御回路と、制御回
路により発せられた制御信号に応じて、背景検出器が出
力した背景領域を予め記憶されている背景画像に切り換
える背景合成器と、この背景合成器の出力を可変長符号
化する可変長符号化器と、この可変長符号化器の出力を
一時記憶して伝送ビットレートに速度整合をとつて伝送
するバッファとを備える画像伝送装置。
It has a subtraction circuit that subtracts pre-stored background color difference information from the pixel value of the color difference signal of the input signal, and detects the background area of the input signal by comparing the output of this subtraction circuit with a predetermined threshold. a background detector; a control circuit that issues a control signal indicating a background area detected by the background detector; and a background area outputted by the background detector is stored in advance in response to the control signal issued by the control circuit. A background synthesizer that switches to a background image, a variable length encoder that variable length encodes the output of this background synthesizer, and a variable length encoder that temporarily stores the output of this variable length encoder to match the transmission bit rate. An image transmission device comprising a buffer for transmission.
JP2038017A 1990-02-19 1990-02-19 Picture transmitter Pending JPH03241993A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2038017A JPH03241993A (en) 1990-02-19 1990-02-19 Picture transmitter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2038017A JPH03241993A (en) 1990-02-19 1990-02-19 Picture transmitter

Publications (1)

Publication Number Publication Date
JPH03241993A true JPH03241993A (en) 1991-10-29

Family

ID=12513808

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2038017A Pending JPH03241993A (en) 1990-02-19 1990-02-19 Picture transmitter

Country Status (1)

Country Link
JP (1) JPH03241993A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0568468A2 (en) * 1992-03-30 1993-11-03 Kis Integrated automatic installation for realising photographs or sequences of photographs
WO2001043443A1 (en) * 1999-12-07 2001-06-14 Mitsubishi Denki Kabushiki Kaisha Video encoding/transmitting device, video receiving/decoding device, video transmitting/receiving device, and video transmitting system

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0568468A2 (en) * 1992-03-30 1993-11-03 Kis Integrated automatic installation for realising photographs or sequences of photographs
EP0568468A3 (en) * 1992-03-30 1994-06-08 Kis Photo Ind Integrated automatic installation for realising photographs or sequences of photographs
WO2001043443A1 (en) * 1999-12-07 2001-06-14 Mitsubishi Denki Kabushiki Kaisha Video encoding/transmitting device, video receiving/decoding device, video transmitting/receiving device, and video transmitting system

Similar Documents

Publication Publication Date Title
AU2021200241B2 (en) Method for encoding and method for decoding a LUT and corresponding devices
US5774634A (en) Image processing method and apparatus
US5251020A (en) Color image communication apparatus capable of transmitting or receiving a color expression form
JPS625779A (en) Encoding system for gradation facsimile picture signal
CN105359524B (en) To the color transformed method encoded and decoded method and corresponding equipment
JPS60109380A (en) Communication terminal device
WO1998003020A1 (en) Device and method for processing image and device and method for encoding image
EP0636301A1 (en) Layered video coder
US5333137A (en) Coding system having data controlling mechanism activated when error is detected
JP3659366B2 (en) Hierarchical encoder
JPH03241993A (en) Picture transmitter
JPS62200994A (en) Animation communication system
JPS5915438B2 (en) Interframe encoding processing method
JPH04192080A (en) Picture memory device and picture data processing method
JPH01161993A (en) Coding system for color picture information
KR970009232A (en) Digital television circuit with video editing function
JP2628997B2 (en) Image communication device
JPH0157547B2 (en)
JPH0549025A (en) Picture coding system
JPH02266662A (en) Facsimile equipment
JPH04188954A (en) Color picture communication equipment
JPS6376684A (en) Adaptation type difference encoding system
JPS59135973A (en) Method and apparatus for transmitting still picture
JPH04438B2 (en)
JPH05199506A (en) Transmitting image processing method