JPH03240337A - Serial communication system - Google Patents

Serial communication system

Info

Publication number
JPH03240337A
JPH03240337A JP3674790A JP3674790A JPH03240337A JP H03240337 A JPH03240337 A JP H03240337A JP 3674790 A JP3674790 A JP 3674790A JP 3674790 A JP3674790 A JP 3674790A JP H03240337 A JPH03240337 A JP H03240337A
Authority
JP
Japan
Prior art keywords
slave station
slave
station
address
address information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3674790A
Other languages
Japanese (ja)
Inventor
Shujiro Hara
原 修二郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yaskawa Electric Corp
Original Assignee
Yaskawa Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yaskawa Electric Manufacturing Co Ltd filed Critical Yaskawa Electric Manufacturing Co Ltd
Priority to JP3674790A priority Critical patent/JPH03240337A/en
Publication of JPH03240337A publication Critical patent/JPH03240337A/en
Pending legal-status Critical Current

Links

Landscapes

  • Small-Scale Networks (AREA)

Abstract

PURPOSE:To avoid mis-setting and malfunction by easily setting a slave station from a master station and eliminating the need for an address setting switch for the slave station. CONSTITUTION:A master station 1 is provided with line drivers 51-53 and lien receivers 61-63 corresponding to slave stations and each line driver/receiver is enabled/disabled for each slave station and it is controlled by a PAL 4. Moreover, each of slave stations 21-23 is provided with a memory (71-73) able to store an address. After the reset, the master station enables the line driver in the 1st communication after the normal end of check of a ROM and a RAM or the like for each slave station, communicates address information specific to each slave station and the slave station uses a storage means to store the received address information. Thus, the master station easily sets an address and no address setting switch is required for the slave station and mis-setting and malfunction are avoided.

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、1つのマスタ局と複数のスレーブ局より構成
されるシリアル通信のアドレス設定方式に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to an address setting method for serial communications consisting of one master station and a plurality of slave stations.

[従来の技術] 従来複数のスレーブ局を持つシリアル通信網では、各ス
レーブ局を区別するためのアドレス情報を、スレーブ局
内に設けられたジャンパ、ショートスイッチ、ロータリ
スインチ等で設定するか、前記アドレス情報が記録され
たROMを内蔵していた。
[Prior Art] Conventionally, in a serial communication network having a plurality of slave stations, address information for distinguishing each slave station is set using a jumper, short switch, rotary inch, etc. provided in the slave station, or It had a built-in ROM that recorded address information.

また、特開昭62−173836では、CA、TVター
ミナルに設けられた複数のスイッチでIDコードを設定
し、前記CATVに設けられたE2P−ROMに保持さ
れているIDコードと一致しなければセンタへ送出しな
い。
Furthermore, in JP-A No. 62-173836, an ID code is set using multiple switches installed in the CA and TV terminal, and if the ID code does not match the ID code held in the E2P-ROM installed in the CATV, the center Do not send to.

〔発明が解決しようとする&!題〕[Invention tries to solve &! Title]

上述した第1の従来例では、ジャンパ、ショートスイッ
チ、ロータリースイッチ等が、故意又は取扱いミスで誤
ったアドレスに設定されてしまい、同しアドレスを持っ
たスレーブ局がある場合、このアドレスを持ったスレー
ブ局からの情報はマスタ局で受取れないという欠点があ
る。
In the first conventional example described above, if a jumper, short switch, rotary switch, etc. is set to the wrong address either intentionally or by mishandling, and there is a slave station with the same address, the The disadvantage is that the master station cannot receive information from the slave station.

また第2の従来例では、スレーブ局のアドレスを変更す
る毎にROMを変更しなければならず、かつスレーブ局
数分異なった内容のROMを用意しなければならないと
いう欠点がある。
Furthermore, the second conventional example has the disadvantage that the ROM must be changed every time the address of a slave station is changed, and ROMs with different contents must be prepared for each slave station.

他方、時開62−173836の方法では、前記E” 
P−ROMにIDコードを誤って設定した場合でも、前
記スイッチをE” P−ROM内のIDコードと同じに
設定してしまえばセンタへの送出をおこなってしまうと
いう欠点があった。
On the other hand, in the method of Jikai 62-173836, the above E"
Even if an ID code is incorrectly set in the P-ROM, if the switch is set to be the same as the ID code in the E'' P-ROM, the data will be sent to the center.

〔課題を解決するための手段] 上記問題点を解決するため、本発明はマスタ局と各スレ
ーブ局との間をそれぞれ個別の回線で接続し、マスタ局
側にあるラインドライバ/ラインレシーバを各スレーブ
局別にイネーブル/ディスエーブルできる手段と、上記
ラインドライバを同時にイネーブルできる手段と、スレ
ーブ局側に自局のアドレス情報を記憶できる手段を備え
、リセット後最初の通信でマスタ局側のラインドライバ
を各スレーブ局ごとにイネーブルし、該スレーブ局に固
有のアドレス情報を通信し、該スレーブ局は、受け取っ
た前記アドレス情報を前記記憶手段を使って記憶するも
のである。
[Means for Solving the Problems] In order to solve the above problems, the present invention connects the master station and each slave station with individual lines, and connects the line driver/line receiver on the master station side to each slave station. It is equipped with a means for enabling/disabling each slave station, a means for simultaneously enabling the above-mentioned line drivers, and a means for storing its own address information on the slave station side. The slave station is enabled for each slave station to communicate unique address information to the slave station, and the slave station stores the received address information using the storage means.

〔作用〕[Effect]

上記手段により、マスタ局からアドレスの設定が用意に
行え、かつスレーブ局にアドレス設定用のスイッチが不
要となるため誤設定や誤操作がなくなる。
By means of the above means, the address can be easily set from the master station, and no switch for address setting is required in the slave station, thereby eliminating erroneous settings and erroneous operations.

(実施例) 本発明の一実施例における回路構成を表わすブロック図
を第1図に示す。
(Embodiment) FIG. 1 shows a block diagram showing a circuit configuration in an embodiment of the present invention.

また、その動作説明を表わすフローチャートを第2図、
第3図に、PALの動作説明を第4図に示す。
In addition, a flowchart showing the operation explanation is shown in Fig. 2.
FIG. 3 shows an explanation of the PAL operation, and FIG. 4 shows an explanation of the operation of PAL.

本実施例のマスタ局1は、各スレーブ局ごとにラインド
ライバ(51〜53)(例えばTi社のMC3487)
、ラインレシーバ(61〜63)〔例えばTi社のMC
3486)をもち、各ラインドライバ/レシーバは個別
にイネーブル/ディスエーブルでき、これらをコントロ
ールするための回路は、PAL4 (例えばAMD社の
PALL6L8A)で簡単に実現できる。
The master station 1 of this embodiment has line drivers (51 to 53) (for example, MC3487 from Ti) for each slave station.
, line receivers (61 to 63) [for example, Ti company's MC
3486), and each line driver/receiver can be individually enabled/disabled, and the circuit for controlling them can be easily implemented with PAL4 (for example, AMD's PALL6L8A).

一方スレープ局21〜23は、アドレスを記憶できるメ
モリ71〜73をもっている。
On the other hand, the slave stations 21-23 have memories 71-73 that can store addresses.

リセット後マスタ局は、各種セルフチエツク(たとえば
ROMチエツク、RAMチエツク等)が正常に完了した
後、第1のスレーブ局21ヘアドレス情報を送信する。
After the reset master station successfully completes various self-checks (for example, ROM check, RAM check, etc.), it transmits address information to the first slave station 21.

これを第2図を使うで説明する。This will be explained using Figure 2.

まず、CPU31はラインドライバ51を送信可とする
ため、PAL入力端子121〜123をそれぞれハイレ
ヘル(以下Hと記す)、ローレベル(以下りと記す)と
する(第4図の状態1、第2図のステップ201参照)
First, in order to enable the line driver 51 to transmit, the CPU 31 sets the PAL input terminals 121 to 123 to high level (hereinafter referred to as H) and low level (hereinafter referred to as below), respectively (states 1 and 2 in FIG. 4). (See step 201 in the diagram)
.

次に、スレーブ局21のアドレス情報をTXD端子81
から送信する(ステップ202)。
Next, the address information of the slave station 21 is transferred to the TXD terminal 81.
(Step 202).

送信が完了すると、CPtJ31はラインレシーバ61
を受信可とするためPAL入力端子121゜123をそ
れぞれり、  H,L (第4図の状態2)とする(第
2図のステップ202)。
When the transmission is completed, the CPtJ31 sends the line receiver 61
The PAL input terminals 121 and 123 are respectively set to H and L (state 2 in FIG. 4) to enable reception of the signals (step 202 in FIG. 2).

受信可能状態となったので、スレーブ局21からの応答
データの受信を開始しくステップ204)、すべての応
答データの受信が完了したら(ステップ205)、受信
した応答データが正常であるか異常であるかチエツクす
る。もし、異常であった場合は、その旨を何らかの手段
によって表示し、処理を止める(ステップ206,22
0)、 同様に応答データがある定められた時間内に返
ってこなかった場合も、前記と同様の処理を行う(ステ
ップ223,220)。
Now that it is ready to receive, start receiving response data from the slave station 21 (step 204), and when all response data has been received (step 205), check whether the received response data is normal or abnormal. Check. If there is an abnormality, that fact is displayed by some means and the process is stopped (steps 206 and 22).
Similarly, if the response data is not returned within a certain predetermined time, the same processing as described above is performed (steps 223 and 220).

これらの異常は、スレーブ局が正常に動作していない場
合や、マスタ局とスレーブ局間の通信ケーブルが切れて
いる時に起る。
These abnormalities occur when the slave station is not operating normally or when the communication cable between the master station and the slave station is disconnected.

正常に応答データを受信した場合は、第2のスレーブ局
22.第3のスレーブ局に関しても順次同様の処理を行
う。
If the response data is normally received, the second slave station 22. Similar processing is sequentially performed for the third slave station.

次に、スレーブ局側の処理を第1のスレーブ局を例にと
り説明する。
Next, processing on the slave station side will be explained using the first slave station as an example.

スレーブ局は、リセット後各種セルフチエツク(たとえ
ばROMチエツク、RAMチエツクなど)が正常に完了
した後、データ受信待ち状態となる(第3図ステップ3
01)。
After the slave station successfully completes various self-checks (for example, ROM check, RAM check, etc.) after being reset, it enters a data reception waiting state (Step 3 in Figure 3).
01).

データを受信し終えると、そのデータがアドレス情報で
あるか、そうでないかの判断を行い、もしアドレス情報
でない場合は、再びデータ受信待ち状態となる。(ステ
ップ302) アドレス情報を受信した場合には、受信したアドレスを
メモリ71に記憶する。
When the data has been received, it is determined whether the data is address information or not, and if it is not address information, the device waits for data reception again. (Step 302) When address information is received, the received address is stored in the memory 71.

次に、送信イネーブル端子104をイネーブルとし、ラ
インドライバ54を送信可としくステップ304)、応
答データをTXD端子82から送信する。
Next, the transmission enable terminal 104 is enabled to enable the line driver 54 to transmit (step 304), and the response data is transmitted from the TXD terminal 82.

以後の通信では、マスタ局lから送られてくるデータの
先頭についているアドレスと前記メモリ71に記憶して
いるアドレスとをチエツクし同じ場合のみ処理を行う。
In subsequent communications, the address at the beginning of the data sent from the master station I and the address stored in the memory 71 are checked, and processing is performed only if they are the same.

第2、第3のスレーブ局も同様である。ただし、第1〜
第3のスレーブ局全てに同時に同し情報を送りたい場合
、マスタ側のPAL4を状態7としラインドライバ51
〜53を全て送信可とし、データの先頭についているア
ドレスをグローバル・アドレスとして送信する。
The same applies to the second and third slave stations. However, the first
If you want to send the same information to all the third slave stations at the same time, set the PAL4 on the master side to state 7 and set the line driver 51 to
53 are all allowed to be transmitted, and the address at the beginning of the data is transmitted as a global address.

第5図にアドレス情報を送信する時のデータの一例、第
6図に通常のデータ送信の際のデータ、第7図に全スレ
ーブ局同時に同し情報を送る場合のデータの形態を示す
FIG. 5 shows an example of data when transmitting address information, FIG. 6 shows data during normal data transmission, and FIG. 7 shows a data format when all slave stations simultaneously send the same information.

なお説明を簡単にするためCPU31〜34はlチップ
CPU、スレーブ局数は3局、マスタ局とスレーブ局の
間の伝送路を双方向の1ペアとしているが、CPUは節
用CPU (たとえば8086.68000等)でもシ
リアル通信用のデバイスを追加することで同様のことが
行え、スレーブ局数が3局以上ある場合でも、PAL4
とラインドライバ51〜53、ラインレシーバ61〜6
3を追加するだけで同様のことが行え、また伝送路が一
方向(送信線と受信線が個別)の場合でも同様に行える
In order to simplify the explanation, the CPUs 31 to 34 are 1-chip CPUs, the number of slave stations is three, and the transmission path between the master station and the slave stations is one bidirectional pair. 68000, etc.), the same thing can be done by adding a device for serial communication, and even if there are three or more slave stations, PAL4
and line drivers 51-53, line receivers 61-6
The same thing can be done by simply adding 3, and the same thing can be done even if the transmission line is unidirectional (separate transmission line and reception line).

またスレーブ局側のメモリ71〜73をE” P−RO
Mやハンチリーバツクアップ付のRAMにすると、シス
テムの立上時及びスレーブ局のアドレスを変更したい時
のみ前記アドレス設定操作を行い、通常のリセット後に
はその操作は不要となる。
In addition, the memories 71 to 73 on the slave station side are set to E”P-RO.
If a RAM with M or Hunchley backup is used, the address setting operation is performed only when starting up the system or when it is desired to change the address of a slave station, and the operation is not necessary after a normal reset.

従ってスレーブ局側にアドレス設定のためのジャンパ、
ショートスイッチ、ロータリースイッチ等が不要のため
設定ミスや誤操作がなく、またスレーブ局のアドレス設
定及び変更もマスタ局側から伝送により行うため変更が
容易である。
Therefore, there is a jumper on the slave station side to set the address.
There is no need for short switches, rotary switches, etc., so there are no setting errors or erroneous operations, and the slave station address settings and changes are easy to change because they are done by transmission from the master station.

〔発明の効果〕〔Effect of the invention〕

以上説明したように、本発明は、1つのマスタ局と複数
のスレーブ局より構成されるシリアル通信網において、
マスタ局と各スレーブ局との間を個別の回線で接続し、
マスタ局側のラインドライバ、ラインレシーバを各スレ
ーブ局ごとに個別にイネーブル/ディスエーブルし、マ
スタ局からアドレスの設定及び変更が容易に行え、かつ
スレーブ局側にアドレス設定用のスイッチ等が不要とな
るため、誤設定や誤操作のためのシステムダウンが防げ
る効果がある。
As explained above, the present invention provides a serial communication network consisting of one master station and a plurality of slave stations.
Connect the master station and each slave station with individual lines,
The line driver and line receiver on the master station side can be individually enabled/disabled for each slave station, making it easy to set and change addresses from the master station, and eliminating the need for switches, etc. for address setting on the slave station side. This has the effect of preventing system failures due to incorrect settings or incorrect operations.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の実施例、第2図は本発明のマスタ局側
の動作を説明するフローチャート、第3図は本発明のス
レーブ局側の動作を説明するフローチャート、第4図は
本発明のPAL4の動作説明図、第5図は本発明のアド
レス情報送信の際のフォーマットを示す図、第6図は本
発明のデータ伝送フォーマットを示す図、第7図は本発
明の全局同時送信の際の伝送フォーマットを示す図であ
る。 H: ハイしベル L : ローレベル 第4 図 (本発明のPAL4の動作説明図) 第3 図
FIG. 1 is an embodiment of the present invention, FIG. 2 is a flowchart explaining the operation on the master station side of the present invention, FIG. 3 is a flowchart explaining the operation on the slave station side of the present invention, and FIG. 4 is a flowchart explaining the operation on the slave station side of the present invention. FIG. 5 is a diagram showing the format for transmitting address information according to the present invention. FIG. 6 is a diagram showing the data transmission format according to the present invention. FIG. 7 is a diagram showing the format for transmitting address information according to the present invention. FIG. H: High bell L: Low level Fig. 4 (Explanatory diagram of the operation of PAL4 of the present invention) Fig. 3

Claims (1)

【特許請求の範囲】 1つのマスタ局と複数のスレーブ局を持ち各スレーブ局
とマスタ局の間がそれぞれ個別の回線で接続されている
シリアル通信網において、 マスタ局側にあるラインドライバ/ラインレシーバを各
スレーブ局別にイネーブル/ディスエーブルできる手段
と、 前記ラインドライバを全局同時にイネーブルできる手段
と、 前記スレーブ局側に自局のアドレス情報を記憶できる手
段を備え、 最初の通信でマスタ局側のラインドライバを各スレーブ
局ごとにイネーブルし、該スレーブ局に固有のアドレス
情報を送信し、 該スレーブ局は、受け取った前記アドレス情報を前記記
憶手段を使って記憶することを特徴とするシリアル通信
方式。
[Claims] In a serial communication network that has one master station and a plurality of slave stations and each slave station and master station are connected through individual lines, a line driver/line receiver on the master station side means for enabling/disabling the line driver for each slave station, means for enabling the line driver for all stations at the same time, and means for storing the address information of the slave station on the slave station side. A serial communication system characterized in that a driver is enabled for each slave station, unique address information is transmitted to the slave station, and the slave station stores the received address information using the storage means.
JP3674790A 1990-02-16 1990-02-16 Serial communication system Pending JPH03240337A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3674790A JPH03240337A (en) 1990-02-16 1990-02-16 Serial communication system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3674790A JPH03240337A (en) 1990-02-16 1990-02-16 Serial communication system

Publications (1)

Publication Number Publication Date
JPH03240337A true JPH03240337A (en) 1991-10-25

Family

ID=12478327

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3674790A Pending JPH03240337A (en) 1990-02-16 1990-02-16 Serial communication system

Country Status (1)

Country Link
JP (1) JPH03240337A (en)

Similar Documents

Publication Publication Date Title
DK157587B (en) PROCEDURE AND CIRCUIT FOR THE TRANSMISSION OF DATA SIGNALS BETWEEN DATA SIGNALS AND RECEIVERS SIGNATURES CONNECTED TO A DATA PROCESSING DEVICE DATA PROCESSING DEVICES
EP0186320A1 (en) Local area communication network
JPH03240337A (en) Serial communication system
JP3380957B2 (en) Redundant communication controller
JPH0234518B2 (en)
JP3068468B2 (en) Redundant device for wireless communication system
JP2658129B2 (en) Data transmission equipment
JPS60206341A (en) Communication control method
JP2580393B2 (en) Data transmission method
JPH0537559Y2 (en)
JPS6144425B2 (en)
JP2723266B2 (en) Facsimile system
JPH04185138A (en) Communication controller
JPS61108239A (en) Method for transferring right of communication master station
JPH03289833A (en) On-vehicle data transmitter
JPH09307975A (en) Pc subordinate network transmission system
JPH0632156A (en) Signal line controller for vehicle
JPS60190050A (en) Transmission system
JPH04167728A (en) Two-way terminal equipment and its control system
JPS6412148B2 (en)
JPS6031293B2 (en) Loop transmission method
JPH04196842A (en) Abnormal information transmitting system
JPH04834A (en) Communication controller
JPH02170640A (en) Abnormality detecting system in loop network
JPS62286337A (en) Communication system