JPH03240175A - ヒストグラム計算回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　　要〕 ２ＰＯＲＴ−ＲＡＭにより文字座標計算の判断要因とな
るヒストグラムを求めるヒストグラム計算回路に関し、 ２ＰＯＲＴ−ＤＲＡＭを用いて高速にヒストグラムを求
めるヒストグラム計算回路を提供することを目的とし、 イメージデータがドツト単位で加わり、該データを記憶
し、入力する前記ドツトデータに対し、垂直方向のドツ
トを順次出力する２ＰＯＲＴ−ＲＡＭと、該２ＰＯＲＴ
−ＲＡＭより出力されるドツトの１あるいはＯの数をカ
ウントするカウンタとを有するように構成する。

〔産業上の利用分野〕

本発明は画像認識等のイメージ処理装置に係り、さらに
詳しくは２ＰＯＲＴ−ＲＡＭにより文字座標計算の判断
要因となるヒストグラムを求めるヒストグラム計算回路
に関する。

〔従来の技術〕

コンピュータシステムの発展により、画像データを取り
込むとともに、取り込んだ画像データがら文字をきりだ
し、読み取った書類の文章のそれぞれの文字を認識する
読み取り装置が実用化している。この読み取り装置はた
とえばイメージスキャナ等によって読み出したドツトデ
ータをあらかじめ定められた領域単位で分割し、その分
割内での文字とあらかじめ定められた文字とを比較し、
１番似かまった文字を結果として出力している。

このあらかじめ定められた文字の特徴データは一般的に
は辞書メモリに格納されており、たとえば各規定の文字
を特徴化したデータとして記憶されている。そして認識
すべき文字が入力した時、同様にその入力した文字を特
徴化し、前述の辞書メモリに格納されているあらかじめ
定められた特徴データとの距離を求めている。この求め
た距離から最も小さい文字を！！識結果として出力して
いる。

前述のようなシステムにおいては、それらの処理はすべ
てドツト単位で行っている。たとえばイメージスキャナ
等によって読み取ったデータをあらかじめ定められた領
域単位で分割する処理をすべてドツト単位で行っている
。

この分割は個々の文字単位で領域を分けるためのもので
あるが、−船釣には固定の領域で分割することは困難で
ある。なぜならば各種の文書は文字の領域や位置がまち
まちであるからである。

このため従来においては縦方向、横方向に対しヒストグ
ラムを求めている。そしてヒストグラムの最大値と最小
値との差から各文字単位の枠領域を決定している。

〔発明が解決しようとする課題〕

前述したように、従来のシステムにおいてはそのヒスト
グラムを求める時に縦方向、横方向へのヒストグラムは
すべてドツト単位で読み出して処理している。文書を読
み取るドツトは２次元的であるので総ドツト数は多大な
ものであり、縦方向、横方向のヒストグラムを求める時
に多くの時間がかかるという問題を有していた。

また、このため認識処理全体の処理時間が遅くなるとい
う問題を有していた。

本発明は２　ＰＯＲＴ−ＤＲＡＭを用いて高速にヒスト
グラムを求めるヒストグラム計算回路を提供することを
目的とする。

〔課題を解決するための手段〕

第１図は本発明の原理ブロック図である。

２ＰＯＲＴ−ＤＲＡＭＩは、イメージデータがドツト単
位で加わり、該データを記憶し、前記入力するドツトデ
ータに対し垂直方向のドツトを順次出力する。これは例
えば２ＰＯＲＴ−ＤＲＡＭｌ内にパラレルインシリアル
アウトのシフトレジスタを設け、第１のアドレスで一方
の辺方向にドツトデータを記憶し、他方の辺方向に第２
のアドレスで同時に読み出してシフトレジスタに格納す
る。そして、シフトクロックを加え入力したドツトデー
タに対し垂直方向のドツトを順次得る。

カウンタ２は前記２ＰＯＲＴ−ＤＲＡＭのドツト出力の
１あるいはＯの数をカウントする。

選択手段３は２ＰＯＲＴ−ＤＲＡＭＩの入力あるいは出
力を選択的にカウンタ２に出力する選択回路である。例
えばこの回路はトライステートバッファを２ＰＯＲＴ−
ＤＲＡＭＩの入力端と出力端とにそれぞれ設け２ＰＯＲ
Ｔ−ＤＲＡＭＩの入力あるいは出力を選択する時に選択
的に一方のトライステートバッファをアクティブとする
ことにより得ることができる。

〔作　　用〕

２ＰＯＲＴ−ＤＲＡＭｌにイメージデータのドツトが例
えば１スキャン単位でドツトシリアルに加わり２　ＰＯ
ＲＴ−ＤＲＡＭＩは一方のアドレスを１スキヤン内アド
レスとして変化させドツト単位で記憶させる。そして、
１画面終了した時に入力したスキャン方向と垂直の方向
に対し他方のアドレスで指示する。これにより２　ＰＯ
ＲＴ−ＤＲＡＭ内１内の垂直方向のドツトデータがシフ
トレジスタに加わる。このシフトレジスタにシフトクロ
ックを加えることによりスキャンと垂直方向のドツトデ
ータをシリアルに出力できる。

２ＰＯＲＴ−ＤＲＡＭＩにはスキャン方向のドツトがシ
リアルに加わるので選択手段３がその入力を選択し、カ
ウンタはそのドツトの１あるいは０を選択する。また２
ＰＯＲＴ−ＤＲＡＭＩのシフト出力を選択手段３が選択
すればカウンタ２はスキャン方向と垂直方向のドツトの
１あるいは０をカウントする。このカウンタ２は、例え
ばドツトデータがイネーブル端子に、クロックがクロッ
ク端子に加わりＯあるいは１をカウントする。

以上のような回路動作によりドツトをカウントし、入力
時に例えば横方向、出力時に縦方向のドツトをカウント
するので横方向、縦方向のヒストグラムを高速に得るこ
とができる。

〔実　　施　　例〕

以下図面を用いて本発明の詳細な説明する。

第２図は本発明の実施例のシステム構成国である。

イメージスキャナ等によって読み取られた情報は画像デ
ータとして画像メモリ１ｏに格納される。

この画像メモリ１０はイメージスキャナで読み取る１頁
分の記憶容量を有しており、読み取った情報のそれぞれ
各ドツトを白あるいは黒の２値すなわち０．１のデータ
として記憶する。

画像メモリｌＯに格納された画像データはノイズ除去モ
ジュール１１に加わり、読み取り時に発生した雑音を除
去する。例えば、このノイズ除去モジュール１１によっ
て除去されるノイズは文字情報等に無関係な雑音例えば
３×３のマスクで中心を黒、その中心のドツトを囲む８
ドツトが白等の雑音であり、その中心のドツトをノイズ
除去モジュール１１は白とする。このノイズ除去モジュ
ールは文字認識前処理部１２内に設けているがこれに限
るわけでなく、例えば後述する正規化モジュール１６内
に文字単位で格納する時に行ってもよく、またさらには
細線化、線素化の時に行ってもよい。

ノイズ除去モジュール１１によってノイズ除去された画
像情報は行ヒストグラムモジュール１３、列ヒストグラ
ムモジュール１４、さらには読み出し制御モジュール１
５に加わる。行ヒストグラムモジュール１３は読み取っ
た情報、例えば前述したイメージスキャナによって読み
取った用紙の内容を各ドツト単位で列方向に投影し、各
ドツト単位の行のドツト数を求めるモジュールである。

すなわち、１ドツトの行（横方向）に対し、その１ドツ
ト行にいくつの黒ドツトが存在するかを各１ドツト行単
位で求める処理である。また列ヒストグラム１４は前述
した行ヒストグラムと同様に列方向に対し投影し、その
投影した黒ドツトの数を求める処理である。

画像メモリ１０から行方向に順次１ドツト単位で読み出
し、ノイズ除去モジュール１１を介して加わったデータ
（ラスタースキャンと同様のドツトの読み出し）を、行
ヒストグラムモジュール１３は順次具のドツトをカウン
トする（１ドツト行分）。そして、順次行単位で黒のド
ツト数を求める。この黒のドツト数が各行に対応する行
ヒストダラムとなる。また列ヒストグラム１４は１ドツ
ト行内のドツト数に対応してそれぞれカウンタを有し１
行のドツトが順次加わる度に黒ドツトに対応するカウン
タをインクリメントする。前述した動作を１頁分行うこ
とにより行ヒストグラムモジュール１６ならびに列ヒス
トグラムモジュール１４からは、それぞれ行位置ならび
に列位置に対するドツト数を表したいわゆる行ヒストグ
ラム、列ヒストグラムが求められる。そしてその結果は
読み出し制御モジュール１５に加わる。

読み出し制御モジュール１５はそれらの行ヒストグラム
、列ヒストグラムから行の位置ならびに列の位置を順次
水める。例えばこの位置は行ヒストグラムの周期や列ヒ
ストグラムの周期によって得ることができる。

読み出し制御モジュール１５は行ならびに列の位置を求
めるが、この他に以下の処理を行う。画像データ例えば
イメージスキャナから読みとった情報は紙の位置等によ
り傾きを有することがある。

このため、読み出し制御モジュール１５は列しストグラ
ムならびに行ヒストグラムが最大値をとるよう、ヒスト
グラムを求める角度を順次変更し、補正角度を求める。

そして前述したノイズ除去モジュール１１から加わる画
像情報を再度入力して、最終的なヒストグラムを求め、
その補正した傾きにより得られた行ヒストグラム（ヒス
トグラムが最大値をとる）がＯから正に変化する点（正
から０でも可）より１周期分その傾きに対応した１行の
データを読み出し、読み出し制御モジュール１５内に設
けられた行バッファに格納する。

読み出し制御モジュール１５はさらにその行バッファに
格納した１行のデータの内、行内における列ヒストグラ
ムを再度求め、列ヒストグラムが０から正に変化する位
置からそのデータを切り出し正規化モジュール１６に出
力する。また変換表作成モジュール１７にも出力する。

この切り出したデータは１文字領域のデータである。

変換表作成モジュール■７は正規化モジュール１６によ
って１文字を正規化するための変換データを求めるモジ
ュールであり、読み出し制御モジュール１５によって切
り出した１文字領域に対し、列方向ならびに行方向に投
影し、黒ドツトが存在する列ならびに行からドツト単位
（行や列単位）で、列ならびに行方向のカウンタをイン
クリメントし、１文字の領域内の最終値までの値を求め
る。

正規化モジュール１６では、この１文字で切り出したド
ツトの行方向並びに列方向の最終値並びに切り出した１
文字の大きさから、その文字が切り出し領域内の全域に
わたって存在する文字に拡大する。例えば６４Ｘ６４ド
ツトの領域を１文字領域とする拡大処理を行う。文字の
列方向並びに行方向の値が変換表作成モジュール１７に
おいて４８（列並びに行とも）ドツトであったならば、
４８ドツトの文字を６４ドツトに変換する処理を行う。

この処理では特定位置の行や列のデータを繰り返して同
じデータとし文字を拡大する。また、縮小の場合には特
定位置の行や列を繰り返し読み出してＯＲ加算し同一行
や同−例として縮小する。

正規化モジュール１６によって１文字領域例えば６４Ｘ
６４ドツト内に１文字が拡大された後は、細線化モジュ
ール１８がその文字を細線化する処理を行う。この細線
化モジュール１８では中心ドツトの上下左右ｌドツト（
３Ｘ３）とさらにその左１ドツトと中心からの上２ドツ
ト目の合計１１ドツトのマスクで細線化処理を行う。ま
たこのマスクは３×３の９ドツトで行うこともできる。

前述のマスクによってあらかじめ決められたパターンで
あるときに中心ドツトをＯとする制御により１回の処理
によって文字を構成するドツトの１ドツト分の回りの細
線化が図れる。このマスクの細線化を順次繰り返すこと
により１ドツトの線による文字とすることができる。

細線化モジュール１８によって得られた例えば６４Ｘ６
４ドツトの細線化文字は線素化モジュール１９に加わり
線素化される。この線素化モジュールでは目的のドツト
すなわち中心ドツトから上下方向の黒ドツトが存在する
場合、ならびに左右方向に存在する場合、右上、左下に
存在する場合、さらには左上、右下に存在する場合の合
計４種類の線素によって各ドツトを表す。なお上述の４
種類の内、複数に属する場合には例えば、上下方向、続
いて左右方向等の順に優先化を行い、各ドツト単位でそ
の線素がどちらの方向の存在するかを求める。なお中心
が０ドツトすなわち白であった場合には線は存在しない
とする。

線素化モジュール１９においては、上下、左右、右上が
り斜め、左上がり斜めの４方向さらには線素が存在しな
い場合の５種類があるので、その状態を各ドツト単位で
３ビツトの値で表し、合計３Ｘ６４　Ｘ６４の情報とし
、特徴ベクトルモジュール２０に加える。

特徴ベクトルモジュール２０においては前述した線素化
モジュール１９で得られた線素化情報を、左右上下にそ
れぞれ８ドツト単位で分割し、その分割した領域を下と
右方向に１領域づつ（２×２領域）の合計１６ドツトの
領域を１ベクトルモジユール領域とし、その１ベクトル
モジユール領域内にいくつの上下方向、左右方向、右上
方向、左上方向の４方向の線素が存在するかをカウント
する。１６Ｘ１６ドツトの領域を１ベクトルモジユール
領域として特徴ベクトルを求めるが、この１ベクトルモ
ジユール領域は８ドツト単位で移動させるので行方向な
らびに列方向に対しそれぞれ７領域であり合計７×７の
特徴ベクトルの領域となる。

特徴ベクトル化モジュール２０においては前述した１領
域率位でその方向の数を求めているが、この数の求める
場合にはそれぞれ重み付けをし、中心部を高く周り部を
外にいくにしたがって低くしている。例えばその重み付
けを中心の４×４の領域の各ドツトを重み４、その周り
の２ドツト分の各ドツトを３、さらにその周りの２ドツ
ト分の各ドツトを２、さらにその回りの２ドツト分の各
ドツトを１とし、重み付けを行って特徴ベクトルを求め
る。

この特徴ベクトルは特定の認識すべき文字を正規化モジ
ュール１６によってすべて同じ大きさにしているので、
同一文字であるならばほぼ同一の特徴ベクトルを有し、
文字単位でその特徴ベクトルが異なってくる。しかしな
がら非常によく似たモジュールも存在するので、本発明
の実施例においては演算の処理の高速化さらには認識率
の向上をはかるため、特徴ベクトルの標準パターンを用
いてそれぞれの特徴ベクトル化領域すなわちマス内でク
ラス分けを行い、各マス内で２０クラスの標準パターン
と、加わる未知入力との距離を求める。すなわち標準パ
ターンの各マス内の特徴ベクトルと特報ベクトルモジュ
ール２０によって得られたマス内の特徴ベクトルとの距
離をマス単位で求める。その各マスはクラス分け（クラ
ス１〜クラス２０）されており、各マス内クラスの距離
の順位を距離の小さい順に第５番目までのクラスを求め
る。

距離計算モジュール２１はこの距離をクラス辞書２３−
１　（標準パターンをクラス単位で記憶）を用いて演算
する。尚、個別でもその個々の候補文字に対して求める
場合には候補辞書２３−２を用いる（この時にはスイッ
チＳＷは候補辞書２３−２を選択する）。

上位選出＆得点割当モジュール２２では前述の上位５ク
ラスを求めるとともに、各クラスに対応した得点を各マ
ス単位で決定する。すなわち上位選出＆得点割当モジュ
ール２２は距離計算モジュール２１より得られた距離か
らクラス単位で第１〜第５番目の順位の各クラスに対し
与える得点を決定し、各文字の得点を求める。例えば第
１番目の距離（短い距離）であったときには５点、その
次に４点、３，２．１とクラスに対し得点を与える。こ
れはマス１からマス４９に対応してそれぞれ設けられる
。上位選出得点モジュール２２の処理結果は総合評価モ
ジュール２４に加わる。

総合評価モジュール２４は入力対象すなわち入力文字と
その候補とが整合する度合いを計算するモジュールであ
り、連想整合モード、全数整合モード、個別整合モード
の３種類の動作がある。

連想整合モードは、連想辞書２３−３に橙納されている
候補に対応したマスクとその属するクラスからその候補
の得点を計算するモードである。

連想辞書は第２図（ｂ）の如く、各マスク毎に候補ＩＤ
をアドレスとして、その候補がそのマスクにおいて属す
るクラスのクラスＩＤを格納している。

このデータは、各候補のマスクＩＤに対応するＣｄ１ｍ
次元の部分ベクトルの集合をその（重み付き）距離によ
ってクラスタリングして得られるものであり、結果だけ
が連想辞書に格納される。

同時に距離計算モジュールにおけるクラス辞書２３−１
も対応して作成される。

尚、連想辞書２３−３とクラス辞書２３−１は対応して
おり、その種類は同じになる。２種類以上の辞書を１つ
のメモリに格納する場合、使用辞書指定は辞書参照開始
位置となる。（この辞書を候補ＩＤについて分割して、
それぞれについて並列に総合評価を行うことができ、よ
り高速なものが要求される場合容易に実現できる）。

連想辞書２３−３は、候補ａがマスクｍで属するクラス
のクラスＩＤ：Ｋを記した表であり、これをＣ（ｍ、ａ
）＝にと表すと、候補ａ（＝１〜ｃ　　ｃａｎｄ）に対
して、 で得られる。尚、ここでＰ　（ｍ、ｋ）は得点を表して
いる。この式により候補ａに対する総合評価値Ｖ　（ａ
）を得る。

総合評価モジュールの全数整合モード、個別整合モード
は各候補に対し、計算するモードであり。

全数整合モードはａ＝１〜ｃ　　ｃａｎｄ、個別整合モ
ードはＪ−１〜ｃ　　ｋｉｎｄ、ａ＝ｂ（ｊ）とし、距
離をｄ（ｍ、ａ）で表し を求める。この値Ｖ　（ａ）は候補ａと入力対象との特
徴ベクトル周の（重み付き）距離である。

上位候補選出モジュール２５は各文字対応での上位から
決められた複数の文字例えば５文字を選出し出力する。

この上位５文字が読みとった画像データにおける認識結
果となる。

前述した動作は全てパイプライン処理で威されるもので
ある。すなわち画像データを記憶する画像メモリ１０内
の例えば１頁分のデータをパイプライン処理のよって読
み出し、制御分モジュール１５で行単位に分割するとと
もに、正規化モジュール１６に工文字単位で出力する。

その文字車で前述の細線化、線素化、特徴ベクトル化さ
らには認識処理を行う 上位選出モジュール２５は総合評価値に基づいて、候補
に順位をつけ、上位５個を選出するモジュールであり、
入力は連想全数整合モードであるならば（（ａ’＋　Ｖ
（ａ）　ｌ　ａ’、　ａ　＝　１〜ｃ　　ｃａｎｄを修
正したもの） 個別整数台モードであるならば （（ｊ、　ｖ（ａ）Ｎ　”　ｌ〜ｃ　　ｋｉｎｄ、　ａ
　＝　ｂ　（ｊ））（個別整合の総合評価出力） 降／昇順＝　（文字連想二人きい順、その他：小さい順
）である。また出力は入力のソート結果の順に並んだ候
補ＩＤ（または入力順序）とその総合評価値である。

前述した本発明の実施例においては、係る本発明のシス
テムを含めその全体の動作を説明した。

以下では更に本発明の細線化方式について詳細に説明す
る。

第３図は本発明の第１の実施例の回路構成図である。

本発明の第１の実施例においては２ＰＯＲＴ−ＤＲＡＭ
３５を設は入力時、出力時にＤＲＡＭコントローラ３１
によって２　ＰＯＲＴ−ＤＲＡＭ３０に加えるべきアド
レスを指示している。すなわちイメージデータがファイ
フォ（ＦＩＦＯ）３５を介して２ＰＯＲＴ−ＤＲＡＭ３
０の入力端子（ＲＤ）に加わると、ＤＲＡＭコントロー
ラ３１は２ＰＯＲＴ−ＤＲＡＭ３０のローアドレスを順
次変化させイメージデータの１方向のラインデータを同
一のコラムアドレスに加える。このＤＲＡＭコントロー
ラ３１はＣＰＵ３２のアドレスバス（ＡＤＤＲＥＳＳＢ
ＵＳ）、データバス（ＤＡＴＡＢＵＳ）に接続しており
、イメージデータを読み取り、ファイフォ３５を介して
２ＰＯＲＴ−ＤＲＡＭ３０に加える直前に、ＣＰＵ３２
は２ＰＯＲＴ−ＤＲＡＭ３０をアクセスすべくＤＲＡＭ
コントローラ３１を制御する。

このＣＰＵ３２の制御によりＤＲＡＭコントローラ３１
は順次ローアドレスをアクセスしｌライン分ローアドレ
スをアクセスした後コラムアドレスを変化させる。

ファイフォ３５の出力すなわち２ＰＯＲＴ−ＤＲＡＭ３
０の入力端子に加わるデータはトライステートバッファ
３３に、２ＰＯＲＴ−ＤＲＡＭ３０の出力はトライステ
ーバッファ３４に加わる。

トライステートバッファ３３．３４の出力はヒストグラ
ムカウンタ３６に共通に加わる。

トライステートバッファ３３．３４はＣＰＵ３２の指示
信号（図示せず）によりヒストグラムカウンタ３６がカ
ウント動作を開始する時、一方がアクティブとなる。ヒ
ストグラムカウンタ３６はｌラインたとえば１スキヤン
方向あるいはそれと垂直方向に対するドツトの数（黒ド
ツトや白ドツト）をカウントするカウンタであり、１ラ
イン単位での結果はヒストグラムメモリ３７に格納され
る。ヒストグラムカウンタ３６の出力はヒストグラムメ
モリ３７のほかにデータバスＤＡＴＡ　　ＢＵＳにも接
続されており、ヒストグラムカウンタがＤＲＡＭコント
ローラ３１によって制御されている時には、例えばヒス
トグラムカウンタ３６がカウント結果を出力する時には
バスを開放し、ヒストグラムメモリ３７にバスを介して
その値を記憶させている。

前述した本発明の第１実施例の回路構成図の動作をさら
に詳細に説明する。第４図は本発明の第１の実施例の動
作説明図である。

前述した如く、２ＰＯＲＴ−ＤＲＡＭ３０はコラムアド
レスとローアドレスを有するランダムメモリと、シリア
ルメモリ　（ラインメモリ）よりなる。読み取ったイメ
ージデータ（ｎＸｍドツト）の垂直ラインデータがドツ
トシリアルで２　ＰＯＲＴ−ＤＲＡＭ３０に加わる。こ
の時ローアドレスを順次変化させ（ＤＲＡＭコントロー
ラ３１による）、コラムアドレスを一個の垂直ライン内
で一定とし２ＰＯＲＴ−ＤＲＡＭ３０に格納する。これ
により垂直ラインデータが同一コラムアドレス上に順次
記憶される。この垂直ラインデータを順次変化させて（
ラインナンバーを変化させて）１〜ｎラインを転送する
ことにより、ランダムメモリ内に読み取ったイメージデ
ータ（ｎＸｍドツト）が記憶される。この時、垂直ライ
ン単位でトライステートバッファ３３をアクティブとす
ることによりヒストグラムカウンタ３６には一個の垂直
ラインのデータがドツト単位で順次加わることとなる。

トライステートバッファ３３の出力はヒストグラムカウ
ンタ３６のイネーブル端子に加わっており、ドツト単位
で加わるクロックに対応し、入力するドツトデータが１
である時にカウンタがカウント動作し、０であるときに
カウントを停止するので、ヒストグラムカウンタ３６は
垂直ｌラインに対し、１である値のドツトをカウントす
る。

垂直１ライン単位でこの結果は第３図におけるヒストグ
ラムメモリ３７に格納されるので垂直ラインにおけるヒ
ストグラムがヒストグラムメモリ３３に格納される。

一方、転送イメージデータ（ｎＸｍドツト）がランダム
メモリに格納されると次には図示しない信号によりロー
アドレスを指示してそのローアドレスに指示されたドツ
トデータがシリアルモリに転送される。この転送はＣＰ
Ｕ３２の制御によってなされる。転送された後、シフト
クロック（ＳＡＳ）を加えることにより２ＰＯＲＴ−Ｄ
ＲＡＭ３０の出力端子のＳＤからは一個のローアドレス
に対応するデータ（１からｎ）が水平１ライン単位で出
力される。トライステートバッファ３４はこの時アクテ
ィブとなっており、２ＰＯＲＴ−ＤＲＡＭ３０の端子Ｓ
Ｄから出力されるドツトデータを順次ヒストグラムカウ
ンタ３６に加える。ヒストグラムカウンタ３６のイネー
ブル端子にトライステートバッファ３４の出力が加わっ
ているので、前述した垂直方向と同様に水平方向に対す
るドツトデータをカウントする。そして１水平ライン単
位でヒストグラムメモリ３７にそのカウント値が加わり
、ヒストグラムメモリ３７には水平並びに垂直における
ヒストグラムの結果を得ることができる。

前述した第３図並びに第４図の実施例においては、処理
をドツト単位で送っているが、一方の方向のヒストグラ
ムを入力時に、他方のヒストグラムを２　ＰＯＲＴ−Ｄ
ＲＡＭ３２に格納した後に行っており、さらにそのアク
セスはハード回路で行っているので高速であり、処理時
間を短縮することができる。

第５図は本発明の第２の実施例の回路構成図、第６図は
本発明の第２の実施例の全体構成図である。

前述した第１の実施例においては２ＰＯＲＴ−ＤＲＡＭ
３０は一個であるが第２の実施例においてはｎビット単
位で処理している。すなわち、第３図における２ＰＯＲ
Ｔ−ＤＲＡＭ３０をｎＸｍ個設け、これを２ＰＯＲＴ−
ＤＲＡＭ４０としている。そして、ｎ個単位で各ドツト
をランダムメモリ４０に加える。ＤＲＡＭコントローラ
４１は第３図におけるＤＲＡＭコントローラ３１と同様
であり、それぞれの複数の２ＰＯＲＴ−ＤＲＡＭより威
る２ＰＯＲＴ−ＤＲＡＭ４０のｎｘｍにそれぞれアドレ
スと制御信号を加え制御する。この特番アドレスは格納
時にはｎビット単位でｎ個の２　ＰＯＲＴ−ＤＲＡＭに
ビット単位で加えられる。

このｎビットの出力をｎ個順次出力することによりｎＸ
ｍの２ＰＯＲＴ−ＤＲＡＭ４０にデータが格納される。

尚、ファイフォ４２にはイメージデータ（ｎドツト）が
加わり、ここに格納されたデータが２　ＰＯＲＴ−ＤＲ
ＡＭ４０に加わる。ＣＰＵ４３はＤＲＡＭコントローラ
４１を制御する。

この２ＰＯＲＴ−ＤＲＡＭ４０内にはｎ個のＲＡＭを一
個のグループとし、このｎビ・ント単位でデータをｎ個
の２ＰＯＲＴ−ＤＲＡＭに格納する。

そして、それをｍ回行うことによりｎＸｍ個のドツトデ
ータが２ＰＯＲＴ−ＤＲＡＭ４０に格納される。

ファイフォ４２の出力（ｎビット）は２　ＰＯＲＴ−Ｄ
ＲＡＭ４０に加わるほかに、トライステートバッファ４
４に加わる。ＣＰＵ４３の指示によりトライステートバ
ッファ４４がアクティブの場合には入力するｎ個のビッ
トデータをヒストグラムカウンタ４５に加え、ｎ個のそ
れぞれのドツトに対するデータをヒストグラムカウンタ
４５はカラントする。すなわちヒストグラムカウンタ４
５はｎ個のカウンタより成りｎ個のカウンタにそれぞれ
トライステートバッファ４４の出力が加わっているので
その個々に対しドツトをカウントする。

尚、ｍはｎより大であるのでｍ個の内のｎ個がこの場合
に動作することとなる。

２　ＰＯＲＴ−ＤＲＡＭ４２に一頁分の例えばイメージ
データが格納されるとｎｘｍ個の２　ＰＯＲＴ−ＤＲＡ
Ｍはそれぞれその格納したデータと垂直方向のデータを
パラレルに出力する。すなわち、個々にｎ個のデータを
順次出力する。２ＰＯＲＴＤＲＡＭ４０はｎｘｍより戒
るのでこのビット数はｎｘｍビットとなる。

２ＰＯＲＴ−ＤＲＡＭにおいて、格納された方向と垂直
方向のドツトを２　ＰＯＲＴ−ＤＲＡＭ４０は出力する
ので、ｎビットをさらにパラレルシリアル変換し、ｎビ
ットのデータをパラレルシリアル変換回路４６はシリア
ル出力する。２ＰＯＲＴ−ＤＲＡＭ４０内の個々のクロ
ック入力端子ＳＡＳには分周回路４７で分周したクロッ
クが加わるので２ＰＯＲＴ−ＤＲＡＭはシフトクロック
単位で出力する。すなわちｎビットを同時に出力するの
で、パラレルシリアル変換回路４６はｎビットが加わる
たびにそのデータをシリアルデータに変換し、トライス
テートバッファ４５を介してヒストグラムカウンタ４５
に加える。パラレルシリアル変換回路４６はｎビットよ
り威るのでヒストグラムカウンタ４５はそれぞれｎビッ
トのデータをカウントし、ヒストグラムメモリ４９に加
える。

イメージメモリとしての２　ＰＯＲＴ−ＤＲＡＭ４０は
第６図に示すように転送されるイメージビット幅に合わ
せて１バンクのビット幅を決定し、バンク数はヒストグ
ラムカウンタ数に合わせた槽底をとっている（シストグ
ラムカウンタの数によって限定される）。この時必ずｎ
２ｍを満足させている。

この２　ＰＯＲＴ−ＤＲＡＭ４０に転送されるイメージ
データを第７図のごとく水平ラインデータをｉバンクに
格納した時には、ｉ＋１水平ラインデータはｉ＋１バン
クに格納させ、最大バンクにラインデータを格納させた
時には１バンク戻ってラインデータを格納する動作を繰
り返し全データを格納する。またこの時に水平ラインデ
ータは各バンクとも同じにコラムアドレスに格納させる
ことにより、水平ヒストグラムを容易に計算可能となる
。

第７図においてはｎ＝ｍ＝４の場合の説明図である。デ
ータは４ビット単位で２ＰＯＲＴ−ＤＲＡＭ４０に加わ
るが、各バンク１〜４には４ａ＋１ライン、４ａ＋２ラ
イン、４ａ＋３ライン、４ａ＋４ラインの各ラインのド
ツトデータが加わる（斜線部）。

例えば４ａ＋１ラインのＮｏ、９．１０．１１゜１２ド
ツト、同じ＜４ａ＋２ラインのＮｏ、９゜１０．１１．
１２ドツト、同じ＜４ａ＋３ラインのＮｏ、９．１０．
１１．１２ドツト、同じく４ａ＋３ラインのＮｏ、９．
１０．１１．１２ドツトが加わると、同一ローアドレス
さらに同一コラムアドレスの各２ＰＯＲＴ−ＤＲＡＭに
格納される。これを順次繰り返すことにより、入力した
方向と垂直方向のドツトを読み出し、ｎＸｍ（第７図に
おいては４×４）がそれぞれパラレルシリアル回路に加
わり、ＳＡＳのシフトクロックで外部のパラレルシリア
ル変換回路（Ｐ／Ｓ）４に加わり、それぞれの回路から
ビット単位でデータが出力される。この数は、ｍ＝４個
であり、この数をヒストグラムカウンタがカウントする
ことにより、入力した方向と垂直方向のヒストグラムを
得ることができる。

次に水平ヒストグラム計算動作にについて説明する。

第８図は水平ヒストグラム計算動作である。

水平ヒストグラム計算パターンとしてヒストグラム計算
開始／終了水平ライン、開始／終了垂直ラインがある。

動作手順は第８図に示すように開始水平ラインと終了水
平ラインよりターゲットバンクと同アドレスを求める。

次に、開始垂直ラインをシフトクロックを入力した時に
シリアルメモリから最初に出力するデータを決定するシ
リアルメモリアドレスとし、ターゲットバンクに対し、
計算可能アドレスを入力して水平ラインイメージデータ
を２ＰＯＲＴ−ＤＲＡＭ４０のシリアルメモリに転送し
、次にシリアルメモリアドレスを入力して、シリアルメ
モリを指定状態にセットする。この状態で終了垂直ライ
ンー開始垂直ライン（回シフトクロック）を入力すれば
２ＰＯＲＴ−ＤＲＡＭのシリアル出力よりターゲットイ
メージデータが出力され、ヒストグラムカウンタで黒画
素（又は白画素）数をカウントする。また、（終了水平
ラインー開始水平ライン）がバンク数より大の時には上
記動作を繰り返す。

次に垂直ヒストグラム計算動作について説明する。第９
図は垂直ヒストグラム計算動作説明である。動作手順は
第９図に示すごとく開始水平ラインと終了水平ラインよ
りターゲットバンクとローアドレスを計算する。次に開
始水平ラインと終了水平ラインより全バンク共通のアド
レスとし、ターゲットバンクに対し計算開始ローアドレ
スを入力し、次に共通コラムアドレスを入力して水平ラ
インイメージの１画素分が２ＰＯＲＴ−ＤＲＡＭのラン
ダムボートより出力され、ヒストグラムカウンタで黒画
素（または白画素）数をカウントする。

以上の動作を終了水平ラインより計算し、繰り返すこと
にヒストグラムを得ることができる。

また、１終了水平ラインー開始水平ライン１〉アドレス
格納ビット数１の時には上記動作を繰り返す。

以上動作によりドツト単位でさらには、ある特定のビッ
ト数単位で並列にハードウェアで垂直や水平のヒストグ
ラムを求めるので、高速にヒストグラム計算を行うこと
ができる。

〔発明の効果〕

以上述べたように本発明によれば、ヒストグラム計算を
高速に行っているので各文字単位での切り出し等を正確
に、高速に行うことができる。

また、本装置をｉｌ識装置に用いることにより高速の認
識を行うことができる。

【図面の簡単な説明】

第１図は本発明の原理ブロック図、 第２図は本発明の実施例のシステム構成国、第３図は本
発明の第１の実施例の回路構成図、第４図は本発明の第
１の実施例の動作説明図、第５図は本発明の第２の実施
例の回路構成図、第６図は本発明の第２の実施例の全体
構成図、第７図は本発明の第２の実施例の動作説明図、
第８図は水平ヒストグラム計算動作説明図、第９図は垂
直ヒストグラム計算動作説明図である。 １　・　・　・　２　ＰＯＲＴ−ＤＲＡＭ。 ２・・・カウンタ、 ３・・・選択回路。 ネ発日月り谷１埋フ゛口・ツク図 第１図

Claims (1)

1. 【特許請求の範囲】 １）イメージデータがドット単位で加わり、該データを
   記憶し、入力する前記ドットデータに対し、垂直方向の
   ドットを順次出力する２ＰＯＲＴ−ＲＡＭ（１）と、 該２ＰＯＲＴ−ＲＡＭより出力されるドットの１あるい
   は０の数をカウントするカウンタ（２）とを有すること
   を特徴とするヒストグラム計算回路。 ２）前記２ＰＯＲＴ−ＲＡＭ（１）は前記ドットデータ
   と垂直方向のドットをシフトして出力するシフトクロッ
   ク入力端子を有し、 該端子より求める画素数分のシフトクロックを加えて前
   記垂直方向のヒストグラムを求めることを特徴とする請
   求項１記載のヒストグラム計算回路。 ３）前記２ＰＯＲＴ−ＲＡＭ（１）はコラムアドレスと
   ローアドレスとを有し、前記イメージデータの一方の辺
   のドットアドレスをコラムアドレスに、他方の辺のドッ
   トアドレスをローアドレスに割り当てることを特徴とす
   る請求項１記載のヒストグラム計算回路。 ４）イメージデータが一方の辺方向にドット単位で加わ
   り、 該データをドット単位に前記一方の辺単位で第１のアド
   レスで指示し、第２のアドレスで他方の辺の位置を指示
   して記憶し、他方のアドレスで指示したデータをシリア
   ルメモリにパラレルに格納してシフトクロックで順次出
   力する２ＰＯＲＴ−ＲＡＭ（１）と、 該２ＰＯＲＴ−ＲＡＭ（１）に加わるイメージデータと
   前記２ＰＯＲＴ−ＲＡＭより出力されるドットデータと
   を選択する選択手段（３）と、該選択手段（３）で選択
   されるデータの１あるいは０を辺単位でカウントするカ
   ウンタ（２）とより成ることを特徴とするヒストグラム
   計算回路。 ５）前記選択手段（３）は前記イメージデータを前記２
   ＰＯＲＴ−ＲＡＭに格納にする時は前記２ＰＯＲＴ−Ｒ
   ＡＭに加わるイメージデータを選択し、格納後に前記２
   ＰＯＲＴ−ＲＡＭの出力を選択し、入力時に一方の辺の
   ヒストグラムを求め、格納後に他方の辺のフィストグラ
   ムを求めることを特徴とする請求項４記載のヒストグラ
   ム計算回路。 ６）イメージデータが一方の辺方向に複数ドット単位で
   加わり、 該データをドット単位に前記一方の辺単位で第１のアド
   レスで指示し、第２のアドレスで他方の辺の位置を指示
   して記憶し、他方のアドレスで指示してシリアルメモリ
   にパラレルに格納してシフトクロックで順次出力する複
   数の２ＰＯＲＴ−ＲＡＭと、 該複数の２ＰＯＲＴ−ＲＡＭの出力が加わり、該データ
   をシフトするパラレルシリアル変換回路と、 該パラレルシリアル変換回路の出力の０あるいは１の数
   をカウントするカウンタとより成ることを特徴とするヒ
   ストグラム計算回路。 ７）イメージデータが一方の辺方向に複数ドット単位で
   加わり、 該データをドット単位に前記一方の辺単位で第１のアド
   レスで指示し、第２のアドレスで他方の辺の位置を指示
   して記憶し、他方のアドレスで指示してシリアルメモリ
   にパラレルに格納してシフトクロックで順次出力する複
   数の２ＰＯＲＴ−ＲＡＭと、 該複数の２ＰＯＲＴ−ＲＡＭの出力が加わり、該データ
   をシフトするパラレルシリアル変換回路と、 該パラレルシリアル変換回路の出力の０あるいは１の数
   をカウントするカウンタとより成る回路を複数設け、他
   方向の辺単位で前記回路を動作させることを特徴とする
   ヒストグラム計算回路。