JPH03237526A - Printing device - Google Patents

Printing device

Info

Publication number
JPH03237526A
JPH03237526A JP2032827A JP3282790A JPH03237526A JP H03237526 A JPH03237526 A JP H03237526A JP 2032827 A JP2032827 A JP 2032827A JP 3282790 A JP3282790 A JP 3282790A JP H03237526 A JPH03237526 A JP H03237526A
Authority
JP
Japan
Prior art keywords
data
processing
input
cpu
printing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2032827A
Other languages
Japanese (ja)
Inventor
Hitoshi Yamazaki
斎 山崎
Atsushi Kojima
淳 小嶋
Shingo Uehara
伸五 上原
Kyoichi Ono
恭一 大野
Akihiko Yamamoto
章彦 山本
Hideyuki Nakamura
秀之 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Casio Electronics Manufacturing Co Ltd
Mitsubishi Electric Corp
Original Assignee
Casio Computer Co Ltd
Casio Electronics Manufacturing Co Ltd
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=12369661&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JPH03237526(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Casio Computer Co Ltd, Casio Electronics Manufacturing Co Ltd, Mitsubishi Electric Corp filed Critical Casio Computer Co Ltd
Priority to JP2032827A priority Critical patent/JPH03237526A/en
Publication of JPH03237526A publication Critical patent/JPH03237526A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To efficiently perform the printing processing by performing the input processing of printing data, whose analysis is necessary among the data inputted from a host equipment by the program processing and performing that of the other data by a hard circuit. CONSTITUTION:When printing data outputted form a host computer 8 is inputted to an interruption/DMA switching circuit 6, a CPU 2 executes the input processing in accordance with the input processing program stored in a control ROM 3. Printing data is read out to the CPU 2 through a data read circuit 9 and a command is analyzed. When printing data is discriminated as a character code, the character code is written in a reception buffer 5. When it is discriminated as command data, it is converted to an intermediate command and is written in the reception buffer 5. When it is discriminated as an image command, the CPU 2 switches the mode from the interruption processing mode to the DMA transfer processing mode to write it in the reception buffer 5 through a DMA transfer circuit 10. Then, the printing processing is performed.

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明はLEDプリンタ、LCDプリンタ等の外部のホ
スト機器から供給される印字データに従って文字やイメ
ージの印字を行う印字装置に関する。
DETAILED DESCRIPTION OF THE INVENTION [Technical Field of the Invention] The present invention relates to a printing device that prints characters and images according to print data supplied from an external host device such as an LED printer or an LCD printer.

〔従来の技術〕[Conventional technology]

LEDプリンタ、LCDプリンタ等の印字装置では、印
字処理に必要な文字コードやイメージデータ等の印字デ
ータを外部のホスト機器から供給され、これらのデータ
に基づいて用紙等への印字処理を行う。
Printing devices such as LED printers and LCD printers are supplied with print data such as character codes and image data necessary for printing processing from an external host device, and perform printing processing on paper or the like based on these data.

従来上記のような印字データが印字装置へ入力した時の
処理として2つの方式が行われている。
Conventionally, two methods have been used for processing when print data as described above is input to a printing device.

先ず、−の方式は印字データが印字装置の入力部へ供給
されると、印字データの出力と同時にホスト機器から供
給されるストローブ信号により入力部から印字装置内の
CPU (中央処理装置)へインタラブド信号が出力さ
れ、以後CPUは制御ROMに記憶されている印字デー
タの入力処理プログラムに従って印字データの入力制御
処理を行う。
First, in the method (-), when print data is supplied to the input section of the printing device, a strobe signal is supplied from the host device at the same time as the output of the print data, and the input section performs an interconnection process from the input section to the CPU (Central Processing Unit) in the printing device. The signal is output, and thereafter the CPU performs print data input control processing according to the print data input processing program stored in the control ROM.

この印字データの入力処理を1バイト毎に供給される印
字データに対して行い、順次入力する印字データを受信
バッファに記憶させるものである。
This print data input processing is performed on the print data supplied one byte at a time, and the sequentially input print data is stored in a reception buffer.

一方、他の方式としては上記のような処理プログラムを
使用せず、ホスト機器から出力される印字データを一旦
ラッチし、その後DMA (ダイレクト・メモリ・アク
セス)回路により印字データを処理するものである。
On the other hand, another method does not use the above-mentioned processing program, but instead latches the print data output from the host device and then processes the print data using a DMA (direct memory access) circuit. .

〔従来技術の問題点〕[Problems with conventional technology]

上記のような従来の印字装置では以下のような問題が発
生する。
The following problems occur in the conventional printing device as described above.

イ)プログラム処理により受信データ(印字データ)を
処理する場合には、プログラム処理の為データの処理速
度が遅くなる。すなわち、入力する印字データは前述の
ように文字コードの場合もあるし、イメージデータの場
合もあり、直接イメージデータはドツトパターンデータ
として入力する。したがって、イメージデータの場合に
はデータの意味を解析することなく自動的に画像メモリ
や受信バッファに書き込むこともできるが解析を必要と
する文字コードや他の印字制御データの場合と同様にプ
ログラム処理により入力処理を行っている為プログラム
の処理ステップが多大となり印字データの受信処理に長
時間を要する。
b) When processing received data (print data) by program processing, the data processing speed becomes slow due to the program processing. That is, the input print data may be a character code as described above, or may be image data, and the image data is directly input as dot pattern data. Therefore, in the case of image data, it is possible to automatically write it to the image memory or reception buffer without analyzing the meaning of the data, but it is processed by a program as in the case of character codes and other print control data that require analysis. Since input processing is performed by , the processing steps of the program are large and it takes a long time to process the reception of print data.

口)一方、DMA回路により印字データの入力処理を行
う場合には、直接ハード回路により印字データを受信バ
ッファに書き込むのでデータ処理速度は早いが、入力し
たデータの内容にかかわらず、まとまった量のデータを
機械的に受信バッファに書き込んでしまうので、ホスト
コンピュータに対して即座に応答が必要となるような印
字制御データが入力しても、即座に対応処理を実行する
ことが出来ず受信可能な印字制御データに制約を受けて
しまう。
On the other hand, when inputting print data using a DMA circuit, the data processing speed is fast because the print data is directly written to the reception buffer by the hardware circuit, but regardless of the content of the input data, a large amount of data is Since the data is mechanically written to the reception buffer, even if printing control data that requires an immediate response is input to the host computer, the corresponding processing cannot be executed immediately and the data cannot be received. Print control data is restricted.

〔発明の目的〕[Purpose of the invention]

本発明は上記従来の問題点に鑑み、受信データの内容(
種類等)により効率良い処理を行い、短時間で受信デー
タの入力処理を可能とする印字装置を提供することを目
的とする。
In view of the above conventional problems, the present invention provides the content of received data (
It is an object of the present invention to provide a printing device that performs efficient processing depending on the type (type, etc.) and enables input processing of received data in a short time.

〔発明の要点〕[Key points of the invention]

本発明は上記目的を達成するために、ホスト機器から入
力するコード化された印字データ及びイメージデータに
基づき印字動作を行う印字装置において、前記コード化
された印字データをプログラム処理によりバッファに入
力する第1の処理手段と、前記イメージデータをハード
回路によりバッファに入力する第2の処理手段と、前記
ホスト機器から入力したデータが前記印字データかイメ
ージデータかを判別する判別手段と、該判別手段の判別
結果に応じて前記ホスト機器から入力するデータを前記
第1の処理手段若しくは第2の処理手段へ切り換え制御
する切り換え制御手段とを有することを特徴とする。
In order to achieve the above object, the present invention provides a printing device that performs a printing operation based on coded print data and image data input from a host device, in which the coded print data is input to a buffer through program processing. a first processing means, a second processing means for inputting the image data into a buffer using a hardware circuit, a determining means for determining whether the data input from the host device is the print data or the image data, and the determining means and switching control means for controlling switching of data input from the host device to the first processing means or the second processing means according to the determination result.

〔実  施  例〕〔Example〕

以下、本発明の一実施例について図面を参照しながら詳
述する。
Hereinafter, one embodiment of the present invention will be described in detail with reference to the drawings.

第1図は本実施例の印字装置のシステム構tc図である
。同図において、印字装21内のシステム構成はCPU
 (中央処理装置)2、制御ROM3、画像RAM4、
受信バッファ5、インタラブド/DMA切り換え回路6
、印字部7等より戒る。また、印字装置1は上記インク
ラブド/DMA切り換え回路6を介して外部のホスト機
器であるホストコンピュータ8と接続されている。この
ホストコンピュータ8は印字装置1に対して上位機器で
あり、ホストコンピュータ8から文字コードやイメージ
データ、印字制御データ等の印字データを印字装置1へ
供給する。また、ホストコンピュータ8が上記印字デー
タを出力する時は同時にデータストローブ信号(DAT
A  5TB)を印字装置1へ出力する。
FIG. 1 is a system configuration diagram of the printing device of this embodiment. In the same figure, the system configuration inside the printing device 21 is
(Central processing unit) 2, control ROM 3, image RAM 4,
Reception buffer 5, interwoven/DMA switching circuit 6
, from the printing section 7, etc. Further, the printing device 1 is connected to a host computer 8, which is an external host device, via the included/DMA switching circuit 6. This host computer 8 is a host device for the printing device 1, and supplies print data such as character codes, image data, printing control data, etc. to the printing device 1 from the host computer 8. Also, when the host computer 8 outputs the above print data, it simultaneously outputs a data strobe signal (DAT).
A 5TB) is output to the printing device 1.

インタラブド/DMA切り換え回路6は上記印字データ
が文字コードか、又はイメージデータかにより印字デー
タの入力処理を詳しく後述するプログラム処理によるか
、又はDMA処理によるかの切り換えを行う回路である
The interlaced/DMA switching circuit 6 is a circuit that performs switching between input processing of print data by program processing, which will be described in detail later, or by DMA processing, depending on whether the print data is a character code or image data.

CPU2は制@ROM3に記憶されたシステムプログラ
ムに従って印字装W1の印字制極を行う。
The CPU 2 controls the printing of the printing device W1 according to the system program stored in the control ROM 3.

そして、例えば文字コードの入力によりインタラブド/
DMA切り換え回路6からインタラブトリクエスト(I
NT  RQ)がCPU2へ出力されるとCPU2は詳
しく後述するようにバス線を介して制御lROM3に記
憶されている受信データ処理プログラムに従ってインタ
ラブド/DMA切り換え回路6へ入力する文字コードを
データ読み出し回路9を介して受信バッファ5に書き込
む処理を行う。データ読み出し回路9は上記CPU2の
プログラム制御の時、インタラブド/DMA切り換え回
路6からlバイトのデータをCPUバスへ出力する回路
である。
For example, by inputting a character code, you can
An interrupt request (I) is sent from the DMA switching circuit 6.
NT RQ) is output to the CPU 2, the CPU 2 inputs a character code to the interwoven/DMA switching circuit 6 via the bus line according to the received data processing program stored in the control ROM 3, as will be described in detail later. The process of writing to the reception buffer 5 is performed via the . The data reading circuit 9 is a circuit that outputs 1 byte of data from the interlaced/DMA switching circuit 6 to the CPU bus when the CPU 2 is under program control.

一方、DMA転送回路10はホストコンピュータ8から
出力された印字データを上記CPU2がプログラム制御
によって解析処理中、イメージデータの送信を示すイメ
ージデータコマンドを識別した場合、以後インタラブド
/DMA切り換え回路6へ入力するイメージデータを受
信バッファ5へ直接DMA転送する回路である。
On the other hand, when the CPU 2 is analyzing the print data output from the host computer 8 under program control and identifies an image data command indicating the transmission of image data, the DMA transfer circuit 10 inputs the print data to the interwoven/DMA switching circuit 6. This circuit directly transfers the image data to the reception buffer 5 by DMA.

また、このDMA転送回路10は1バイト毎にイメージ
データの転送を終了した時点で出力回路11へ1バイト
終了信号を出力し、予めセットされた総バイト数のイメ
ージデータの出力を終了した時点でCPU2ヘインクラ
プト信号(INT)を出力する。
Further, this DMA transfer circuit 10 outputs a 1-byte completion signal to the output circuit 11 when it finishes transferring image data for each byte, and when it finishes outputting a preset total number of bytes of image data. Outputs the CPU2 interrupt signal (INT).

また、出力回路11は上記DMA転送回路10からのl
バイト終了信号が入力する時、又は上記CPU2の受信
データ処理プログラムに従った印字データ(文字コード
等)の入力処理の間出力される1バイト終了信号が入力
する時、アクノーリッジ信号(ACK)をホストコンピ
ュータ8へ出力する。このアクノーリッジ信号は印字装
置1での1バイトの入力処理が終了したことをホストコ
ンピュータ8へ知らせる信号である。
Further, the output circuit 11 receives l from the DMA transfer circuit 10.
When a byte end signal is input, or when a 1-byte end signal is input during input processing of print data (character code, etc.) according to the received data processing program of the CPU 2, an acknowledge signal (ACK) is input. Output to host computer 8. This acknowledge signal is a signal that informs the host computer 8 that the input processing of one byte in the printing device 1 has been completed.

尚、CPU2はさらに受信バッファ5に書き込まれた文
字コードをドツトパターンデータに変換する際、受信バ
ッファ5から文字コードを読み出し不図示のCG(キャ
ラクタジェネレータ)へ出力する制御等も行う。
Furthermore, when converting the character code written in the reception buffer 5 into dot pattern data, the CPU 2 also performs control such as reading out the character code from the reception buffer 5 and outputting it to a CG (character generator) not shown.

一方、受信バッファ5は所定のメモリエリアで構成され
、第2図はこの受信バッファ5にA、B、Cの文字コー
ドが順次入力し、次にコマンド中間コードが複数入力し
、その後イメージデータがDMA転送により入力してい
ることを示す。さらに次に改頁中間コードが入力してい
ることを示す。
On the other hand, the reception buffer 5 is composed of a predetermined memory area, and in FIG. Indicates that input is via DMA transfer. Furthermore, it shows that a page break intermediate code is input next.

この改頁中間コードについては後述する。This page break intermediate code will be described later.

また、画像RAM4は例えば用紙1頁分のドツトパター
ンデータの記憶容量を有し、前述のCGにより変換され
たドツトパターンデータを1頁分記憶する。さらに、印
字部7は上記画像RAM4からCPU2の出力制御によ
りビデオデータ転送回路12を介して出力されるドツト
パターンデータに従って用紙に印字を行う装置である。
Further, the image RAM 4 has a storage capacity of, for example, one page of dot pattern data, and stores one page of dot pattern data converted by the above-mentioned CG. Furthermore, the printing section 7 is a device that prints on paper according to dot pattern data outputted from the image RAM 4 through the video data transfer circuit 12 under the output control of the CPU 2.

ビデオインターフェイス回路13はCPU2と印字部7
との制御信号の入出力制御を行う回路である。
The video interface circuit 13 is connected to the CPU 2 and the printing section 7.
This circuit controls the input and output of control signals to and from the

以上のような構成のプリンタ装置において、印字処理動
作を第3図、第4図のフローチャート等を用いて説明す
る。
In the printer device configured as described above, the print processing operation will be explained using flowcharts shown in FIGS. 3 and 4, and the like.

先ず、印字装置1の電源を投入すると、印字装置1の初
期設定処理が実行される。この初期設定処理においてC
PU2はインタラブド/DMA切り換え回路6をインタ
ラブド側にセットする(ステップ(以下第3図において
はSで示す)1)。
First, when the power of the printing device 1 is turned on, initial setting processing of the printing device 1 is executed. In this initial setting process, C
The PU 2 sets the interwired/DMA switching circuit 6 to the interwired side (step (hereinafter referred to as S in FIG. 3) 1).

上記初期設定処理が終了すると、CPU2はホストコン
ピュータ8から印字データが入力するのを待つ。
When the initial setting process is completed, the CPU 2 waits for print data to be input from the host computer 8.

その後、ホストコンピュータ8から出力された印字デー
タがインタラブド/DMA切り換え回路6へ入力すると
、インタラブド/DMA切り換え回路6はCPU2へ割
り込み信号INT  RQ。
Thereafter, when the print data output from the host computer 8 is input to the interlaced/DMA switching circuit 6, the interlaced/DMA switching circuit 6 sends an interrupt signal INT RQ to the CPU 2.

を出力し、これを受けたCPU2は前述のように制御R
OM3に記憶されている入力処理プログラム(割り込み
プログラム)に従ってインクラブド/DMA切り換え回
路6へ入力する印字データの入力処理を実行する。この
入力処理は具体的には第4図のフローチャートに従って
実行される。すなわち、先ずインタラブド/DMA切り
換え回路6に入力した印字データをデータ読み出し回路
9を介してCPU2へ読み出しくステップ(以下第4図
ではSTで示す)1)、コマンドの解析を行う(ST2
)、この解析により、例えば入力した印字データが文字
コードであると判断されれば、この文字コードを受信バ
ッファ5に書き込む(Sr3)。また、コマンドデータ
(印字情報データ)である場合には、入力したコマンド
を印字装置1で対応する処理を行う為の中間コマンドに
変換して受信バッファ5へ書き込む(Sr1.5T5)
The CPU 2 receives this and controls R as described above.
Input processing of print data to be input to the included/DMA switching circuit 6 is executed according to the input processing program (interrupt program) stored in the OM3. This input processing is specifically executed according to the flowchart shown in FIG. That is, first, there is a step (1) of reading out the print data input to the interwoven/DMA switching circuit 6 to the CPU 2 via the data reading circuit 9 (hereinafter referred to as ST in FIG. 4), and then analysis of the command (ST2).
), If it is determined by this analysis that the input print data is a character code, for example, this character code is written into the reception buffer 5 (Sr3). In addition, if it is command data (print information data), the input command is converted into an intermediate command for performing the corresponding processing in the printing device 1 and written to the reception buffer 5 (Sr1.5T5).
.

前述の第2図の受信バッファ5のデータ入力状態は上記
の処理を繰り返すことにより例えば文字コードA、B、
C、コマンド中間コードが順次書き込まれたものである
。但し、各印字データは1バイト毎にインタラブド/D
MA切り換え回路6へ入力するものである。すなわち、
受信バッファ5への各文字コード、中間コマンドが入力
完了毎に出力回路11はCPU2からの1バイト終了信
号に従ってホストコンピュータ8ヘアクツ−リッジ信号
を出力しく5T9)、その後ホストコンピュータ8から
出力される次の文字コード、又はコマンドデータを受信
バッファ5へ順次入力して順次バッファ5に書き込まれ
たものである。
By repeating the above process, the data input state of the reception buffer 5 in FIG.
C. Command intermediate codes are written sequentially. However, each print data is interwoven/D for each byte.
This is input to the MA switching circuit 6. That is,
Each time the input of each character code and intermediate command to the reception buffer 5 is completed, the output circuit 11 outputs a hair removal signal to the host computer 8 according to the 1-byte end signal from the CPU 2 (5T9), and then the next signal output from the host computer 8. character codes or command data are sequentially input into the reception buffer 5 and written into the buffer 5 sequentially.

上記のようにして順次CPU2がプログラム処理により
コマンド解析を行っている時、解析したコマンドがイメ
ージコマンドであると判別されると、CPU2はデータ
入力処理をプログラムに従ったインタラブド処理モード
からDMA転送処理モードへ切り換える処理を実行する
When the CPU 2 sequentially analyzes commands through program processing as described above, if the analyzed command is determined to be an image command, the CPU 2 changes the data input processing from the interwoven processing mode according to the program to DMA transfer processing. Execute the process to switch to the mode.

このイメージコマンドは具体的には第5図に示す構成の
データであり、以後送られるデータがイメージデータで
あることを示すためのイメージ表示コマンド及びイメー
ジ総バイト数のデータより構成されている。上記イメー
ジ総バイト数のデータは以後後続するイメージデータの
総バイト数を示すデータである。CPU2はこのイメー
ジコマンドが入力した時はイメージコマンドに含まれる
イメージデータの総バイト数をインタラブド/DMA切
り換え回路6内のカウント回路にセットし、さらにイン
タラブド/DMA切り換え回路6を介してDMA転送回
路10のデータ転送先アドレスレジスタへ受信バッファ
5内のイメージデータ書込開始アドレスAをセットする
Specifically, this image command is data having the structure shown in FIG. 5, and is composed of an image display command to indicate that the data to be sent thereafter is image data, and data indicating the total number of bytes of the image. The data of the total number of image bytes is data indicating the total number of bytes of subsequent image data. When this image command is input, the CPU 2 sets the total number of bytes of image data included in the image command in the count circuit in the interlaced/DMA switching circuit 6, and further sets the total number of bytes of image data included in the image command in the DMA transfer circuit 10 via the interwoven/DMA switching circuit 6. The image data write start address A in the reception buffer 5 is set in the data transfer destination address register.

その後、CPU2はインクラブド/DMA切り換え回路
6をDMA転送処理モードにセットする(Sr7)。す
なわち、この処理により以後ホストコンピュータより入
力する前記総バイト数分のデータは、CPU2による制
御プログラムに従った入力処理は行われない。
Thereafter, the CPU 2 sets the included/DMA switching circuit 6 to the DMA transfer processing mode (Sr7). That is, as a result of this processing, the data for the total number of bytes inputted from the host computer thereafter will not be inputted according to the control program by the CPU 2.

従って、CPU2はデータ入力処理から解放されて他の
処理を行うことが可能となる。
Therefore, the CPU 2 is freed from data input processing and can perform other processing.

また、CPU2はイメージコマンドの入力判定後受信バ
ッファ5に、以後のエリアにイメージデータが書き込ま
れることを示すイメージコマンド中間コードを書き込む
(Sr8)。
Further, after determining the input of the image command, the CPU 2 writes an image command intermediate code indicating that image data will be written in the subsequent area into the reception buffer 5 (Sr8).

上記の処理を行った後、ホストコンピュータ8から出力
されるイメージデータはインタラブド/DMA切り換え
回路6からCPU2へ読み出されることなく、DMA転
送回路10を介して直接受信バッファ5へ出力される。
After performing the above processing, the image data output from the host computer 8 is directly output to the reception buffer 5 via the DMA transfer circuit 10 without being read from the interlaced/DMA switching circuit 6 to the CPU 2.

このDMA転送回路10による1バイト毎の転送処理期
間中は、同時にCPU2がアクセス動作を行わないよう
にCPU2へDMAリクエスト(DMA  RQ、)信
号を出力してCPUバスを開けておくようCPU2へ指
示する。そして、1バイト毎にイメージデータは上記受
信バッファ5内のDMA転送エリアの初期アドレスAの
位置から順次書き込まれていく。
During the 1-byte transfer processing period by the DMA transfer circuit 10, the CPU 2 is instructed to output a DMA request (DMA RQ,) signal to the CPU 2 to keep the CPU bus open so that the CPU 2 does not perform access operations at the same time. do. Then, image data is sequentially written one byte at a time from the initial address A of the DMA transfer area in the reception buffer 5.

尚、この間にも1バイト終了信号がDMA転送回路10
から出力回路11に供給される毎にアクノーリッジ信号
が出力され、その後新たなイメージデータが順次インタ
ラブド/DMA切り換え回路6へ出力される。
During this time, the 1-byte end signal is also sent to the DMA transfer circuit 10.
An acknowledge signal is output every time the image data is supplied to the output circuit 11, and then new image data is sequentially output to the interlaced/DMA switching circuit 6.

以上のようにして受信バッファ5へのイメージデータの
入力処理が続き、先に設定したイメージデータ総バイト
数分の入力データ転送処理が終了するとDMA転送回路
10はCPU2ヘインクラプト信号を出力しCPU2へ
イメージデータの入力が終了したことを知らせる。CP
U2はこのインタラブド信号の入力により、第6図に示
すインタラブド処理、すなわちインタラブド/DMA切
り換え回路6を切り換え、以後の処理をもとの制御RO
M3からのプログラムに従った入力処理に戻す(ステッ
プ(STP)1)。
The input processing of image data to the reception buffer 5 continues as described above, and when the input data transfer processing for the total number of bytes of image data set previously is completed, the DMA transfer circuit 10 outputs a CPU 2 interrupt signal and transfers the image data to the CPU 2. Informs you that data entry is complete. C.P.
In response to the input of this interwoven signal, U2 performs the interwoven processing shown in FIG.
Return to input processing according to the program from M3 (step (STP) 1).

尚、CPU2は上記のようにして、受信バッファ5にホ
ストコンピュータ8から構成される装置データが供給さ
れる間、印字データとして改頁コマンドが入力するとこ
のコマンドを中間コマンドに変換した後受信バッファ5
にこの改頁中間コマンドを書き込む。
In addition, as described above, while the device data constituted by the host computer 8 is being supplied to the receiving buffer 5, the CPU 2 converts this command into an intermediate command when a page break command is input as print data, and then sends it to the receiving buffer 5.
Write this page break intermediate command in .

以上のようにして受信バッファ5に印字データが所定の
形式で書き込まれると、以後CPU2は受信バッファ5
に書き込まれたデータを読み出して画像RAM4に描画
データを作成する。
After the print data is written to the reception buffer 5 in the predetermined format as described above, the CPU 2 writes the print data to the reception buffer 5.
The data written in is read out and drawing data is created in the image RAM 4.

すなわち、CPU2は受信バッファ5からデータを順次
読み出しコマンド解析を行い(52、S3)、例えば読
み出されたデータが文字コードであれば前述のように不
図示のCGにより対応するドツトパターンデータに変換
し、画像RAM4に書き込む(S4)。また、読み出さ
れたデータがコマンドデータであれば対応するコマンド
処理を行う(S5)。また、読み出されたデータがイメ
ージデータであれば画像RAM4へのイメージデータの
書き込み処理を行う(S6)。さらに、読み出されたデ
ータが改頁コマンドであれば印字処理を行う(S7)。
That is, the CPU 2 sequentially reads data from the reception buffer 5 and analyzes the commands (52, S3). For example, if the read data is a character code, it is converted into corresponding dot pattern data using CG (not shown) as described above. and writes it into the image RAM 4 (S4). Further, if the read data is command data, corresponding command processing is performed (S5). Furthermore, if the read data is image data, the image data is written into the image RAM 4 (S6). Further, if the read data is a page break command, printing processing is performed (S7).

この印字処理は上記のようにして画像RAM4に書き込
まれたドツトパターンデータをビデオデータ転送回路1
2を介して印字部7へ出力し、印字部7により、用紙に
トンドパターンデータの書き込みを行うものである。
This printing process transfers the dot pattern data written to the image RAM 4 as described above to the video data transfer circuit 1.
2 to the printing section 7, and the printing section 7 writes the tone pattern data on the paper.

以上のように本実施例は、印字データを受信バッファ5
に入力する時、内容の解析を必要としないイメージデー
タとコード判別等の解析を必要とする文字コード等の他
の印字データとを分けて処理し、イメージデータはDM
A転送処理により、又文字コード等の印字データはプロ
グラム処理により受信バッファに入力処理することによ
って、効率良い処理を行い、短時間で受信データの入力
処理ができるものである。
As described above, in this embodiment, print data is sent to the receiving buffer 5.
When inputting data into DM, image data that does not require content analysis and other print data such as character codes that require analysis such as code discrimination are processed separately.
By using the A transfer process and by inputting print data such as character codes to the receiving buffer through program processing, efficient processing can be performed and the input processing of received data can be performed in a short time.

尚、上記実施例では解析を必要としない印字データとし
てイメージデータを例にして説明したが、これに限られ
るものではなく、例えばホストコンピュータより入力さ
れるフォントのダウンロードデータ等も、本発明によっ
て入力処理ができる。
In the above embodiment, image data was used as an example of print data that does not require analysis, but the present invention is not limited to this. For example, font download data input from a host computer can also be input by the present invention. Can be processed.

〔発明の効果〕〔Effect of the invention〕

以上詳細に説明したように本発明によれば、ホスト機器
からの印字データの効率良い入力処理が行え、短時間で
受信データの入力処理が可能となる。したがって、印字
装置における印字処理を効率良く行うことができる。
As described in detail above, according to the present invention, it is possible to efficiently input print data from a host device, and to input received data in a short time. Therefore, printing processing in the printing device can be performed efficiently.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は一実施例の印字装置のシステムブロック図、 第2図は受信バッフ1の構成国、 第3図、第4図は一実施例の印字装置の印字データ入力
処理動作、及び印字出力処理動作を説明するフローチャ
ート、 第5図はイメージコマンドの構成を説明する図、第6図
はインタラブド信号入力時の処理を示すフローチャート
である。 1・・・印字装置、 2・・・CPU。 3・・・制@ROM。 4・・・画像RAM。 5・・・受信バッファ、 6・・・インタラブド/DMA切り換え回路、印字部、 ホストコンピュータ、 データ読み出し回路、 DMA転送回路、 出力回路。
Fig. 1 is a system block diagram of a printing device according to an embodiment, Fig. 2 is a constituent country of the receiving buffer 1, and Figs. 3 and 4 are print data input processing operations and print output of a printing device according to an embodiment. FIG. 5 is a flowchart illustrating the processing operation; FIG. 5 is a diagram illustrating the structure of an image command; FIG. 6 is a flowchart illustrating the processing when an interlaced signal is input. 1...Printing device, 2...CPU. 3... system@ROM. 4... Image RAM. 5... Receive buffer, 6... Interwoven/DMA switching circuit, printing section, host computer, data reading circuit, DMA transfer circuit, output circuit.

Claims (1)

【特許請求の範囲】 ホスト機器から入力する解析を必要とする印字データ及
び解析を必要としない印字データに基づき印字動作を行
う印字装置において、 前記解析を必要とする印字データをプログラム処理によ
りバッファに入力する第1の処理手段と、前記解析を必
要としないデータをハード回路によりバッファに入力処
理する第2の処理手段と、前記ホスト機器から入力した
データが前記解析を必要とする印字データか解析を必要
としない印字データかを判別する判別手段と、該判別手
段の判別結果に応じて前記ホスト機器から入力するデー
タを前記第1の処理手段若しくは第2の処理手段へ切り
換え制御する切り換え制御手段とを有することを特徴と
する印字装置。
[Scope of Claims] In a printing device that performs a printing operation based on print data that requires analysis and print data that does not require analysis input from a host device, the print data that requires analysis is stored in a buffer by program processing. a first processing means for inputting data; a second processing means for inputting data that does not require the analysis into a buffer using a hardware circuit; and analyzing whether the data input from the host device is print data that requires the analysis. a discriminating means for discriminating whether print data is unnecessary; and a switching control means for controlling switching of data input from the host device to the first processing means or the second processing means according to the discrimination result of the discriminating means. A printing device comprising:
JP2032827A 1990-02-14 1990-02-14 Printing device Pending JPH03237526A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2032827A JPH03237526A (en) 1990-02-14 1990-02-14 Printing device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2032827A JPH03237526A (en) 1990-02-14 1990-02-14 Printing device

Publications (1)

Publication Number Publication Date
JPH03237526A true JPH03237526A (en) 1991-10-23

Family

ID=12369661

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2032827A Pending JPH03237526A (en) 1990-02-14 1990-02-14 Printing device

Country Status (1)

Country Link
JP (1) JPH03237526A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06195179A (en) * 1992-11-05 1994-07-15 Tokyo Electric Co Ltd Printer

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06195179A (en) * 1992-11-05 1994-07-15 Tokyo Electric Co Ltd Printer

Similar Documents

Publication Publication Date Title
JP3039152B2 (en) Printer with automatic emulation switching function
JPH03237526A (en) Printing device
JPH043219A (en) Printer
JPS62173526A (en) Page buffer control system
JPH0542749A (en) Printing suspension processing device
JP2871956B2 (en) Print control apparatus and interface setting method
JP3092327B2 (en) Printer
JP2872144B2 (en) Printing equipment
JPH01269565A (en) Printer
JP3210598B2 (en) Print control device and print control method
JP2878276B2 (en) Memory controller
JP2756250B2 (en) Recording device
JP2830239B2 (en) Input display control device
JPS61193864A (en) Controlling system for dot printer
JP2516810B2 (en) Printer data reception interface
JP2845364B2 (en) Memory control circuit
JPH08123749A (en) Bus controller
JPH03158924A (en) Printer controller
JPH0930058A (en) Terminal unit
JPH01171960A (en) Printer apparatus
JPH09277617A (en) Data processing method of printer and device thereof
JPH0958064A (en) Terminal device
JPH09156169A (en) Printer apparatus
JPH05174135A (en) Data inverter
JPH01206443A (en) Memory access circuit and output device provided with said circuit