JPH03225945A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH03225945A
JPH03225945A JP2154290A JP2154290A JPH03225945A JP H03225945 A JPH03225945 A JP H03225945A JP 2154290 A JP2154290 A JP 2154290A JP 2154290 A JP2154290 A JP 2154290A JP H03225945 A JPH03225945 A JP H03225945A
Authority
JP
Japan
Prior art keywords
resin
resin layer
semiconductor chip
semiconductor device
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2154290A
Other languages
English (en)
Inventor
Tsutomu Nakazawa
仲澤 勉
Keiji Ichikawa
市川 啓司
Junichi Ono
淳一 大野
Yuko Yaegashi
八重樫 祐子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Device Solutions Corp
Original Assignee
Toshiba Corp
Toshiba Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Microelectronics Corp filed Critical Toshiba Corp
Priority to JP2154290A priority Critical patent/JPH03225945A/ja
Publication of JPH03225945A publication Critical patent/JPH03225945A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) 本発明は半導体装置に関するもので、特に半導体チップ
の樹脂封止に使用されるものである。
(従来の技術) 一般に、IC5LSI等の半導体素子は、塵埃・水分・
放射線等の外界雰囲気からの保護、電気的絶縁、実装時
の取扱いを容易にする等の目的により、封止又は封入さ
れる。なお、樹脂封止については、いくつかの方法が知
られているが、これらはいずれも1回で封止されている
第8図はワイヤボンディング及びトランスファ成形法に
より形成した半導体装置の断面図を示している。また、
第9図はTABリード及びトランスファ成形法により形
成した半導体装置の断面図を示している。ここで、lは
半導体チップ、2はボンディングワイヤ、 3はリード
フレーム、4はリードフレームのべッド部、 5は樹脂
層、6はバンプ、 7はTABリードである。
また、樹脂封止方法としては、以下のものが一般に知ら
れている。
第10図は、トランスファ成形法を示すものである。な
お、11は予熱樹脂、12は加熱金型、13は素子であ
る。この方法は、粉末材料をタブレットにし、樹脂11
を予熱した後、素子13をセットした金型12で封止成
形するというものである。この場合、適用樹脂としては
、エポキシ、シリコン、ポリエステル等が用いられる。
また、大量生産に向いており品質が安定するという特徴
がある。
第11図は、注型法のうちキャスティングを示すもので
ある。なお、13は素子、14は液状樹脂である。この
方法は、型わくの中に素子13をセットし、液状樹脂1
4を注入した後、加熱硬化させるというものである。こ
の場合、適用樹脂としては、エポキシ、シリコン等が用
いられる。また、設備費が安く多種少量生産に向くとい
う特徴がある。
第12図は、注型法のうちポツティングを示すものであ
る。なお、13は素子、14は液状樹脂、15は樹脂ケ
ースである。この方法は、樹脂ケース15に素子13を
セットし、液状樹脂14を注入した後、加熱硬化させる
というものである。この場合、適用樹脂としては、エポ
キシ、シリコン等が用いられる。また、設備費が安く多
種少量生産に向くという特徴がある。
第13図は、浸漬法を示すものである。なお、13は素
子、1Bは樹脂液、17は容器である。この方法は、素
子13を樹脂液IBに浸漬し、素子13表面に樹脂を付
着させた後、加熱硬化させるというものである。この場
合、適用樹脂としては、エポキシ、フェノール等が用い
られる。また、設備が簡単で安いという特徴がある。
第14図は、滴下法を示すものである。なお、13は素
子、14は液状樹脂、18はプリント基板である。この
方法は、素子13に液状樹脂14を滴下し、加熱硬化さ
せるというものである。この場合、適用樹脂としては、
エポキシ、シリコン等が用いられる。また、多品種少量
生産に適しているという特徴がある。
第15図は、流動浸漬法を示すものである。
なお、19は予熱素子、20は多孔板、21は粉体流動
層である。この方法は、粉体流動層21中で予熱素子1
9に樹脂を滴下し、加熱硬化させるというものである。
この場合、適用樹脂としては、エポキシ等が用いられる
。また、無溶剤で作業が容易であるという特徴がある。
しかしながら、近年、IC5LSI等の半導体素子のチ
ップサイズの大型化、ワイヤボンディング化からT A
 B (T ape  A utomatedB on
ding)化への変更等が盛んに行われている。
このため、上述の樹脂封止方法により形成される樹脂層
では、高温(200℃以上)実装時に封止用樹脂及び半
導体素子のクラックや、耐熱ストレス及び耐湿性の劣化
等の問題が生じている。
具体的には、例えば第8図において、リードフレームの
べッド部4と樹脂層5との密着性に難がある場合には、
その界面に水分が溜まる。このため、高温実装時にその
水分が蒸発し、そのときの圧力によって半導体チップ1
及び樹脂層5にクラックが発生する。なお、これについ
ては、例えばI 、  F ukuzawa  et 
 al、  r M MOISTLIRERESIST
ANCE  DEGRADATION  OF  PL
ASTICLSI8BY  REPLOW  5OLD
ERING J 、JEEE/IRPs  VOL 。
9785  P、192  (1985)に詳しく記載
されている。
ところで、これらの対策としては、樹脂層5に、半導体
チップ1及びリードフレーム3.4との高密着性に優れ
ていること、吸湿量及び透湿量が少なく、かつ、水分を
排出しやすいこと、高純度で化学的に不活性であること
、耐熱性に優れていること、熱導電率が高いこと、熱膨
張係数が小さいこと、難燃性に優れていること、並びに
成形性に優れており、かつ、成形サイクルが短いこと等
が要求されるが、上述の封止用樹脂により形成される樹
脂層では、これら全ての要求を満足させることか不可能
である。
(発明が解決しようとする課題) このように、従来では、半導体チップを封止する樹脂層
に様々な要求がなされていたが、これらの要求を全て満
足させるような封止用樹脂は見当たらず、結果として半
導体製品の信頼性の低下を招くという欠点があった。
そこで、本発明は、樹脂層に課される様々な要求を実質
的に全て満足させるような効果が得られ、これにより半
導体装置の高温下での実装に対し、高信頼性を得ること
が可能な半導体装置を提供することを目的、とする。
[発明の構成コ (課題を解決するための手段) 上記目的を達成するために、本発明の半導体装置は、第
1の樹脂により前記半導体チップを覆って形成される第
1の樹脂層と、前記第1の樹脂の特性と異なる特性を有
する第2の樹脂により前記第1の樹脂層を覆って形成さ
れる第2の樹脂層とを有している。
また、べッド部を有するリードフレームと、前記べッド
部上に配置される半導体チップと、第1の樹脂により前
記半導体チップを覆って形成される第1の樹脂層と、前
記べッド部直下の前記第1の樹脂層に設けられる球面状
の凹部と、前記第1の樹脂の特性と異なる特性を有する
第2の樹脂により前記第1の樹脂層を覆って形成される
第2の樹脂層とを有している。
さらに、前記第1の樹脂は、半導体チップ及びリードフ
レームに対して高密着性であること、並びに熱膨張係数
が小さいことを特性とし、かつ、前記第2の樹脂は、吸
湿量及び透湿量が少ないことを特性とする。
(作用) このような構成によれば、半導体チップは、第1及び第
2の樹脂層により封止されている。このため、第1及び
第2の樹脂の組成を適当に変えることにより、所望の特
性、即ち望まれる全ての特性を満足させる樹脂封止を行
うことができる。
また、半導体チップを直接覆って形成される第1の樹脂
層には、リードフレームのべッド部の直下に球面状の凹
部が設けられている。このため、高温実装時における応
力、ストレス等を緩和することができ、半導体チップ及
び樹脂層のクラックの発生を防止することができる。
(実施例) 以下、図面を参照しながら本発明の一実施例について詳
細に説明する。なお、この説明において、全図にわたり
共通部分には共通の参照符号を用いることで重複説明を
避けることにする。
第1図は本発明の第1の実施例に係わる半導体装置の断
面図を示すものである。ここで、31は半導体チップ、
32はボンディングワイヤ、33はリドフレーム、34
はリードフレームのべッド部、35aは第1の樹脂層、
35bは第2の樹脂層である。
半導体チップ31は、第1の樹脂層35a及び第2の樹
脂層35bにより封止されている。第1の樹脂層35a
は、半導体チップ31を直接覆って形成されている。ま
た、第2の樹脂層35bは、第1の樹脂層35aを覆っ
て形成されている。ここで、第1の樹脂層35aは、半
導体チップ31及びリードフレム33に対して高密着性
であること、並びに熱膨張係数が小さいことを特性とす
る第1の樹脂により構成される。また、第2の樹脂層8
5bは、吸湿量及び透湿量が少ないことを特性とする第
2の樹脂により構成される。
なお、上記第1の実施例に係わる半導体装置は次に示す
ような方法により形成することができる。まず、半導体
チップ31及びリードフレーム33に対して高密着性が
得られ、かつ、熱膨張係数が小さくなるような第1の樹
脂を用いて、前記第10図に示すトランスファ成形法に
より半導体チップ31を封止し、第1の樹脂層35aを
形成する。
この後、吸湿量及び透湿量が少なくなるような第2の樹
脂を用いて、前記トランスファ成形法により再度半導体
チップ31を封止し、第2の樹脂層35bを形成する。
このような構成によれば、半導体チップ31は第1及び
第2の樹脂層35a、  35bにより封止されている
。このため、第1及び第2の樹脂の組成、] 0 即ち特性を適当に変えることにより、所望の特性、即ち
望まれる全ての特性を満足させることができる。これに
より、半導体装置の高温下での実装に対し、高信頼性を
得ることが可能になる。
なお、半導体チップ31は、2層以上の樹脂層により封
止されてもよい。
第2図は本発明の第2の実施例に係わる半導体装置の断
面図を示すものである。ここで、31は半導体チップ、
33はリードフレーム、35aは第1の樹脂層、85b
は第2の樹脂層、3Bはバンプ、37はTABリードで
ある。
半導体チップ31は、第1の樹脂層35a及び第2の樹
脂層35bにより封止されている。第1の樹脂層35a
は、半導体チップ11を直接覆って形成されている。ま
た、第2の樹脂層35bは、第1の樹脂層35aを覆っ
て形成されている。ここで、第1の樹脂層35aは、半
導体チップ31及びTABリード37に対して高密着性
であること、並びにその熱膨張係数が半導体チップ31
、バンプ36及びTABリード37の熱膨張係数の中間
の値であることを特1 性とするような第1の樹脂により構成される。また、第
2の樹脂層35bは、吸湿量及び透湿量が少ないことを
特性とするような第2の樹脂により構成される。
なお、上記第2の実施例に係わる半導体装置は次に示す
ような方法により形成することができる。まず、所定の
組成を有する第1の樹脂を用いて、前記第10図に示す
トランスファ成形法により半導体チップ31を封止し、
第1の樹脂層35aを形成する。この後、所定の組成を
有する第2の樹脂を用いて、前記トランスファ成形法に
より再度半導体チップ31を封止し、第2の樹脂層35
bを形成する。
このような構成によれば、半導体チップ31は、第1及
び第2の樹脂層35a及び35bにより封止されている
。このため、前記第1の実施例と同様の効果を得ること
ができる。
第3図は本発明の第3の実施例に係わる半導体装置の断
面図を示すものである。ここで、31は半導体チップ、
33はリードフレーム、35aは第 2 1の樹脂層、85bは第2の樹脂層、3Bはバンプ、3
7はTABリードである。
半導体チップ31は、第1の樹脂層35a及び第2の樹
脂層35bにより封止されている。第1の樹脂層35a
は、半導体チップ31を直接覆って形成されている。ま
た、第2の樹脂層35bは、第1の樹脂層35aを覆っ
て形成されている。ここで、第1の樹脂層35aは、T
AB構造を保持するために形成される。また、第2の樹
脂層35bは、実装時の取扱いを容易にするために形成
される。
なお、上記第3の実施例に係わる半導体装置は次に示す
ような方法により形成することができる。まず、TAB
構造を保持するため、前記第14図に示す滴下法により
半導体チップ31を封止し、第1の樹脂層35aを形成
する。この後、実装時の取扱いを容易にするため、前記
第10図に示すトランスファ成形法により再度半導体チ
ップ31を封止し、第2の樹脂層35bを形成する。
このような構成によれば、半導体チップ31は、第1及
び第2の樹脂層35a及び35bにより封止さ3 れている。このため、第1及び第2の樹脂の組成を適当
に変えることにより、所望の特性、即ち望まれる全ての
特性を満足させ樹脂封止を行うことができる。これによ
り、半導体装置の高温下での実装に対し、高信頼性を得
ることが可能になる。
また、第1の樹脂層35aが滴下法により形成されるた
め、第1の樹脂は、半導体チップ31及びTABリード
37に対して高密着性であり、かつ、熱膨張係数が小さ
くなることを重視して選ぶことが容易となる。
第4図及び第5図は、本発明の第4の実施例に係わる半
導体装置*≠nを示すものである。
ここで、第4図は前記第4の実施例に係わる半導体装置
の平面図、第5図は前記第4の実施例に係わる半導体装
置のI−I −線に沿う断面図である。
また、31は半導体チップ、32はボンディングワイヤ
、33はリードフレーム、34はリードフレームのべッ
ド部、35aは第1の樹脂層、35bは第2の樹脂層で
ある。
半導体チップ31は、第1の樹脂層35a及び第 4 2の樹脂層35bにより封止されている。第1の樹脂層
35aは、半導体チップ31を直接覆って形成されてい
る。また、第1の樹脂層35aには、べッド34の直下
に球面状の凹部3Bが設けられている。さら・に、第2
の樹脂層35bは、第1の樹脂層35aを覆って形成さ
れており、第1の樹脂層35aの球面状の凹部38を押
え付ける形となっている。ここで、第1の樹脂層35a
は、半導体チップ31及びリードフレーム33に対して
高密着性であること、並びに熱膨張係数が小さいことを
特性とするような第1の樹脂により構成される。また、
第2の樹脂層35bは、吸湿量及び透湿量が少ないこと
を特性とするような第2の樹脂により構成される。
なお、上記第4の実施例に係わる半導体装置は、前記第
1の実施例に係わる半導体装置と同様の製造方法により
形成することができる。
このような構成によれば、第1の樹脂層35aには、べ
ッド34の直下に球面状の凹部38が設けられている。
また、第2の樹脂層35bが、第1の樹脂層35aの球
面状の四部38を押え付けるようにし5 て形成されている。このため、リードフレームのべッド
部84と第1の樹脂層85aとの界面に吸収された水分
が、高温実装時に蒸発しても、第2の樹脂層35bは、
第1の樹脂層85aが膨張するときの応力、ストレス等
をこの形状により抑えることができる。よって、半導体
チップ31並びに第1及び第2の樹脂層85a、  3
5bにクラックが発生するのを防止することが可能にな
る。また、前記第1の実施例と同様の効果を得ることも
できる。
第6図は、前記第1及び第2の実施例に係わる半導体装
置についての耐熱性及び耐湿性テストの結果を示すもの
である。
即ち、耐熱性については、温度サイクル試験により、半
導体チップ及びリードフレームに対して高密着性である
こと、並びに熱膨張係数が小さいことを特性とするよう
な第1の樹脂のみを使用した半導体装置の場合(以下「
従来1」という。)には、電気的不良は発生しないこと
がわかった。
しかし、吸湿量及び透湿量が少ないことを特性とするよ
うな第2の樹脂のみを使用した半導体装置6 の場合(以下「従来2」という。)には、多数の不良が
発生することがわかった。一方、耐湿性については、プ
レッシャークツカー試験により、従来2の場合には、良
好な結果が得られたが、従来1の場合には、多数の電気
的不良が発生することがわかった。
ところで、本発明については、耐熱性及び耐湿性試験と
もに電気的不良は発見されず、良好な結果が得られるこ
とがわかった。
第7図は、前記第4の実施例に係わる半導体装置につい
て、実装条件と樹脂クラック発生数との割合を示すもの
である。
即ち、一定の仮定した実装条件の下(温度215℃又は
260℃を60秒間与えた)で、従来1及び従来2では
、樹脂クラックが発生する。
しかし、リードフレームのべッド部34直下の第1の樹
脂層35aに球面状の凹部38を設けた半導体装置(本
発明)は、クラックの発生する半導体装置が実質的にな
くなることがわかった。
 7 [発明の効果] 以上、説明したように、本発明の半導体装置によれば、
次のような効果を奏する。
半導体チップは、第1及び第2の樹脂からなる第1及び
第2の樹脂層により封止されている。
このため、第1及び第2の樹脂の組成を変えることによ
り、所望の特性、即ち望まれる全ての特性を満足させる
ことができる。
また、半導体チップを直接覆って形成される第1の樹脂
層には、リードフレームのべッド部の直下に球面状の凹
部が設けられている。このため、高温実装時における半
導体素子及び封止用樹脂のクラックの発生を防止するこ
とができる。
従って、封止用樹脂に課される様々な要求を実質的に全
て満足させるような効果が得られ、これにより半導体装
置の高温下での実装に対し、高信頼性を得ることが可能
な半導体装置を提供することができる。
【図面の簡単な説明】
第1図は本発明の第1の実施例に係わる半導 8 体装置を示す断面図、第2図は本発明の第2の実施例に
係わる半導体装置を示す断面図、第3図は本発明の第3
の実施例に係わる半導体装置を示す断面図、第4図は本
発明の第4の実施例に係わる半導体装置を示す平面図、
第5図は前記第4の実施例に係わる半導体装置のI−1
=線に沿う断面図、第6図は前記第1及び第2の実施例
に係わる半導体装置についての耐熱性及び耐湿性テスト
の結果を示す図、第7図は前記第4の実施例に係わる半
導体装置について、実装条件と樹脂クラック発生数との
割合を示す図、第8図及び第9図はそれぞれ従来の半導
体装置を示す断面図、第10図乃至第15図はそれぞれ
従来の樹脂封止方法を説明するための図である。 31・・・半導体チップ、32・・・ボンディングワイ
ヤ、33・・・リードフレーム、34・・・リードフレ
ームのべッド部、35a・・・第1の樹脂層、35b・
・・第2の樹脂層、36・・・バンプ、37・・・TA
Bリード、88・・・球面状の凹部。

Claims (3)

    【特許請求の範囲】
  1. (1)半導体チップを樹脂封止することにより形成され
    る半導体装置において、第1の樹脂により前記半導体チ
    ップを覆って形成される第1の樹脂層と、前記第1の樹
    脂の特性と異なる特性を有する第2の樹脂により前記第
    1の樹脂層を覆って形成される第2の樹脂層とを具備す
    ることを特徴とする半導体装置。
  2. (2)べッド部を有するリードフレームと、前記べッド
    部上に配置される半導体チップと、第1の樹脂により前
    記半導体チップを覆って形成される第1の樹脂層と、前
    記べッド部直下の前記第1の樹脂層に設けられる球面状
    の凹部と、前記第1の樹脂の特性と異なる特性を有する
    第2の樹脂により前記第1の樹脂層を覆って形成される
    第2の樹脂層とを具備することを特徴とする半導体装置
  3. (3)前記第1の樹脂は、半導体チップ及びリードフレ
    ームに対して高密着性であること、並びに熱膨張係数が
    小さいことを特性とし、かつ、前記第2の樹脂は、吸湿
    量及び透湿量が少ないことを特性とすることを特徴とす
    る請求項1又は2記載の半導体装置。
JP2154290A 1990-01-31 1990-01-31 半導体装置 Pending JPH03225945A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2154290A JPH03225945A (ja) 1990-01-31 1990-01-31 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2154290A JPH03225945A (ja) 1990-01-31 1990-01-31 半導体装置

Publications (1)

Publication Number Publication Date
JPH03225945A true JPH03225945A (ja) 1991-10-04

Family

ID=12057869

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2154290A Pending JPH03225945A (ja) 1990-01-31 1990-01-31 半導体装置

Country Status (1)

Country Link
JP (1) JPH03225945A (ja)

Similar Documents

Publication Publication Date Title
US5471027A (en) Method for forming chip carrier with a single protective encapsulant
US5893726A (en) Semiconductor package with pre-fabricated cover and method of fabrication
JP3395164B2 (ja) 半導体装置
US6551862B2 (en) Semiconductor device and method of manufacturing the same
US20060108138A1 (en) Semiconductor chip package having an adhesive tape attached on bonding wires
KR20020036578A (ko) 스택구조의 인텔리젠트 파워 모듈 패키지 및 그 제조방법
JPH10308469A (ja) エポキシバリヤーが形成された基板及びこれを用いた半導体パッケージ
US20020173069A1 (en) Mounting structure of semiconductor chip, semiconductor device and method of making the semiconductor device
AU2002310466A1 (en) Use of diverse materials in air-cavity packaging of electronic devices
EP0124624B1 (en) Semiconductor device
US6020648A (en) Die structure using microspheres as a stress buffer for integrated circuit prototypes
JP2000040775A (ja) 半導体装置及びその製造方法
US6294040B1 (en) Transferable resilient element for packaging of a semiconductor chip and method therefor
JPH03503342A (ja) 半導体装置パッケージ及びその製造方法
US6281045B1 (en) Semiconductor apparatus, manufacturing method thereof and electronic apparatus
JPH03225945A (ja) 半導体装置
US6900080B2 (en) Microelectronic package with reduced underfill and methods for forming such packages
TW591727B (en) Method for producing a protection for chip edges and arrangement for the protection of chip edges
US5290735A (en) Thin, high leadcount package
US9269594B2 (en) High power ceramic on copper package
US20070051664A1 (en) Stack type package module and method for manufacturing the same
TWI240386B (en) Package for semiconductor components and method for producing the same
JP3155811B2 (ja) 樹脂封止型半導体装置の製造方法
JPS61230344A (ja) 樹脂封止型半導体装置
US20080088037A1 (en) Semiconductor package and method for manufacturing the same