JPH03222449A - 半導体ウェーハ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体ウェーハに関し、特に詳細にはスクライ
ブラインに特徴のある半導体ウェーハに関する。

〔従来の技術〕

半導体集積回路素子は、半導体ウェーハ上にフォトリソ
グラフィ技術、イオン注入技術等を利用して複数の集積
回路パターンが形成され、スクライブラインに沿って分
割され、その後、分割されたチップはパッケージに収め
られることにより形成されてい。そして、この分割の際
、半導体ウェーハをダイシング用ダイヤモンドブレード
で切断している。この切断で使用するダイシング用ダイ
ヤモンドブレードは、切断回数が増えるにしたがって摩
耗し、ある限度以上摩耗したブレードで切断すると、大
きなチッピング（ウェーハ切断面テの欠け）が発生し、
チップ素子を破壊してしまうことがある。そこで、予め
ブレードの寿命を予測設定し、絶対安全範囲で使用する
ことにより、無検査でダイシングを行い所定回数使用し
た後、交換をしていた。

〔発明が解決しようとする課題〕

しかし、上記従来の方法では、絶対安全範囲が狭く、ま
だ使用できるブレードであるにも拘らず交換をしている
ため、交換頻度が高く、高価なブレードを多く使用しな
ければならなかった。そこで、ダイシング用ダイヤモン
ドブレードの表面の砥石の状態を正確に把握する方法が
検討されたが、直接的に把握するには走査型顕微鏡（Ｓ
ＥＭ）写真等を取り観察しなければならず非常に手間が
かかる。また間接的に把握方法としては、ダイシングし
たカーフの幅（すなわちチッピングを含む）を観察して
、間接的に目視で又は顕微鏡等を利用して判断すること
もできるが、この方法も手間がかかりコストの面で満足
できるものでなかった。

本発明は上記問題点を解決する半導体ウェーハを提供す
ることを目的とする。

〔課題を解決するための手段〕

本発明の半導体ウェーハは、複数の集積回路が形成され
ている半導体ウェーハであって、複数の集積回路を個々
に分割するためのスクライブラインと、スクライブライ
ンのうち一方向に伸びるスクライブライン上に、スクラ
イブラインに沿って、互いに平行に形成された一対の抵
抗層と、抵抗層の両端及び前記抵抗層の途中に形成され
た電極パッドとを備えたことを特徴とする。

〔作用〕

本発明の半導体ウェーハをダイシングで個々の半導体集
積回路素子チップに分割する際、スクライブライン上に
互いに平行に配置された抵抗層間に沿って、ダイシング
用ダイヤモンドブレードで切断する。この切断の際、ブ
レードが劣化するとチッピングが多く発生しカーフ幅が
広くなり、その結果、形成されている抵抗層に損傷を与
える。

そして損傷を受けると抵抗層のその幅が狭くなり、最悪
の場合には切断され、抵抗値は大きくなる。

そこで、抵抗層のそれぞれの両端及び途中に形成された
電極パッド間の抵抗値を測定することにより、抵抗層の
うちどの部分が損傷を受けたか、またどの程度損傷を受
けているかを簡単に且つ正確に把握することができ、チ
ッピングの程度からブレードの交換の必要性及びチッピ
ングの発生位置を正確に且つ確実に知ることができる。

〔実施例〕

以下図面を参照しつつ本発明に従う実施例について説明
する。

同一符号を付した要素は同一機能を有するため重複する
説明は省略する。

第１図は本発明に従う一実施例である半導体つ工−ハ１
の上面を示す。

この抛１図に示すように、この半導体ウエーノ＼１上に
は複数の回路パターン２（アクティブエリア２）が形成
されている。そしてこのアクティブエリア２のそれぞれ
は、半導体ウェーハ１上を平行にかつ格子状に走るスク
ライブライン３により互いに分離されている。そして、
このスクライブライン３に沿ってダイヤモンドブレード
（図示せず）で切断し、アクティブエリア２を個々に分
割している。

第２図は、第１図に示すスクライブライン３ａの部分拡
大図である。この第２図に示すように、スクライブライ
ン３ａ内には、互いに平行に走る一対の抵抗層５．６が
形成されており、この抵抗層５．６の両端には、電極パ
ッド５ａ、５ｂ及び６ａ、６ｂが形成されている。この
抵抗層５．６は、半導体層または半導体基板内にある一
種類の導電型を有する不純物（Ｐ型の半導体層ではボロ
ン等）を注入することにより形成されており、（１００
）方向に伸びる幅１４０μｍのスクライブライン上に形
成されている。そして、そ□の形成位置は、アクティブ
エリア端部から１０μｍの距離に、幅１０μｍで形成さ
れ、それぞれ３０μｍ平方の金属により構成されている
。また更に、抵抗層５．６の途中の部分、具体的には、
このスクライブライン３ａと交差する垂直方向に伸びる
スクライブライン３ｂ、３ｃ等との交差部には、第２図
に示すようには、両端に形成された電極ノ々・ンドと同
様の電極パッド５ｃ、５ｄ、５ｅ、５ｆ等及び６ｃ、６
ｄ、□ｅ、　６ｆ等が形成されている。

上記の抵抗層５．６を半導体ウエーノＸ１上のどのスク
ライブラインに形成するかは自由であり、また、いくつ
設けるかも自由である。しかし、この半導体ウェーハ１
において最初に切断されるスクライブ上に、抵抗層５．
６を形成し、また、この半導体ウェーハの結晶に異方性
があるとき、例えばＧａＡｓ半導体ウェーハであるとき
は、切断しにくい方向、すなわち切断した際、チッピン
グがより多く発生する方向に伸びるスクライブライン上
に形成しておくことが好ましい。また形成する数もいく
つでもよいが、すくなくとも−組設ければ本発明に効果
を達成することができる。

次に、上記抵抗層５．６を半導体ウェーハのスクライブ
ライン上に形成する方法について説明する。

通常、半導体ウェーハを利用して、集積回路素子等を形
成する場合には、半導体ウェーハ上の半導体層等に不純
物を、所定に領域にマスクを利用して注入し、所定部分
の導電率を変えている。この不純物の選択注入工程を利
用することにより、スクライブライン上に上記抵抗層を
工程を増やすことなく簡単に形成することができる。ま
た抵抗層の両端部及び途中に形成する電極パッドについ
ては、抵抗層の形成後、−殻内な半導体素子形成におい
て必要となる電気配線パターン形成工程を利用して行う
ことができる。集積回路パターン内の能動素子、例えば
トランジスタ等及び機能素子、例えば抵抗等を電気的に
接続する際、電気配線層を形成し、この電気配線層をホ
トリソグラフィ技術を利用して所定のパターンを形成し
ている。そこで、この電気配線層形成の際、使用するフ
ォトマスクのスクライブライン相当部に、先に説明した
電極パッドのパターンを形成しておくだけでよい。そし
て、最後にこの集積回路パターンのポンディングパッド
を露出させる際、同時に電極パッドを露出させれば良い
。このようにして、半導体ウェーハ上に集積回路パター
ンを形成する工程を利用し、工程を増やすことなく、上
記抵抗層５．６及び電極パッド５８等を形成することが
できる。

次に、上記実施例において、この抵抗層５．６等の利用
方法について説明する。

上記実施例の半導体ウェーハを、個々の集積回路チップ
（集積回路パターンが少なくとも一つ入っているチップ
）に分割する際、スクライブラインに沿って、そのほぼ
中央をダイヤモンドブレードで切断していく。そして上
記実施例の半導体つ工−ハの抵抗層が形成されているス
クライブラインの切断では、抵抗層間のほぼ中央部（第
２図において点線で示す部分）を切断していくことにな
る。そして、このスクライブラインの切断後、ダイヤモ
ンドブレードから半導体ウェーハを離し、抵抗層５．６
の両端部及び途中に設けた電極パッド５ａ等にプローブ
をそれぞれ当接し、各電極バット間の抵抗値をδ−１定
する。このプローブを当接する方法としてはプローブカ
ードを利用してもよいし、プローブをマニピュレータ等
で操作し、当接させてもよい。

ここで、このスクライブラインを切断した際、第３図（
ａ）に示すように、切断部４ａ（チッピングを含む）が
抵抗層５．６にかからない時は、７！ＨＭパッド５８等
及び６ｄ等間のそれぞれの抵抗値は、所定の値、すなわ
ちブレードで切断する前の値とほぼ同じである。したが
って、測定された全ての抵抗値が切断前のものと実質的
に同じであれば、ブレードは、まだ劣化していないと判
断できる。

一方、第３図（ｂ）に示すように切断部４ｂが抵抗層５
．６の一部（図において電極パッド５ｃと電極パッド５
ｄとの間及び電極パッド６ｃ及び電極パッド６ｄとの間
）にのみ損傷を受けている場合には、この部分において
抵抗層５．６の幅が狭くなり、これらの電極パッド間（
５ｃと５ｄ間及び６ｃと６ｃ間）の抵抗値が所定の値よ
り大きくなり、最悪の場合にはこの部分で抵抗層が切断
された状態となり、抵抗値が著しく増加する。しかし、
これら以外の部分を挾む電極パッド間の抵抗値は実質的
に変化しない。このように各電極パッド間の抵抗値を測
定することにより、抵抗層のどの部分が損傷を受けてい
るかがわかる。更に、損傷をけている部分の数により、
ブレードが実質的に劣化しているのか、または、ブレー
ドの劣化に関係なく、偶発的に、例えばウェーハ内の結
晶欠陥等によりチッピングが著しく大きくなっているの
かを判断することができる。

また、第３図（ｃ）に示すように、切断部４ｃが、抵抗
層５．６の多くに場所で損傷を与えている場合には、数
多くの電極パッド間で抵抗値が所定の値から大きくなる
か、抵抗層５．６が断線している場合には抵抗値が著し
く増加する。したがって、第３図（ｂ）を用いて説明し
たように、電極パッド間の抵抗値が所定の値より増加し
ている場合には、第３図（ｂ）に示す場合と異なり、ブ
レードが劣化していると判断できる。

このように、どの抵抗層の抵抗値が変化または著しく大
きくなったかにより、正確に切断幅（カーフ幅）を容易
に知ることができ、且つどの部分でチッピングが発生し
ているか判断することができる。

このように検知されたカーフ幅に基づいて、ダイヤモン
ドブレードの交換時期を正確に把握し、効率的な交換を
行なうことができる。

また、この様な半導体層により構成される抵抗層は切断
の際、ブレードを劣化させることが少なく、また半導体
素子へのコンタミネーションが発生しない。

本発明は上記実施例に限定されず種々の変形例が考えら
れ得る。

具体的には、上記実施例では、最初に切断するスクライ
ブライン上に抵抗層を形成しているが、これに限定され
ず、その他のスクライブライン、例えば中央部、最後に
切断するスクライブライン上に設けておいてもよい。

また、上記実施例では、抵抗層が半導体ウェーへの両端
部に渡って伸びて形成されているが、これに限定されず
、半導体ウェーハのスクライブラインの一部分にのみ形
成するようにしてもよい。

また更に、上２ｄ実施例では、電極パッドをスクライブ
ラインの交差部に設ける場合について説明しているが、
これに限定されず、更に多くの電極パッドをもうけても
よい。このようにすることにより、更に正確にチッピン
グの発生位置を捜すことができる。

〔発明の効果〕

本発明の半導体ウェーハでは、先に説明したように、こ
の半導体ウェーハを切断分離する原生じる最大チッピン
グ量を正確にモニターできる。これによりブレードの劣
化状態の正確な判別を簡単に行うことができる。更に、
電極パッドを多く設けたことによりチッピング発生位置
を性格に把握することが可能になる。また更にブレード
による切断の際、ブレードを劣化させ難く、また半導体
素子への汚染源とならない。

【図面の簡単な説明】

第１図は本発明に従う一実施例である半導体ウェーハの
平面図、第２図は第１図に示す半導体つ工−ハの抵抗層
の拡大図及び第３図は第１図に示す半導体ウェーハの切
断状態を説明する図である。 １・・・半導体ウェーハ、２・・・アクティブエリア、
３．３　ａ−＝−スクライブライン、４ａ、４ｂ、４ｃ
・・・切断部、５．６・・・抵抗層、５ａ、５ｂ、５ｃ
。 ５　ｄ　１５　ｅ　ｓ　５　ｆ　−６ａ　１６　ｂ　ｓ
　６　ｃ　ｓ　６　ｄ　ｓ６　ｅ　ｓ　６　ｆ・・・電
極パッド。 １門↓イ４３、ツ工　−ノ＼ 第１図 芯、ｙＣ，層−１牡り 第 図 ｖＪ疏傳誼−（２７３） 第 図 （２） ｖＪ１０件′Ｌ（１／３） 第 図 （１） ｖＪｐ口料と（３／３） 第３図（３）

Claims (1)

1. 【特許請求の範囲】 １、複数の集積回路が形成されている半導体ウェーハに
   おいて、 前記複数の集積回路を個々に分割するためのスクライブ
   ラインと、 前記スクライブラインのうち一方向に伸びるスクライブ
   ライン上に、前記スクライブラインに沿って、互いに平
   行に形成された一対の抵抗層と、前記抵抗層の両端及び
   前記抵抗層の途中に形成された電極パッドとを備えた半
   導体ウェーハ。