JPH0320984B2 - - Google Patents

Info

Publication number
JPH0320984B2
JPH0320984B2 JP58150374A JP15037483A JPH0320984B2 JP H0320984 B2 JPH0320984 B2 JP H0320984B2 JP 58150374 A JP58150374 A JP 58150374A JP 15037483 A JP15037483 A JP 15037483A JP H0320984 B2 JPH0320984 B2 JP H0320984B2
Authority
JP
Japan
Prior art keywords
timer
time
signal
control
microcomputer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP58150374A
Other languages
Japanese (ja)
Other versions
JPS6043064A (en
Inventor
Nobuyuki Matsuki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Business Innovation Corp
Original Assignee
Fuji Xerox Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Xerox Co Ltd filed Critical Fuji Xerox Co Ltd
Priority to JP58150374A priority Critical patent/JPS6043064A/en
Publication of JPS6043064A publication Critical patent/JPS6043064A/en
Publication of JPH0320984B2 publication Critical patent/JPH0320984B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00Details of apparatus for conversion
    • H02M1/08Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Control By Computers (AREA)
  • Power Conversion In General (AREA)
  • Exposure Or Original Feeding In Electrophotography (AREA)
  • Control Of Exposure In Printing And Copying (AREA)
  • Circuit Arrangement For Electric Light Sources In General (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、マイクロコンピユータにより複写
機の露光ランプ等のデジタル位相制御を行う制御
装置に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a control device that performs digital phase control of an exposure lamp, etc. of a copying machine using a microcomputer.

〔従来技術〕[Prior art]

従来より、例えば複写機の露光量をマイクロコ
ンピユータで位相制御する場合、特にフイードバ
ツク制御をするときには、第1図に示すように、
電源電圧のVゼロクロス点を検出する回路1を設
け、この回路1の出力、すなわちゼロクロス信号
Aをマイクロコンピユータ2に割込信号として入
力し、電源電圧Vとの同期をとつてマイクロコン
ピユータ2の内部タイマーを起動し、所定の時間
間隔でトライアツク・トリガ回路3等を作動させ
るようにしている。
Conventionally, for example, when the exposure amount of a copying machine is phase-controlled by a microcomputer, especially when performing feedback control, as shown in FIG.
A circuit 1 for detecting the V zero-crossing point of the power supply voltage is provided, and the output of this circuit 1, that is, the zero-crossing signal A, is input to the microcomputer 2 as an interrupt signal, and the internal of the microcomputer 2 is synchronized with the power supply voltage V. A timer is started to operate the tri-attack trigger circuit 3 and the like at predetermined time intervals.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

ところが、第2図に示すように、電源電圧Vの
ゼロクロス信号Aを応じてマイクロコンピユータ
2が割込処理を開始するにしても、CPUの処理
状況によつて当該割込処理が開始するまでの時間
が変動したり、あるいは、内部タイマー起動前に
おける処理条件の違いによつて処理時間が異なつ
てしまうため、必然的に、設定時間Tをカウント
する内部タイマーの起動ポイントが変動してしま
う。
However, as shown in FIG. 2, even if the microcomputer 2 starts interrupt processing in response to the zero-crossing signal A of the power supply voltage V, the time until the interrupt processing starts depends on the processing status of the CPU. Since the processing time varies due to variations in time or due to differences in processing conditions before starting the internal timer, the starting point of the internal timer that counts the set time T inevitably changes.

このとき、上記内部タイマーの起動ポイントの
変動ΔTによつて最終的に負荷に供給される電圧
にも電圧変動ΔVが現れ、正確な位相制御の妨げ
になるという技術的課題が生ずる。
At this time, due to the variation ΔT in the starting point of the internal timer, a voltage variation ΔV appears in the voltage finally supplied to the load, which poses a technical problem in that it impedes accurate phase control.

この発明は、以上の技術的課題を解決するため
になされたものであつて、ソフトウエアの処理時
間の差を確実に吸収し、もつて、マイクロコンピ
ユータによる正確な位相制御を実現するようにし
たデジタル位相制御装置を提供するものである。
This invention was made in order to solve the above technical problems, and it is possible to reliably absorb the difference in software processing time and realize accurate phase control by a microcomputer. A digital phase control device is provided.

〔課題を解決するための手段〕[Means to solve the problem]

すなわち、この発明は、マイクロコンピユータ
により、商用電源電圧の所定位相に同期して半導
体制御素子をフイードバツク制御するデジタル位
相制御装置を前提とし、商用電源電圧の同期信号
に同期して割込信号を発生する割込信号発生手段
と、予め設定された所定の時間をカウントするタ
イマー手段と上記割込信号手段からの割込信号が
入力された際にタイマー手段を起動し、このタイ
マー手段のカウント終了により半導体制御素子に
所定の制御信号を出力する制御手段と、上記割込
信号が入力された際に、制御手段の割込信号入力
時点からタイマー手段の起動開始時点までの最大
処理時間以上の一定時間、タイマー手段の起動を
禁止するタイマー起動禁止手段とを備えたことを
特徴とするものである。
That is, the present invention is based on a digital phase control device in which a microcomputer performs feedback control of a semiconductor control element in synchronization with a predetermined phase of a commercial power supply voltage, and generates an interrupt signal in synchronization with a synchronization signal of the commercial power supply voltage. an interrupt signal generating means for counting a preset predetermined time; and a timer means for starting the timer means when the interrupt signal from the interrupt signal means is input, and when the timer means finishes counting. a control means for outputting a predetermined control signal to the semiconductor control element; and when the above-mentioned interrupt signal is input, a certain period of time longer than the maximum processing time from the time when the interrupt signal is input to the control means until the start time of the timer means. , and timer activation prohibition means for prohibiting activation of the timer means.

〔作用〕[Effect]

上述したような技術的手段によれば、割込信号
発生手段から割込信号が発生すると、この割込信
号は制御手段に入力されると共に、タイマー起動
禁止手段に入力される。
According to the above-mentioned technical means, when an interrupt signal is generated from the interrupt signal generating means, this interrupt signal is inputted to the control means and also inputted to the timer activation inhibiting means.

すると、上記制御手段が一連の割込処理を開始
し、タイマーを起動した後タイマー手段のカウン
ト終了時点で半導体制御素子に所定の制御信号を
出力する。
Then, the control means starts a series of interrupt processing, starts a timer, and outputs a predetermined control signal to the semiconductor control element when the timer means finishes counting.

このとき、上記タイマー起動禁止手段は、制御
手段の割込信号入力時点からタイマー手段の起動
開始時点までの最大処理時間以上の一定時間、タ
イマー手段の起動を禁止するため、上記制御手段
によるタイマー手段の起動は、常時、割込信号入
力時点から所定時間経過した特定の時点から開始
する。
At this time, the timer activation prohibition means prohibits the activation of the timer means for a certain period of time that is longer than the maximum processing time from the time when the interrupt signal is input to the control means until the time when the timer means starts activation. Activation always starts at a specific point in time when a predetermined period of time has elapsed from the point in time when the interrupt signal was input.

〔実施例〕〔Example〕

以下、添付図面に示す実施例に基づいて、本発
明の構成を説明する。
Hereinafter, the configuration of the present invention will be explained based on embodiments shown in the accompanying drawings.

第3図及び第4図において、本発明の実施例に
係るデジタル位相制御装置の具体的構成が示され
ている。この装置は、電源(商用電源)電圧に同
期した割込信号を発生する手段として、電源電圧
Vのゼロクロス点においてパルス信号Aを出力す
るようなゼロクロス検出回路1と、このゼロクロ
ス検出回路1から出力される上記パルス信号Aを
受けて所定時間Tをカウントするように設定され
た内部タイマーを起動し、かつ、この内部タイマ
ーのカウント終了により所定の制御信号を出力す
るマイクロコンピユータ2と、上記ゼロクロス検
出回路1から出力されるパルス信号Aを受けてマ
イクロコンピユータ2の内部タイマーの起動を所
定時間tだけ遅らせるためのタイマー起動禁止信
号Bを発生するタイマー起動禁止信号発生回路4
とを具備している。
3 and 4, a specific configuration of a digital phase control device according to an embodiment of the present invention is shown. This device includes a zero-cross detection circuit 1 that outputs a pulse signal A at the zero-cross point of a power supply voltage V as a means for generating an interrupt signal synchronized with the power supply (commercial power supply) voltage, and an output from the zero-cross detection circuit 1. a microcomputer 2 that starts an internal timer set to count a predetermined time T upon receiving the pulse signal A, and outputs a predetermined control signal when the internal timer finishes counting; A timer start prohibition signal generation circuit 4 receives the pulse signal A output from the circuit 1 and generates a timer start prohibition signal B for delaying the start of the internal timer of the microcomputer 2 by a predetermined time t.
It is equipped with.

この実施例において、上記マイクロコンピユー
タ2がその内部タイマーのカウント終了により出
力する制御信号は複写機の露光ランプ等の制御に
使用されるトライアツクのトリガ信号であり、第
3図に示すように、マイクロコンピユータ2には
それが出力する制御信号によつて制御されるトラ
イアツク・トリガ回路3が接続されている。 上
記実施例の制御装置において、タイマー起動禁止
信号Bは、第4図に示すように、時間幅tの信号
であり、この時間tはマイクロコンピユータ2に
おいて割込信号Aの入力時点から内部タイマーの
起動開始時点までの最大処理時間以上の一定時間
に設定される。
In this embodiment, the control signal that the microcomputer 2 outputs when its internal timer finishes counting is a trigger signal for a triact used to control the exposure lamp of a copying machine, and as shown in FIG. A triac trigger circuit 3 is connected to the computer 2 and is controlled by a control signal output from the computer 2. In the control device of the above embodiment, the timer activation prohibition signal B is a signal with a time width t, as shown in FIG. It is set to a certain period of time that is longer than the maximum processing time until the start of startup.

また、このマイクロコンピユータ2では、内部
タイマー起動開始時点前の割込処理中にて位相制
御のオフ時間が決定され、内部タイマーに時間T
が制定された後、内部タイマーのカウント動作が
行われ、内部タイマーのカウント終了時点でトラ
イアツク・トリガ回路3に対する制御動作が開始
されるようになつている。
In addition, in this microcomputer 2, the off time of the phase control is determined during the interrupt processing before the start of the internal timer, and the internal timer is set to the time T.
After the internal timer is established, the internal timer starts counting, and when the internal timer finishes counting, the control operation for the try-out trigger circuit 3 is started.

従つて、上記実施例の制御装置においては、ゼ
ロクロス検出回路1からパルス信号Aが出力され
ると、マイクロコンピユータ2が割込処理を開始
すると共に、タイマー起動禁止手段Bによりマイ
クロコンピユータ2の内部タイマーの起動が一定
時間tだけ禁止され、しかる後にこの内部タイマ
ーがその設計時間Tのカウント行い、この内部タ
イマーのカウント終了によりマイクロコンピユー
タ2が一定の制御動作を行う。
Therefore, in the control device of the above embodiment, when the pulse signal A is output from the zero-cross detection circuit 1, the microcomputer 2 starts interrupt processing, and the internal timer of the microcomputer 2 is activated by the timer activation inhibiting means B. Activation is prohibited for a certain time t, after which this internal timer counts the designed time T, and when this internal timer finishes counting, the microcomputer 2 performs a certain control operation.

尚、この実施例において、上記マイクロコンピ
ユータは、上記割込みによる位相制御以外には主
として複写機のシーケンス制御を行つている。
In this embodiment, the microcomputer mainly performs sequence control of the copying machine other than the phase control using the interrupt.

この複写機のシーケンス処理は、例えば第7図
に示すように、所定時間(例えば10ms)単位で
行われ(ステツプ1)、ソフトウエアによるチヤ
ツタリングを防止するという観点から、10ms毎
に各センサの入力処理を行い(ステツプ2)、10
ms単位のタイマー予約された処理を実行し(ス
テツプ3)、更に、その時々の状態(ステート:
例えばコピーステート、ウオームアツプステー
ト)に基づき入力信号の判断及び各機能部品を制
御するようになつている(ステツプ4)。
For example, as shown in FIG. 7, this sequence processing of the copying machine is performed in units of a predetermined time (for example, 10 ms) (step 1), and from the viewpoint of preventing chatter caused by the software, the input of each sensor is performed every 10 ms. Process (Step 2), 10
Execute the process reserved by the timer in ms units (step 3), and also check the current state (state:
For example, the input signal is judged and each functional component is controlled based on the copy state and warm-up state (step 4).

ここで、複写機のシーケンス処理については10
ms単位毎に行なう程度の精度で充分であり、
1μs/インストラクシヨン程度のCPUで、複写機
のシーケンス処理は5〜7ms程度で完了する一
方、上記割込処理は300〜400μs程度で完了するの
で、CPUの実行時間的には何ら問題なく、複写
機のシーケンス制御以外に上記割込処理を行うこ
とができるのである。
Here, regarding the sequence processing of copiers, 10
It is sufficient that the accuracy is carried out every ms,
With a CPU of about 1 μs/instruction, the sequence processing of a copying machine is completed in about 5 to 7 ms, while the above interrupt processing is completed in about 300 to 400 μs, so there is no problem in terms of CPU execution time. In addition to sequence control of the copying machine, the above-mentioned interrupt processing can be performed.

次に、第5図及び第6図は、本発明の他の実施
例に係る制御装置を示すものであり、上記実施例
の場合とは異なり、マイクロコンピユータ2とは
別の外部タイマー7をカウントアツプする発振回
路5が設けられ、この発振回路5の出力Cと上記
タイマー起動禁止信号BとをAND回路6に入力
することにより、割込信号Aの発生後一定時間t
が経過するまでの間外部タイマー7のカウントを
禁止し、その時間t経過後に外部タイマー7への
カウントアツプ信号Dを得るようにしたものであ
る。マイクロコンピユータ2は、カウント禁止中
に、外部タイマー7をリセツトし、時間Tを設定
する。これにより、時間T経過後に自動的にトリ
ガーを発生する。
Next, FIGS. 5 and 6 show a control device according to another embodiment of the present invention, in which, unlike the above embodiment, an external timer 7 separate from the microcomputer 2 is counted. An oscillation circuit 5 is provided, and by inputting the output C of the oscillation circuit 5 and the above-mentioned timer activation prohibition signal B to an AND circuit 6, a certain period of time t after generation of the interrupt signal A is provided.
The external timer 7 is prohibited from counting until the time t has elapsed, and a count-up signal D to the external timer 7 is obtained after the elapse of the time t. The microcomputer 2 resets the external timer 7 and sets the time T while counting is prohibited. As a result, a trigger is automatically generated after time T has elapsed.

〔発生の効果〕 以上説明してきたように、本発明に係るデジタ
ル位相制御装置によれば、タイマー手段の起動前
におけるマイクロコンピユータのソフトウエアの
処理時間の変動にかかわりなく、タイマー手段の
起動ポイントを一定に保つようにしたため、タイ
マー手段の起動ポイントの変動に伴う位相制御誤
差を有効に回避することができ、もつて、ソフト
ウエアの処理時間の差に影響されない正確な位相
制御を実現することができる。
[Effect of generation] As explained above, according to the digital phase control device according to the present invention, the starting point of the timer means can be set regardless of the fluctuation in the processing time of the microcomputer software before starting the timer means. By keeping it constant, it is possible to effectively avoid phase control errors caused by fluctuations in the starting point of the timer means, thereby realizing accurate phase control that is not affected by differences in software processing time. can.

従つて、本発明のデジタル位相制御装置によれ
ば、これを例えば複写機の露光量制御に使用した
場合、光量が入力変動によつて変化することがな
く、安定した画像のコピーを得ることができる。
Therefore, according to the digital phase control device of the present invention, when it is used, for example, to control the exposure amount of a copying machine, the amount of light does not change due to input fluctuations, and stable image copies can be obtained. can.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は従来のデジタル位相制御装置を示すブ
ロツク図、第2図は第1図の位相制御のタイミン
グを示す波形図、第3図は本発明の実施例に係る
デジタル位相制御装置を示すブロツク図、第4図
は第3図の位相制御のタイミングを示す波形図、
第5図及び第6図は他の実施例を示す第3図及び
第4図と同様のブロツク図及び波形図、第7図は
複写機のシーケンス処理例を示すフローチヤート
である。 符号説明、1……ゼロクロス検出回路、2……
マイクロコンピユータ、3トライアツク・トリガ
回路、4……タイマー起動禁止信号発生回路、5
……発振回路、6……AND回路。
FIG. 1 is a block diagram showing a conventional digital phase control device, FIG. 2 is a waveform diagram showing the timing of the phase control in FIG. 1, and FIG. 3 is a block diagram showing a digital phase control device according to an embodiment of the present invention. Figure 4 is a waveform diagram showing the timing of the phase control in Figure 3,
5 and 6 are block diagrams and waveform diagrams similar to FIGS. 3 and 4 showing another embodiment, and FIG. 7 is a flowchart showing an example of sequence processing of a copying machine. Symbol explanation, 1... Zero cross detection circuit, 2...
Microcomputer, 3 Triack trigger circuit, 4...Timer start inhibition signal generation circuit, 5
...Oscillation circuit, 6...AND circuit.

Claims (1)

【特許請求の範囲】 1 マイクロコンピユータにより、商用電源電圧
の所定位相に同期して半導体制御素子をフイード
バツク制御するデジタル位相制御装置において、 商用電源電圧の同期信号に同期して割込信号を
発生する割込信号発生手段と、 予め設定された所定の時間をカウントするタイ
マー手段と、 上記割込信号発生手段からの割込信号が入力さ
れた際にタイマー手段を起動し、このタイマー手
段のカウント終了により半導体制御素子に所定の
制御信号を出力する制御手段と、 上記割込信号が入力された際に、制御手段の割
込信号入力時点からタイマー手段の起動開始時点
までの最大処理時間以上の一定時間、タイマー手
段の起動を禁止するタイマー起動禁止手段とを具
備することを特徴とするデジタル位相制御装置。
[Claims] 1. In a digital phase control device that performs feedback control of a semiconductor control element in synchronization with a predetermined phase of a commercial power supply voltage using a microcomputer, an interrupt signal is generated in synchronization with a synchronization signal of the commercial power supply voltage. an interrupt signal generating means; a timer means for counting a predetermined time set in advance; and when the interrupt signal from the interrupt signal generating means is input, the timer means is activated and the count of the timer means is terminated. a control means for outputting a predetermined control signal to the semiconductor control element according to the above-described method; 1. A digital phase control device comprising timer activation prohibition means for prohibiting activation of the timer means.
JP58150374A 1983-08-19 1983-08-19 Digital phase controller Granted JPS6043064A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58150374A JPS6043064A (en) 1983-08-19 1983-08-19 Digital phase controller

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58150374A JPS6043064A (en) 1983-08-19 1983-08-19 Digital phase controller

Publications (2)

Publication Number Publication Date
JPS6043064A JPS6043064A (en) 1985-03-07
JPH0320984B2 true JPH0320984B2 (en) 1991-03-20

Family

ID=15495591

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58150374A Granted JPS6043064A (en) 1983-08-19 1983-08-19 Digital phase controller

Country Status (1)

Country Link
JP (1) JPS6043064A (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63171804U (en) * 1987-04-30 1988-11-08

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS569353U (en) * 1979-07-03 1981-01-27

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS569353U (en) * 1979-07-03 1981-01-27

Also Published As

Publication number Publication date
JPS6043064A (en) 1985-03-07

Similar Documents

Publication Publication Date Title
US4493984A (en) Temperature control device for fixing heat source of copying machine
US4053733A (en) Temperature control device
JPH02166490A (en) Control circuit for heat fixing apparatus
US4649888A (en) Ignition control apparatus for internal combustion engines
JPH0320984B2 (en)
US4617509A (en) Voltage regulator for a microcomputer system
JP2002272089A (en) Image forming equipment
SE451418B (en) TIMING CIRCUIT OF THE TYPE USED FOR GENERATING TIME-DELAYED OUTPUT SOURCE SIGNALS
JP2523824B2 (en) Engine ignition
JP3023680B2 (en) PWM controller
JP3190121B2 (en) Control device
JP2708779B2 (en) AC load power control device
JPS63142370A (en) Controller for photosensitive body potential
JPS61154496A (en) Rotating speed controller
JPS6161508B2 (en)
JP2794443B2 (en) Power control device
JPS5826047B2 (en) Microprocessor stop and start method
JPH08179849A (en) Clock output circuit
JPH0334689B2 (en)
JP3176477B2 (en) Runaway detection device
JPH0537254Y2 (en)
JPH0614525A (en) Phase-controlled power control device
JPS5817353B2 (en) igniter
JP2005010689A (en) Fixing unit temperature control device, image forming apparatus, fixing unit temperature control method, and fixing unit temperature control program
JPS63315160A (en) Pulse charge control method in electric precipitator