JPH0320926B2 - - Google Patents
Info
- Publication number
- JPH0320926B2 JPH0320926B2 JP58085961A JP8596183A JPH0320926B2 JP H0320926 B2 JPH0320926 B2 JP H0320926B2 JP 58085961 A JP58085961 A JP 58085961A JP 8596183 A JP8596183 A JP 8596183A JP H0320926 B2 JPH0320926 B2 JP H0320926B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- input
- amplification
- stage
- optimal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000003321 amplification Effects 0.000 claims description 23
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 23
- 238000000034 method Methods 0.000 claims description 11
- 238000003672 processing method Methods 0.000 claims 1
- 238000013075 data extraction Methods 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
Landscapes
- Amplifiers (AREA)
- Analogue/Digital Conversion (AREA)
- Control Of Amplification And Gain Control (AREA)
Description
【発明の詳細な説明】
(従来技術)
本発明は振幅の異なるアナログデータを入力
し、一定の振幅に増幅するデータ制御方式に関す
るもの。DETAILED DESCRIPTION OF THE INVENTION (Prior Art) The present invention relates to a data control method that inputs analog data with different amplitudes and amplifies them to a constant amplitude.
(背景技術)
従来は、アナログデータを1ケの増幅器にて増
幅し、その結果をフイードバツクし、その結果に
応じて増幅回路に有している増幅切換機能により
増幅度を切換え出力していた。この結果として次
の様な欠点があつた。(Background Art) Conventionally, analog data was amplified by one amplifier, the result was fed back, and the amplification degree was switched and outputted using an amplification switching function included in the amplifier circuit according to the result. As a result, the following drawbacks arose.
1 アンプの周波数特性で切換え時、周波数特性
がかわつてしまう。1 The frequency characteristics change when switching due to the frequency characteristics of the amplifier.
2 リレーにより増幅度を切り換えるため動作時
間が遅れてしまう。2. Operating time is delayed because the amplification degree is switched by a relay.
3 増幅度の切換え後の元の増幅度への復元がむ
ずかしい。3. It is difficult to restore the original amplification level after switching the amplification level.
4 多段の処理では回路構成が複雑になつてしま
う。4 Multi-stage processing makes the circuit configuration complicated.
(発明の課題)
本発明の目的はこれらの欠点を除去するため、
アナログデータを各々異なる増幅度でもつて増幅
するための複数個の増幅器にて増幅し、その結果
を判断回路にて前もつて定められた値よりも小さ
な値をもつデータのうち最も大きな値をもつデー
タを最適なデータと判断し、出力することを特徴
とし、その目的は従来技術の欠点をもたずに一定
の振幅をもつた出力を得るものである。(Problem to be solved by the invention) The purpose of the present invention is to eliminate these drawbacks.
Analog data is amplified by multiple amplifiers, each with a different amplification degree, and the result is determined by a judgment circuit that selects the largest value among the data that has a smaller value than a predetermined value. The present invention is characterized in that data is determined to be optimal data and is output, and its purpose is to obtain an output with a constant amplitude without having the drawbacks of the prior art.
(発明の構成および作用)
第1図は本データ制御方式における実施例のハ
ードウエア構成であり、1は増幅器であり各増幅
器は2n倍の増幅度差があるもので構成され増幅度
の大きな順に編成されている増幅器群である。(Structure and operation of the invention) Fig. 1 shows the hardware configuration of an embodiment of this data control system, where 1 is an amplifier, and each amplifier is configured with an amplification difference of 2 n times. This is a group of amplifiers organized in order.
2は各増幅器により増幅されたアナログデータ
をデイジタルデータに変換をするA/D変換器で
あるが、これらは複数のA/D変換器で構成する
のでなく1つのチヤンネル切換え器と1つのA/
D変換器で構成され、プログラムでの制御により
順次A/D変換処理を行なつて判断回路にデータ
を渡すものである。 2 is an A/D converter that converts the analog data amplified by each amplifier into digital data, but these are not composed of multiple A/D converters but one channel switcher and one A/D converter.
It is composed of a D converter and sequentially performs A/D conversion processing under program control and passes data to a judgment circuit.
3はA/D変換されたデータの内で最適なデー
タを判断する回路であり、中央処理装置と入出力
装置で構成されていて、入力命令によりA/D変
換したデータを入力して一定値より小さなデータ
の内で最も大きなデータを判断して出力命令によ
り出力するものである。 3 is a circuit that judges the most suitable data among the A/D converted data, and is composed of a central processing unit and an input/output device, and inputs the A/D converted data according to an input command and outputs a constant value. It determines the largest data among the smaller data and outputs it using an output command.
2のA/D変換器と3の中央処理装置とはI/
θバスにより接続され、2は入出力装置の1部で
ある。 The A/D converter 2 and the central processing unit 3 are I/D converters.
They are connected by a θ bus, and 2 is part of the input/output device.
第2図は判断回路のハード構成で、1は中央処
理装置で入力したデータの最適データ抽出をする
機能をもつたプログラムを有し、それにより入出
力やデータ抽出の処理を行うものである。 FIG. 2 shows the hardware configuration of the judgment circuit, in which reference numeral 1 is a central processing unit that has a program having a function of extracting optimal data from input data, and thereby performs input/output and data extraction processing.
2はチヤンネル切換え器であり、中央処理装置
(以下CPUと称す。)よりの制御で必要なアナロ
グデータのチヤンネルを選択し、アナログデータ
をA/D変換器に接続するものである。 Reference numeral 2 denotes a channel switch, which selects a necessary channel of analog data under the control of a central processing unit (hereinafter referred to as CPU) and connects the analog data to an A/D converter.
3はアナログデータをデイジタルデータに変換
するA/D変換器である。 3 is an A/D converter that converts analog data into digital data.
4は最適なデータをデイジタル形式で出力させ
るデイジタル出力装置である。 4 is a digital output device that outputs optimal data in digital format.
5は最適化されたデータを元のアナログデータ
に戻すためのD/A変換器である。 5 is a D/A converter for returning the optimized data to the original analog data.
第3図はプログラムが最適データの抽出を判断
する処理フローであり、入力したアナログデータ
をデイジタル化しその入力アナログデータに対す
る最適データの抽出を行なう手順を示している。
この場合のアナログデータは、各増幅度の増幅器
を通つたデータである。 FIG. 3 is a processing flow in which the program determines whether to extract optimal data, and shows a procedure for digitizing input analog data and extracting optimal data for the input analog data.
The analog data in this case is data passed through amplifiers of each amplification degree.
以下第3図の処理フローに従つて詳細なプログ
ラムの実行手順を説明する。 The detailed program execution procedure will be explained below according to the processing flow shown in FIG.
(1) 始めに、そのデータ成分の専用アナログチヤ
ンネル(普通は4段程度で行なう。)の先頭チ
ヤンネルを設定し、そのチヤンネル値をチヤン
ネル切り換え器に対して出力し、制御をかけ
る。(1) First, set the first channel of the dedicated analog channel (usually done in about four stages) for the data component, output the channel value to the channel switch, and apply control.
(2) アナログデータ(チヤンネル切り換え器によ
り選択されたデータ)をデイジタルデータに変
換させる。(2) Convert analog data (data selected by the channel switch) to digital data.
(3) 入力したデータを絶対値化して判断の行ない
やすいデータ形式に変換させる。(3) Convert input data into absolute values and convert them into a data format that is easy to judge.
(4) 絶対値データ(Ii)と一定値(判断基準)デ
ータ(A)との大小関係を判断しIiが大きいか
同一の場合であればステツプ判定にうつる。(4) Determine the magnitude relationship between the absolute value data (I i ) and the constant value (judgment standard) data (A), and if I i is greater or the same, proceed to step determination.
(5) ステツプ判定では、その入力データ(Ii)が
増幅段での最低増幅段かの判断をし、最低増幅
段のデータであればその入力データ(Ii)をそ
の入力の最適データとして設定させる。(5) In step judgment, it is determined whether the input data (I i ) is the lowest amplification stage of the amplification stage, and if it is the data of the lowest amplification stage, that input data (I i ) is considered as the optimal data for that input. Let them set.
(6) 最低増幅段でない場合には、次の増幅段のチ
ヤンネル値をチヤンネル切換え器に出力する。(6) If it is not the lowest amplification stage, output the channel value of the next amplification stage to the channel switcher.
(7) (2),(3),(4)の処理を次の増幅段のアナログデ
ータでも行ない大小関係の判断を行なうが、Ii
がAより小さい場合には、そのデータを1次登
録する。(7) Processes (2), (3), and (4) are also performed on the analog data of the next amplification stage to determine the magnitude relationship .
If A is smaller than A, the data is registered as a primary register.
(8) 全てのデータを判断した後に、登録されたデ
ータ内より1番大きなデータを抽出してそれを
入力データに対する最適なデータとする。(8) After determining all the data, extract the largest data from the registered data and use it as the optimal data for the input data.
以上の様な処理を各入力のアナログデータに対
して行なうことにより多段のデータでの最適デー
タ抽出を行なうものである。 By performing the above-described processing on each input analog data, optimal data extraction is performed using multi-stage data.
第4図は、判断処理を図式化したものであり、
判断処理にて求まる最適データはC段であるが、
それに至る過程を次に説明する。始めにa段の増
幅度データを入力して判断処理を行なうが、一定
値(A)より大きいためにa段はNGとなり次段
のb段増幅データを入力して同様に判断処理を行
なう。このb段も一定値より大きいためNGとな
り次のc段増幅データを入力して判断処理を行な
う。その結果一定値(A)より小さいので一時最
適データとして登録し、次のd段も判断して小さ
いとでたので、c段とd段を比較し大きい方のc
段(星印)がこの入力に対する最適なデータとし
て抽出される。 Figure 4 is a diagrammatic representation of the judgment process.
The optimal data found in the judgment process is stage C, but
The process leading to this will be explained next. First, the amplification data of the a stage is input and a judgment process is performed, but since it is larger than a certain value (A), the a stage is judged as NG, and the next stage b amplification data is input and a similar judgment process is performed. Since this b-stage is also larger than a certain value, it becomes NG, and the next c-stage amplification data is input and judgment processing is performed. As the result is smaller than the constant value (A), it is temporarily registered as optimal data, and the next d stage is also judged and found to be smaller, so the c and d stages are compared and the larger c
The column (star) is extracted as the optimal data for this input.
以上説明したように、第1の実施例では、増幅
度の異なる増幅器を複数用いることと、入力した
データに対して最適データの判断処理を行なうこ
とにより従来の方法で欠陥とされていた点(下記
に説明)が改良されたのが利点である。 As explained above, the first embodiment uses a plurality of amplifiers with different amplification degrees and performs processing to determine the optimal data for input data. (explained below) has been improved.
改良点
1 各段(増幅度の異なる増幅器)の周波数特性
をそろえることにより、アンプの切り換えによ
る周波数特性の変化がなくなる。Improvement point 1 By making the frequency characteristics of each stage (amplifiers with different amplification degrees) the same, changes in frequency characteristics due to switching of amplifiers are eliminated.
2 出力を監視して増幅段を切り換えるものでな
いので、切り換えの遅れがでない。2. Since the amplification stage is not switched by monitoring the output, there is no delay in switching.
3 プログラム処理のため増幅段の切り換え復元
が容易に行なえる。3. Amplification stages can be easily switched and restored due to program processing.
4 多段の判断処理もハードウエアの構成は複雑
にならないで処理できる。4. Multi-stage judgment processing can be processed without complicating the hardware configuration.
(発明の効果)
本発明は、プログラム処理により入力データの
最適データ抽出を行なつているため基準となる一
定値や入力チヤンネル数等が可変できるという利
点があるので、データのダイナミツクレンジ化に
利用することができることと汎用性に富んでいる
ものである。(Effects of the Invention) The present invention has the advantage that the constant reference value and the number of input channels can be varied because the optimal data extraction of input data is performed through program processing. It can be used and is highly versatile.
第1図は、データ制御方式におけるハードウエ
アの構成図であり、点線は同一の増幅器等が複数
個あることを示す。第2図は、第1図での一部判
断回路の構成を入出力装置別に示したものであ
る。第3図は、プログラムが入力データより最適
データを抽出するための判断処理フローを示した
ものである。第4図は、入力するアナログデータ
1種に対して増幅度の異なるデータを作成して、
その内で最適なデータの判断を行なう方法を示す
図である。
FIG. 1 is a block diagram of hardware in the data control system, and dotted lines indicate that there are a plurality of identical amplifiers, etc. FIG. 2 shows the configuration of a portion of the judgment circuit shown in FIG. 1 for each input/output device. FIG. 3 shows a judgment processing flow for the program to extract optimal data from input data. Figure 4 shows how to create data with different amplification degrees for one type of input analog data.
It is a figure which shows the method of determining the optimal data among them.
Claims (1)
タ処理方式において、アナログデータの入力され
る端子に接続される複数の増幅器とその出力に接
続される判断回路とを具備し、各増幅器が異なる
増幅度を有し、判断回路は各増幅器の出力のうち
所定の値よりも小でかつ当該所定の値に最も近い
値をもつデータを最適データとして出力すること
を特徴とするデータ制御方式。1 A data processing method that amplifies analog data to a predetermined amplitude, which includes a plurality of amplifiers connected to a terminal into which analog data is input and a judgment circuit connected to the output thereof, and each amplifier has a different amplification degree. 1. A data control method, wherein the determination circuit outputs data having a value smaller than a predetermined value and closest to the predetermined value among the outputs of each amplifier as the optimal data.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58085961A JPS59212011A (en) | 1983-05-18 | 1983-05-18 | Data control system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58085961A JPS59212011A (en) | 1983-05-18 | 1983-05-18 | Data control system |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS59212011A JPS59212011A (en) | 1984-11-30 |
JPH0320926B2 true JPH0320926B2 (en) | 1991-03-20 |
Family
ID=13873334
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP58085961A Granted JPS59212011A (en) | 1983-05-18 | 1983-05-18 | Data control system |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS59212011A (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06338796A (en) * | 1993-05-27 | 1994-12-06 | Nec Corp | Receiver |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5961308A (en) * | 1982-09-30 | 1984-04-07 | Fujitsu Ltd | Gain switch control system |
-
1983
- 1983-05-18 JP JP58085961A patent/JPS59212011A/en active Granted
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5961308A (en) * | 1982-09-30 | 1984-04-07 | Fujitsu Ltd | Gain switch control system |
Also Published As
Publication number | Publication date |
---|---|
JPS59212011A (en) | 1984-11-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4554511A (en) | Offset voltage correction network for instantaneous floating point amplifier | |
US4983967A (en) | Transmission of audio in a video signal | |
JPH0320926B2 (en) | ||
US5412386A (en) | Arrangement for converting a plurality of electrical analog measurement signals that are applied simultaneously to its input terminals into a corresponding plurality of digital signals, using an antialiasing filter on the inputs | |
JPH1019848A (en) | Data processor | |
JP2000059218A (en) | A/d converter | |
US5003602A (en) | Speech recognition LSI system | |
US4584560A (en) | Floating point digitizer | |
JPH07101834B2 (en) | Digital signal processor | |
JPH07312551A (en) | A/d conversion method, a/d converter and digital arithmetic processing unit | |
JP3055266B2 (en) | Voice switching control device | |
JP3189187B2 (en) | Digital signal processor | |
JPS62133808A (en) | Variable gain amplifier | |
JPS6331224A (en) | Accuracy improving system for a/d conversion sample value | |
CN116320557A (en) | Control method and electronic equipment | |
JPH0362732A (en) | Synchronizing signal level detector and pedestal level detector | |
JPS5961308A (en) | Gain switch control system | |
KR100200568B1 (en) | Method for accelerating call process speed in a receiving device | |
JPH0783238B2 (en) | Signal processing circuit | |
JPH07248882A (en) | Analog input processor | |
JPH09246928A (en) | Multiplexer | |
JPS63208325A (en) | Analog/ digital converting circuit equipped with preprocessing filter | |
JPH10288611A (en) | Chromatograph | |
JPH04215400A (en) | Digital equalizer device | |
JPH05199114A (en) | Analog digital data converter |