JPH03196096A - Display control device - Google Patents

Display control device

Info

Publication number
JPH03196096A
JPH03196096A JP1337728A JP33772889A JPH03196096A JP H03196096 A JPH03196096 A JP H03196096A JP 1337728 A JP1337728 A JP 1337728A JP 33772889 A JP33772889 A JP 33772889A JP H03196096 A JPH03196096 A JP H03196096A
Authority
JP
Japan
Prior art keywords
image information
processor section
saving
signal
start signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1337728A
Other languages
Japanese (ja)
Inventor
Masaru Tanoshita
勝 田ノ下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Fuji Facom Corp
Original Assignee
Fuji Electric Co Ltd
Fuji Facom Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd, Fuji Facom Corp filed Critical Fuji Electric Co Ltd
Priority to JP1337728A priority Critical patent/JPH03196096A/en
Publication of JPH03196096A publication Critical patent/JPH03196096A/en
Pending legal-status Critical Current

Links

Landscapes

  • Controls And Circuits For Display Device (AREA)

Abstract

PURPOSE:To eliminate the waiting time of a processor section and to shorten the overall time for plotting by providing a saving means which saves the initial set value and start signal necessary for formation of image information during the operation of an image information forming means and means for inputting the initial set value and start signal to the image information forming means right after the end of the formation of the image information. CONSTITUTION:The processor section 1 outputs the start signal S1 to a start signal saving circuit 7. The start signal saving circuit 7 saves the start signal S1 from the processor section 1 therein when a straight line generating circuit 2 is under plotting by referring to an under-plotting signal S2 when the start signal S1 from the processor section 1 is inputted to the saving circuit. A set prohibition signal S3 is simultaneously outputted to the processor section 1. The processor section 1 is so formed as not to change the content of the saving register 8 while this set prohibition signal S3 is outputted. The processor section 1 is no longer necessitated to wait until the image information forming means ends the plotting and since the continuous operation of the image information forming means is possible in this way, the image information is formed at a high speed.

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は表示制御装置に関し、例えば、画像情報生成手
段としての直線発生回路により画像メモリに描画した直
線等の画像情報をCRT等の表示装置に表示するための
表示制御装置に関する。
DETAILED DESCRIPTION OF THE INVENTION (Industrial Application Field) The present invention relates to a display control device. The present invention relates to a display control device for displaying images on a computer.

(従来の技術) 従来におけるこの種の表示制御装置のブロック図を第3
図に示す、同図において、1はプロセッサ部、2は画像
情報生成手段としての直線発生回路、3は初期設定レジ
スタ、4は画像情報が格納される画像メモリである。
(Prior art) A block diagram of a conventional display control device of this type is shown in the third section.
In the figure, 1 is a processor section, 2 is a linear generation circuit as an image information generating means, 3 is an initial setting register, and 4 is an image memory in which image information is stored.

この表示制御装置により、画像メモリ4に直線を描画す
る場合には、次の手順で行なわれる。
When this display control device draws a straight line on the image memory 4, the following procedure is used.

■プロセラサ部1は、直線発生回路2にて直線を発生す
るのに必要な初期設定値(始点アドレス、初期定数、減
算定数、加算定数、直線ピクセル数、描画方向)を計算
する。
(2) The processor unit 1 calculates initial setting values (starting point address, initial constant, subtraction constant, addition constant, number of straight line pixels, drawing direction) necessary for the straight line generation circuit 2 to generate a straight line.

■プロセッサ部1は、直線発生回路2が描画中でないこ
とを描画生信号S2によって検出した場合、上記初期設
定値を初期設定レジスタ3に設定する。
(2) When the processor section 1 detects from the drawing raw signal S2 that the straight line generation circuit 2 is not drawing, it sets the above-mentioned initial setting value in the initial setting register 3.

■プロセッサ部1が起動信号S1を出力して直線発生回
路2を起動させる。
(2) The processor section 1 outputs the activation signal S1 to activate the straight line generation circuit 2.

■直線発生回路2が直線を発生して、画像メモリ4に画
像情報としての直線を描画(格納)する。
(2) The straight line generation circuit 2 generates a straight line and draws (stores) the straight line in the image memory 4 as image information.

(発明が解決しようとする課題) 上記従来の技術において、直線を連続して描画する場合
、プロセッサ部1が次の直線の初期設定値を計算し終え
ても、直線発生回路2が描画を終了していないことを描
画中信号S2によって認識した場合には、次の直線の初
期設定値を初期設定レジスタ3に設定したり、直線発生
回路2を起動したりすることはできない。
(Problem to be Solved by the Invention) In the conventional technology described above, when drawing straight lines continuously, even if the processor unit 1 has finished calculating the initial setting value of the next straight line, the straight line generation circuit 2 finishes drawing. If it is recognized by the drawing-in-progress signal S2 that the line has not been drawn, it is not possible to set the initial setting value of the next straight line in the initial setting register 3 or to start the straight line generation circuit 2.

このため、プロセッサ部1は直線発生回路2が描画を終
了するまで待たされることになり、その分、直線の描画
が遅くなるという問題があった。
For this reason, the processor section 1 is forced to wait until the straight line generation circuit 2 finishes drawing, which causes a problem in that the drawing of the straight line is delayed accordingly.

すなわち、第4図はプロセッサ部1と直線発生回路2と
の動作を経時的に示したものである。図中、プロセッサ
部1の動作において、aは初期設定値の計算処理、bは
初期設定レジスタ3への初期設定値の設定処理、Cは直
線発生回路2の起動処理を示している。
That is, FIG. 4 shows the operation of the processor section 1 and the linear generation circuit 2 over time. In the figure, in the operation of the processor section 1, a indicates the calculation process of the initial setting value, b indicates the setting process of the initial setting value to the initial setting register 3, and C indicates the starting process of the straight line generation circuit 2.

同図から明らかなように、プロセッサ部1が初期設定値
の計算処理aを終了しても、直線発生回路2が描画を終
了していなければ初期設定値の設定処理す以後の処理が
描画終了まで時間tにわたって待たされることがわかる
As is clear from the figure, even if the processor unit 1 finishes the initial setting value calculation process a, if the straight line generation circuit 2 has not finished drawing, the initial setting value setting process and subsequent processes will finish drawing. It can be seen that the user has to wait for a time t.

本発明は上記問題点を解決するために提案されたもので
、その目的とするところは、直線発生回路等の画像情報
生成手段の状態に影響されることなくプロセッサ部の処
理を可能にして、描画処理の高速化を図った表示制御装
置を提供することにある。
The present invention was proposed in order to solve the above problems, and its purpose is to enable the processing of the processor section without being affected by the state of the image information generation means such as the linear generation circuit. An object of the present invention is to provide a display control device that speeds up drawing processing.

(課題を解決するための手段) 上記目的を達成するために、本発明では従来の表示制御
装置に、直線発生回路の如き画像情報生成手段が描画中
に1画像情報の生成に必要な初期設定値と起動信号とを
一旦待避させておく待避手段と、前記画像情報生成手段
が描画を終了した直後に、待避しておいた上記初期設定
値と起動信号とを画像情報生成手段に入力する手段とを
付加したものである。
(Means for Solving the Problems) In order to achieve the above object, the present invention provides a conventional display control device with an image information generating means such as a straight line generation circuit that performs initial settings necessary for generating one image information during drawing. saving means for temporarily saving the value and the start signal; and means for inputting the saved initial setting value and the start signal to the image information generating means immediately after the image information generating means finishes drawing. This is the addition of

(作用) 本発明によれば、プロセッサ部は画像情報生成手段が描
画中であっても、既に計算した初期設定値と起動信号と
を待避手段に待避することによって次の初期設定値の計
算等を行なうことができるため、プロセッサ部の待ち時
間をなくすことができ、また、全体的な描画時間も短縮
することができる。
(Function) According to the present invention, even when the image information generation means is drawing, the processor section saves the already calculated initial setting values and the activation signal to the saving means, thereby calculating the next initial setting value, etc. Therefore, the waiting time of the processor section can be eliminated, and the overall drawing time can also be shortened.

(実施例) 以下、図に沿って本発明の詳細な説明する。(Example) The present invention will be described in detail below with reference to the drawings.

第1図はこの実施例の構成を示すブロック図である。FIG. 1 is a block diagram showing the configuration of this embodiment.

同図において、第3図と同一の構成要素には同一の符号
を付して詳述を省略し、以下、異なる部分を中心に説明
する。すなわち、この実施例で番よ。
In this figure, the same components as in FIG. 3 are denoted by the same reference numerals, and detailed description thereof will be omitted, and the following description will focus on the different parts. That is, in this example.

プロセッサ部1と初期設定レジスタ3との間に初期設定
値を一旦待避しておく待避レジスタ8と。
a save register 8 for temporarily saving initial setting values between the processor section 1 and the initial setting register 3;

プロセッサ部1から画像情報生成手段としての直線発生
回路2へ送られる起動信号S1を一旦待避しておく起動
信号待避回路7とを付加したものであり、これらの待避
レジスタ8及び起動信号待避回路7が本発明における待
避手段を構成している。
A starting signal saving circuit 7 for temporarily saving the starting signal S1 sent from the processor section 1 to the straight line generation circuit 2 as image information generating means is added, and these saving registers 8 and starting signal saving circuit 7 constitutes the evacuation means in the present invention.

以下、この実施例の動作を説明する。The operation of this embodiment will be explained below.

■プロセッサ部1は、直線発生回路2にて直線を発生す
るのに必要な初期設定値を計算する。
(2) The processor section 1 calculates the initial setting values necessary for the straight line generating circuit 2 to generate a straight line.

■プロセッサ部1は、起動信号待避回路7からの設定禁
止信号S、が出力されていなければ、上記初期設定値を
待避レジスタ8に設定する。ここで、設定禁止信号S3
は、プロセッサ部1による待避レジスタ8の内容の変更
を禁止するためのものである。
(2) The processor unit 1 sets the above-mentioned initial setting value in the save register 8 if the setting prohibition signal S from the activation signal save circuit 7 is not output. Here, the setting prohibition signal S3
is for prohibiting the processor section 1 from changing the contents of the save register 8.

■プロセッサ部1は、起動信号S1を起動信号待避回路
7に出力する。
(2) The processor section 1 outputs the activation signal S1 to the activation signal save circuit 7.

■起動信号待避回路7はプロセッサ部1からの起動信号
S1が入力されると、描画中信号S2を参照して直線発
生回路2が描画中の場合には、内部にプロセッサ部1か
らの起動信号S1を待避する。
When the activation signal S1 from the processor section 1 is input, the activation signal saving circuit 7 refers to the drawing signal S2 and, if the straight line generation circuit 2 is drawing, internally outputs the activation signal from the processor section 1. Evacuate S1.

また、同時にプロセッサ部1に対して設定禁止信号S3
を出力する。プロセッサ部1は、この設定禁止信号S、
が出力されている間は待避レジスタ8の内容を変更しな
いようにする。そして、直線発生回路2が描画を終了し
た時点で初期設定取込み信号S4を初期設定レジスタ3
に向けて出力し、初期設定レジスタ3に待避レジスタ8
の内容すなわち初期設定値を取り込む。同時に、起動信
号待避回路7は待避させていた起動信号81′を出力し
て直線発生回路2を起動すると共に、前記設定禁止信号
S3を解除する。
At the same time, a setting prohibition signal S3 is sent to the processor unit 1.
Output. The processor section 1 receives this setting prohibition signal S,
The contents of the save register 8 are not changed while the is being output. Then, when the straight line generation circuit 2 finishes drawing, the initial setting capture signal S4 is sent to the initial setting register 3.
and save register 8 to initial setting register 3.
Import the contents of , that is, the initial setting values. At the same time, the starting signal saving circuit 7 outputs the saving starting signal 81' to start the linear generation circuit 2 and cancels the setting prohibition signal S3.

なお、プロセッサ部1からの起動信号S1が入力された
ときに直線発生回路2が描画中でない場合は、起動信号
待避回路7は直ちに初期設定取込み信号S4と起動信号
S 、/とを出力して直線発生回路2を起動する。
Note that if the straight line generating circuit 2 is not drawing when the starting signal S1 from the processor section 1 is input, the starting signal saving circuit 7 immediately outputs the initial setting capture signal S4 and the starting signals S, /. Activate the straight line generation circuit 2.

■プロセッサ部1は、直線を連続して描画する場合、上
記■〜■の処理を繰り返して行なう。
(2) When drawing straight lines continuously, the processor unit 1 repeatedly performs the processes (1) to (4) above.

上述した直線描画時のプロセッサ部1及び直線発生回l
llI2の動作を第2図に示す。同図のプロセッサ部1
の動作において、第4図と同様にaは初期設定値の計算
処理、Cは直線発生回路2の起動処理であり、またb′
は、待避レジスタ8への初期値待避処理である。
Processor section 1 and straight line generation circuit 1 during straight line drawing described above
The operation of llI2 is shown in FIG. Processor section 1 in the same figure
In the operation, as in FIG. 4, a is the initial setting value calculation process, C is the startup process of the linear generation circuit 2, and b'
is an initial value saving process to the save register 8.

この第2図において、時刻t工でプロセッサ部1が初期
設定値の計算を終了したときに直線発生回路2は描画中
であるが、プロセッサ部1は、設定禁止信号S3が存在
しないことを条件として直ちに待避レジスタ8への待避
処理b′及び直線発生回路2の起動処理Cの一部として
起動信号s1の起動信号待避回路7への待避処理を行な
う、プロセッサ部1では、以後も連続的に処理a、b’
Cを繰返し実行する。
In FIG. 2, when the processor section 1 finishes calculating the initial setting value at time t, the straight line generating circuit 2 is drawing, but the processor section 1 is under the condition that the setting prohibition signal S3 does not exist. The processor section 1 immediately performs the saving process b' to the saving register 8 and the saving process of the starting signal s1 to the starting signal saving circuit 7 as part of the starting process C of the linear generation circuit 2. Processing a, b'
Repeat C.

そして1時刻t2において1回の描画が終了すると、こ
の時点で描画中信号stが解除されるため、起動信号待
避回路7は直ちに初期設定取込み信号S4と起動信号8
1′とを出方し、直線発生回路2を再起動する。これに
より1時刻t1において初期値設定処理aが終了した画
像情報としての直線が、直線発生回路2により連続的に
描画されることになる。
When one drawing is completed at time t2, the drawing signal st is canceled at this point, so the starting signal saving circuit 7 immediately outputs the initial setting capture signal S4 and the starting signal 8.
1' and restart the straight line generating circuit 2. As a result, straight lines as image information for which the initial value setting process a has been completed at time t1 are continuously drawn by the straight line generating circuit 2.

従ってこの実施例によれば、プロセッサ部1の動作に従
来存在したような待ち時間が生じず、また、直線発生回
路2もs戦時間なく連続的に描画動作を行なうことがで
きるものである。
Therefore, according to this embodiment, there is no waiting time that conventionally existed in the operation of the processor section 1, and the straight line generation circuit 2 can also perform drawing operations continuously without any waiting time.

なお、上記実施例では本発明を直線描画装置に適用した
場合について説明したが、本発明は直線のみならず種々
の図形や文字等の画像情報を表示するための表示制御装
置に適用可能である。
Although the above embodiment describes the case where the present invention is applied to a straight line drawing device, the present invention can be applied to a display control device for displaying image information such as not only straight lines but also various figures and characters. .

(発明の効果) 以上のように本発明によれば、画像情報生成手段が画像
情報を生成中であっても、プロセッサ部は次の画像情報
の生成に必要な初期設定値や起動信号を待避手段に設定
、待避させて次の処理に移ることができる。
(Effects of the Invention) As described above, according to the present invention, even when the image information generation means is generating image information, the processor section saves initial setting values and activation signals necessary for generation of the next image information. It is possible to set it in the means, save it, and move on to the next process.

このため、プロセッサ部は画像情報生成手段が描画を終
了するまで待つ必要がなくなると共に、画像情報生成手
段が連続的に動作できるため、画像情報を高速に生成す
ることができる等の利点がある。
Therefore, the processor section does not need to wait until the image information generation means finishes drawing, and since the image information generation means can operate continuously, there are advantages such as being able to generate image information at high speed.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の一実施例としての直線描画装置のブロ
ック図、第2図はプロセッサ部及び直線発生回路の動作
を示す説明図、第3図は従来の技術を説明するための直
線描画装置のブロック図、第4図は第3図におけるプロ
セッサ部及び直線発生回路の動作を示す説明図である。 1・・・プロセッサ部 3・・・初期設定レジスタ 7・・・起動信号待避回路 2・・・直線発生回路 4・・・画像メモリ 8・・・待避レジスタ
FIG. 1 is a block diagram of a straight line drawing device as an embodiment of the present invention, FIG. 2 is an explanatory diagram showing the operation of the processor section and the straight line generation circuit, and FIG. 3 is a straight line drawing for explaining the conventional technique. FIG. 4, a block diagram of the apparatus, is an explanatory diagram showing the operation of the processor section and the linear generation circuit in FIG. 3. 1... Processor section 3... Initial setting register 7... Start signal save circuit 2... Straight line generation circuit 4... Image memory 8... Save register

Claims (1)

【特許請求の範囲】 表示するべき画像情報を生成する画像情報生成手段と、
この画像情報生成手段により生成された画像情報が格納
される画像メモリとを備えた表示制御装置において、 前記画像情報生成手段の動作中に、この画像情報生成手
段における画像情報の生成に必要な初期設定値と前記画
像情報生成手段を起動するための起動信号とを待避させ
る待避手段と、 前記画像情報生成手段による画像情報の生成終了直後に
、前記待避手段に待避させておいた前記初期設定値及び
起動信号を前記画像情報生成手段に入力する手段とを備
えたことを特徴とする表示制御装置。
[Claims] Image information generation means for generating image information to be displayed;
In a display control device equipped with an image memory in which image information generated by this image information generation means is stored, during the operation of the image information generation means, initialization necessary for generation of image information in this image information generation means is performed. Saving means for saving a set value and a start signal for starting the image information generating means; and the initial setting value saved in the saving means immediately after the image information generating means finishes generating the image information. and means for inputting an activation signal to the image information generating means.
JP1337728A 1989-12-25 1989-12-25 Display control device Pending JPH03196096A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1337728A JPH03196096A (en) 1989-12-25 1989-12-25 Display control device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1337728A JPH03196096A (en) 1989-12-25 1989-12-25 Display control device

Publications (1)

Publication Number Publication Date
JPH03196096A true JPH03196096A (en) 1991-08-27

Family

ID=18311409

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1337728A Pending JPH03196096A (en) 1989-12-25 1989-12-25 Display control device

Country Status (1)

Country Link
JP (1) JPH03196096A (en)

Similar Documents

Publication Publication Date Title
KR940025337A (en) Image signal processing device and processing method
JPH04242287A (en) Image processor
JPH03196096A (en) Display control device
JP3154741B2 (en) Image processing apparatus and system
JP3001348B2 (en) Moving image display method
JPS62203283A (en) Picture processing processor
JP2853601B2 (en) Image processing device
JP2793374B2 (en) Image data processing device
JP2000284942A (en) Method and device for controlling picture display
JPH0546470A (en) Picture memory control system
KR950013119B1 (en) A circuit for superposing image and graphic data
JPH0268672A (en) Address generating part for picture processing processor
JP3043786B2 (en) Drawing circuit
JPH0398163A (en) Vector data processor
JPH0896112A (en) Image data processor and information system using the same
JPH10334250A (en) Anti-alias processor and image processing unit
JPH0588658A (en) Display controller
JPH03189692A (en) Image display device
JPH08339433A (en) Method and device for data processing, and image processor
JPH01144175A (en) Correction control system for vector drawing data
JPH06118930A (en) Device and system for display control
JPS6280731A (en) Transaction parallel processing control system based upon multiplexing of picture buffer
JPH0594502A (en) Image signal processor
JP2002140188A (en) Graphic accelerator, display method, and recording medium
JPS63206878A (en) Image processor