JPH0319420A - Reference level conversion circuit - Google Patents
Reference level conversion circuitInfo
- Publication number
- JPH0319420A JPH0319420A JP1152354A JP15235489A JPH0319420A JP H0319420 A JPH0319420 A JP H0319420A JP 1152354 A JP1152354 A JP 1152354A JP 15235489 A JP15235489 A JP 15235489A JP H0319420 A JPH0319420 A JP H0319420A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- power supply
- circuit
- electrical signal
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 title claims description 13
- 230000015556 catabolic process Effects 0.000 abstract description 6
- 230000037431 insertion Effects 0.000 abstract 1
- 238000003780 insertion Methods 0.000 abstract 1
- 230000000694 effects Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
Landscapes
- Manipulation Of Pulses (AREA)
- Logic Circuits (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は電気信号で特にパルス信号の信号基準レベルを
変換する回路の改良に関するものである。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to an improvement in a circuit for converting a signal reference level of an electrical signal, particularly a pulse signal.
本発明はプラス系,マイナス系どちらでも電源系選択端
子への電圧を変えることにより対応することができるI
Cに用いて特に有効な発明である。The present invention can handle both positive and negative systems by changing the voltage to the power system selection terminal.
This invention is particularly effective when used for C.
用ダイオードを適切な部分に付加することにより同一機
能の回路ブロックでありながら,この回路専用の端子を
従来3端子のものを1端子のみに減らしたものである。Although the circuit blocks have the same function, the number of terminals dedicated to this circuit has been reduced from the conventional three terminals to only one terminal by adding a diode to an appropriate part.
本考案に最も近い従来例を第2図に示す。(例えば,実
願昭63−165779)ここで1は信号入力端子,2
は信号出力端子,3はハイレベル設定用電圧供給端子,
4はローレベル設定用電圧供給端子,5は電源系選択端
子A,6は電源系選択端子B,7は入力用トランジスタ
,8は出力用トランジスタ,9はバイパス用トランジス
タ,10は負荷抵抗A,11は負荷抵抗Bである。The conventional example closest to the present invention is shown in FIG. (For example, Utility Application No. 63-165779) Here, 1 is a signal input terminal, 2
is a signal output terminal, 3 is a voltage supply terminal for high level setting,
4 is a voltage supply terminal for setting a low level, 5 is a power system selection terminal A, 6 is a power system selection terminal B, 7 is an input transistor, 8 is an output transistor, 9 is a bypass transistor, 10 is a load resistance A, 11 is a load resistance B.
どのようなときに,このようなパルス信号基準レベル変
換回路が必要になるかというと,信号入力端子1に加え
られる信号が,TTL ICから出力されるレベル0
〜5Vであるのに対し,TTLレベルのパルスを必要と
する出力側の回路全体が計されている回路であった場合
,このようなインターフェスとしての変換回路が必要と
なる。つまり各々信号出力端子2でプラス電源系でO〜
5V,マイナス電源系で−12V〜−7vのパルスが必
要々場合である。When does such a pulse signal reference level conversion circuit become necessary? The signal applied to signal input terminal 1 is output from the TTL IC at level 0.
~5V, but if the entire output side circuit requires TTL level pulses, a conversion circuit like this as an interface will be required. In other words, each signal output terminal 2 is O ~ in the positive power supply system.
This is the case when a pulse of -12V to -7V is required in a 5V, negative power supply system.
以下.順を追って動作を説明する。below. The operation will be explained step by step.
まず,プラス電源系( +12V,OV)で回路全体(
出力側)が動作している場合,ハイレベル設定用電圧供
給端子3は+12V,ローレベル設定用電圧供給端子4
はOV,電源系選択端子A5はOV,電源系選択端子B
6は5Vに設定する。こうして入力端子1に OV→5
■のTTLレペル信号を加えた場合.入力トランジスタ
7はカットオフの状態になり,バイパス用トランジスタ
9は動作状態となる。つまり,このとき信号はバイパス
用トランジスタ9側のみをとおることになり,出力端子
2にはO−P5Vのパルス信号が得られる。First, the whole circuit (
When the output side) is operating, the voltage supply terminal 3 for high level setting is +12V, and the voltage supply terminal 4 for low level setting is +12V.
is OV, power system selection terminal A5 is OV, power system selection terminal B
6 is set to 5V. In this way, input terminal 1 has OV→5
■When TTL level signal is added. The input transistor 7 is in a cut-off state, and the bypass transistor 9 is in an operating state. That is, at this time, the signal passes only through the bypass transistor 9 side, and a pulse signal of O-P5V is obtained at the output terminal 2.
また,マイナス電源系( QV,−12V)で動作して
いる場合,ハイレベル設定用電圧供給端子3は5V,ロ
ーレベル設定用電圧供給端子4は−12■,電源系選択
端子A5は5v,il源系選択端子B6はOVに設定す
る。また負荷抵抗A10,負荷抵抗Bllの抵抗比は1
2:5となっていろものとする。こうして入力端子1に
OV→5vの信号が入力された場合,パイバス用トラン
ジスタ9はカットオフ状態となり,入力トランジスタ7
は動作状態となる。このとき入力トランジスタ7のコレ
クタ部は5V→OVのパルスレベルとなり出力トランジ
スタ8のコレクタ出力部は−12V→5vのパルスレベ
ルとなる。そうして出力端子2では負荷抵抗A, B
により分割されることにより,−12V→−7vの適正
なパルスレベルを得られることになる。In addition, when operating on a negative power supply system (QV, -12V), the voltage supply terminal 3 for high level setting is 5V, the voltage supply terminal 4 for low level setting is -12V, the power supply system selection terminal A5 is 5V, The illumination source system selection terminal B6 is set to OV. Also, the resistance ratio of load resistance A10 and load resistance Bll is 1
If the ratio is 2:5, it will be Iromono. In this way, when a signal of OV→5v is input to the input terminal 1, the pie bus transistor 9 enters the cut-off state, and the input transistor 7
becomes operational. At this time, the collector portion of the input transistor 7 has a pulse level of 5V→OV, and the collector output portion of the output transistor 8 has a pulse level of −12V→5V. Then, at output terminal 2, load resistances A and B
By dividing by , an appropriate pulse level of -12V→-7V can be obtained.
このように,この回路例ではプラス電源系でもマイナス
電源系でも使用可能なパルス信号基準レベル変換回路と
なっている。そして,そのプラス電源系,マイナス電源
系の切り替えのために必要な端子は,ハイレベル設定用
端子3,ローレベル設定用端子4,電源系選択端子A5
,電源系選択端子B6の4端子となる。しかし,この内
ローレベル設定用端子4は回路全体がどちらの電源系で
動いている場合でも,回路中の最低電位を供給する端子
と共通に使用できる。In this way, this circuit example is a pulse signal reference level conversion circuit that can be used in either a positive power supply system or a negative power supply system. The terminals required for switching between the positive power system and negative power system are high level setting terminal 3, low level setting terminal 4, and power system selection terminal A5.
, and the power supply system selection terminal B6. However, the low level setting terminal 4 can be used in common with the terminal that supplies the lowest potential in the circuit, regardless of which power supply system the entire circuit is operating on.
そのため,この回路ブロックで独自に必要な端子は,ハ
イレベル設定用端子3,電源系選択端子A5,電源系選
択端子6の3端子となる。次の表は,第2図の回路にお
ける各端子への印加電圧と電源系との関係を示すもので
ある。Therefore, the three terminals uniquely required for this circuit block are the high level setting terminal 3, the power system selection terminal A5, and the power system selection terminal 6. The following table shows the relationship between the voltage applied to each terminal and the power supply system in the circuit of FIG. 2.
前述の従米技術では,この変換回路に汎用性(出力側回
路の電源系が変更されても回路の変更無しに対応できる
)を持たせるために新たに3つの制御用端子が必要であ
る。このことは,この回路ブロックを含む全体回路をI
C化した場合等,専用に3つの端子(ピン)を必要とす
るということであり,ICビン数の増大をまねく。一方
,ICのビン数は制限されることが多く,従来からこの
ことは問題となっていた。The conventional technology described above requires three additional control terminals in order to give this conversion circuit versatility (even if the power supply system of the output side circuit is changed, it can be handled without changing the circuit). This means that the entire circuit including this circuit block is
When converting to C, etc., three dedicated terminals (pins) are required, leading to an increase in the number of IC bins. On the other hand, the number of IC bins is often limited, and this has traditionally been a problem.
本発明は,このIC化時のビン数増加をできる限り少な
くするために,この回路ブロソクで必要とする制御用端
子を減らそうとするものである。The present invention aims to reduce the number of control terminals required in this circuit block in order to minimize the increase in the number of bins when integrated into an IC.
本発明は上記目的を達成するため,X源系選択端子A,
Bを共通使用するように,その端子間にインバータ部分
を挿入して,電源系選択端子A5を不要とした。また,
従来プラス電源系のとき5V,マイナス電源系のときO
Vで動かしていた電源系選択端子B6をプラス,マイナ
スどちらの電源系のときでも,その電源系の高電圧側端
子と共通に使用できるようにするため,1ヶのダイオー
ド接続のラテラルPNP }ランジスタを挿入したもの
である。In order to achieve the above object, the present invention has the following features:
An inverter section is inserted between the terminals so that A5 is commonly used, thereby eliminating the need for the power supply system selection terminal A5. Also,
5V for conventional positive power supply system, O for negative power supply system
In order to make it possible to use the power system selection terminal B6, which was previously operated by V, as the high voltage side terminal of the power system, regardless of whether it is a positive or negative power system, one diode-connected lateral PNP transistor was installed. is inserted.
インバータを挿入した結果,従来必要であった電源系選
択端子Aが不要と!より,必要端子数が1個減った。As a result of inserting the inverter, the power system selection terminal A that was previously required is no longer necessary! As a result, the number of required terminals has been reduced by one.
また,インバータ入力用トランジスタにラテラルPNP
}ランジスタを使用したこと,また入力用トランジスタ
のエミノタ部にダイオード接続のラテラルPNP }ラ
ンジスタを挿入したことにより,電源系選択端子Bがプ
ラス電源系の場合,従来耐圧の問題で5Vとしたものが
,それ以上の電圧でも使用可能つまり,回路中の高電位
側電圧との共用が可能になる。そのため,この回路独自
で必要な制御端子は1個のみとすることができる。In addition, lateral PNP is used for the inverter input transistor.
}By using a transistor and by inserting a diode-connected lateral PNP transistor in the emitter section of the input transistor, when the power supply system selection terminal B is a positive power supply system, the conventional setting of 5V due to withstand voltage issues is In other words, it can be used with the high potential side voltage in the circuit. Therefore, only one control terminal is required for this circuit.
以下,本発明の一実施例を第1図を用いて説明する。第
2図で説明した従来例と異なるのは,インバータ用トラ
ンジスタl2により構成されるインバータ部と,耐圧破
壊恍護用ダイオード13を付加した点である。An embodiment of the present invention will be described below with reference to FIG. The difference from the conventional example explained in FIG. 2 is that an inverter section constituted by an inverter transistor l2 and a diode 13 for protecting against voltage breakdown are added.
まず,プラス1源系( +12 Vs O V )で回
路全体が動作している場合,ハイレベル設定用電圧供給
端子3は+12v,ローレベル設定用電圧供給端子4は
0■,電源系選択端子15は12Vに設定する。こうし
て入力端子1にOV→5VのTTLレペル信号を加えた
場合,入力トランジスタ7はカットオフの状態となる。First, when the entire circuit is operating with a plus 1 power supply system (+12 Vs O V), the voltage supply terminal 3 for high level setting is +12V, the voltage supply terminal 4 for low level setting is 0■, and the power system selection terminal 15 is set to 12V. In this way, when a TTL level signal of OV→5V is applied to the input terminal 1, the input transistor 7 enters a cut-off state.
このとき,耐圧破壊保護用ダイオード13がないと入力
トランジスタ7のエミッタベース間に最大12Vの電圧
がかがることになり,通常のNPNトランジスタのエミ
ッタベス間の耐圧が8V程度以下であることを考えると
逆方向に電流が流れ異常動作,破壊を招く。しかしここ
で,逆耐圧がIOV以上あるようなダイオード(この例
ではラテラルPNP使用のダイオード)を直列に挿入し
ているため,正常動作となる。またインバータ用トラン
ジスタ12もカソトオフの状態となり,その結果バイパ
ス用トランジスタ9は動作状態となる。つまり,このと
き信号はバイパス用トランジスタ9側のみをとおること
になり,出力端子2には0−5Vのパルス信号が得られ
る。At this time, if there is no voltage breakdown protection diode 13, a maximum voltage of 12V will be applied between the emitter and base of the input transistor 7, considering that the withstand voltage between the emitter and base of a normal NPN transistor is about 8V or less. Current flows in the opposite direction, leading to abnormal operation and destruction. However, since a diode (in this example, a diode using lateral PNP) with a reverse withstand voltage equal to or higher than IOV is inserted in series, normal operation is achieved. Further, the inverter transistor 12 is also turned off, and as a result, the bypass transistor 9 is turned on. That is, at this time, the signal passes only through the bypass transistor 9 side, and a 0-5V pulse signal is obtained at the output terminal 2.
また,マイナス電源系( QV.−12V)で動作して
いる場合,ハイレベル設定用電圧供給端子3は5V,ロ
ーレベル設定用電圧供給端子4はーl2V,電源系選択
端子15はOVに設定する。また負荷抵抗AIOと負荷
抵抗Bllの抵抗比は従来例同様12:5となっている
ものとする○この状態では,インバータ用トランジスタ
12はオンの状態と紅っており,従来例での電源系選択
端子A相当部分14の電圧は5■と紅っている。こうし
て入力端子1に0■→5vの信号が入力された場合,バ
イパス用トランジスタ9はカットオフ状態となり,入力
トランジスタ7および耐圧破壊保護用ダイオード13は
動作状態となる。In addition, when operating on a negative power supply system (QV.-12V), the voltage supply terminal 3 for high level setting is set to 5V, the voltage supply terminal 4 for low level setting is set to -12V, and the power supply system selection terminal 15 is set to OV. do. It is also assumed that the resistance ratio between the load resistor AIO and the load resistor Bll is 12:5 as in the conventional example. In this state, the inverter transistor 12 is turned on and red, and the power supply system in the conventional example is The voltage at the portion 14 corresponding to selection terminal A is 5■. In this way, when a signal of 0.times..fwdarw.5 V is input to the input terminal 1, the bypass transistor 9 enters the cut-off state, and the input transistor 7 and the voltage breakdown protection diode 13 enter the operating state.
このとき入力トランジスタ7のコレクタ部は5V.OV
のパルスレベルとなり出力トランジスタ8のコレクタ出
力部は−12V→5vのパルスレベルと々る。そうして
出力端子2では負荷抵抗A,Bにより分割されることに
より−12V→−7vの適正なパルスレベルを得られる
ことになる。At this time, the collector portion of the input transistor 7 is 5V. O.V.
The pulse level of the collector output portion of the output transistor 8 increases from -12V to 5V. Then, at the output terminal 2, by being divided by the load resistors A and B, an appropriate pulse level of -12V→-7V can be obtained.
このように,この実施例ではプラス電源系でもマイナス
電源系でも使用可能なパルス信号基準レベル変換回路と
なっている。In this way, this embodiment provides a pulse signal reference level conversion circuit that can be used in either a positive power supply system or a negative power supply system.
そして従来例と異なり必要な端子はハイレベル設定用端
子3,ローレベル設定用端子4.t源系選択端子B6の
3端子となる。また従来例と同じく,ローレベル設定用
端子4は回路全体がどちらの電源系で動いている場合で
も,回路中の最低電位を供給できる端子と共通に使用で
きる。さらに本実施例では,i源系選択端子Bは回路全
体がどちらの電源系で動いている場合でも,回路中の高
電位側電圧供給端子と共通に使用できる,、このため,
この回路ブロックで独自に必要な端子はハイレベル設定
用端子3のみとなる。次の表は本発明の実施例における
端子への印加電圧と電〔発明の効果〕
本発明によれば.ただ1個の端子増加のみで,パルス信
号基準レベル変換回路を実現できることになり.特に本
回路ブロックをIC回路の一部分とし,て使用する場合
,使用素子のわずかな増大(本実施例では4個であるが
,ICの場合4個の素子数増加はほとんど無視できる)
で,ICのビン数増加を・従来の3ピンから,わずかl
ビンに減らすことができるという,犬きk効果を生む。Unlike the conventional example, the required terminals are a high level setting terminal 3 and a low level setting terminal 4. There are three terminals including the t-source system selection terminal B6. Also, as in the conventional example, the low level setting terminal 4 can be used in common with the terminal capable of supplying the lowest potential in the circuit, regardless of which power supply system the entire circuit is operating on. Furthermore, in this embodiment, the i source system selection terminal B can be used in common with the high potential side voltage supply terminal in the circuit, regardless of which power system the entire circuit is operating on.
The only terminal required uniquely in this circuit block is the high level setting terminal 3. The following table shows the voltages and voltages applied to the terminals in the embodiments of the present invention. [Effects of the Invention] According to the present invention. A pulse signal reference level conversion circuit can be realized by adding only one terminal. Especially when this circuit block is used as a part of an IC circuit, there is a slight increase in the number of elements used (in this example, there are four elements, but in the case of an IC, the increase in the number of elements by four can be almost ignored).
This increases the number of IC bins from the conventional 3 pins to just 1 pin.
This creates a dog-like effect in that it can be reduced to a bottle.
第1図は本発明の一実施例を示す回路図,第2図は従来
例の回路図である。
l:信号人力端子,2:信号出力端子,3:ハイレベル
設定用電圧供給端子,4:ロ一レベル設定用電圧供給端
子,6.15: 電源系選択端子B,7二人カトランジ
スタ,9:バイパス用トランジスタ,12:インバータ
用トランジスタ,13:耐圧破壊保護用ダイオード。
第1図FIG. 1 is a circuit diagram showing an embodiment of the present invention, and FIG. 2 is a circuit diagram of a conventional example. l: Signal power terminal, 2: Signal output terminal, 3: Voltage supply terminal for high level setting, 4: Voltage supply terminal for low level setting, 6.15: Power supply system selection terminal B, 7 two-person transistor, 9 : Bypass transistor, 12: Inverter transistor, 13: Voltage breakdown protection diode. Figure 1
Claims (1)
変換する電気信号基準レベル変換回路において、入力端
子と出力端子の間が複数経路になっており、その経路の
一方がエミッタを信号入力端子に接続し、コレクタを出
力端子と接続し、ベースをインバータ回路の出力に接続
し、該インバータ回路の入力に印加する電圧によりオン
オフするトランジスタで構成されることを特徴とする電
気信号の基準レベル変換回路。 2、単一の電源系の電気信号を他の電源系の電気信号に
変換する電気信号基準レベル変換回路において、ベース
を入力端子、コレクタをハイレベル設定用電圧供給端子
に抵抗を介して接続するとともに後記出力トランジスタ
のベースに接続し、エミッタを少なくとも1つ以上のダ
イオードを介して電源選択端子とに接続した入力トラン
ジスタとエミッタを前記ハイレベル設定用電圧供給端子
に接続し、コレクタを直列接続された2つの抵抗を介し
てローレベル設定用電圧供給端子に接続した前記出力ト
ランジスタと、接続点を出力端子とした前記直列接続し
た抵抗で構成されることを特徴とする電気信号の基準レ
ベル変換回路。 3、単一の電源系の電気信号を他の電源系の電気信号に
変換する電気信号基準レベル変換回路において、ベース
を入力端子、コレクタをハイレベル設定用電圧供給端子
に抵抗を介して接続するとともに、後記出力トランジス
タのベースに接続し、エミッタを少なくとも1つ以上の
ダイオードを介して、電源選択端子とに接続した入力ト
ランジスタとエミッタを前記ハイレベル設定用電圧供給
端子に接続し、コレクタを直列接続された2つの抵抗を
介して、ローレベル設定用電圧供給端子に接続した前記
出力トランジスタと、該接続点を出力端子とするととも
に、前記直列接続した抵抗の接続点とコレクタを接続し
、エミッタを前記信号入力端子に接続し、ベースを直列
接続された2つの抵抗を介して、前記ローレベル設定用
電圧に接続したバイパス用トランジスタと、該2つの抵
抗の接続点とコレクタを接続し、エミッタを前記ハイレ
ベル設定用電圧供給端に接続し、ベースを抵抗を介して
前記電源選択端子に接続したインバータ用トランジスタ
で構成されることを特徴とする電気信号の基準レベル変
換回路。[Claims] 1. In an electrical signal reference level conversion circuit that converts an electrical signal from a single power supply system to an electrical signal from another power supply system, there are multiple paths between the input terminal and the output terminal, One of the paths is composed of a transistor whose emitter is connected to a signal input terminal, whose collector is connected to an output terminal, whose base is connected to the output of an inverter circuit, and which is turned on and off by the voltage applied to the input of the inverter circuit. An electrical signal reference level conversion circuit characterized by: 2. In an electrical signal reference level conversion circuit that converts an electrical signal from a single power supply system to an electrical signal from another power supply system, connect the base to the input terminal and the collector to the voltage supply terminal for high level setting via a resistor. and an input transistor whose emitter is connected to the base of an output transistor to be described later, and whose emitter is connected to a power supply selection terminal via at least one diode, whose emitter is connected to the high-level setting voltage supply terminal, and whose collector is connected in series. An electrical signal reference level conversion circuit comprising: the output transistor connected to a low level setting voltage supply terminal via two resistors; and the series-connected resistor with the connection point as an output terminal. . 3. In an electrical signal reference level conversion circuit that converts an electrical signal from a single power supply system to an electrical signal from another power supply system, connect the base to the input terminal and the collector to the voltage supply terminal for high level setting via a resistor. At the same time, the input transistor is connected to the base of the output transistor described later, and the emitter is connected to the power supply selection terminal through at least one diode, and the emitter is connected to the voltage supply terminal for high level setting, and the collector is connected in series. The output transistor is connected to the low level setting voltage supply terminal through two connected resistors, and the connection point is used as an output terminal, and the connection point of the series-connected resistors is connected to the collector, and the emitter is connected to the connection point of the resistor connected in series. is connected to the signal input terminal, the base is connected to the low level setting voltage through two resistors connected in series, the collector is connected to the connection point of the two resistors, and the emitter is connected to the signal input terminal. A reference level conversion circuit for electrical signals, characterized in that the circuit comprises an inverter transistor whose base is connected to the high level setting voltage supply terminal and whose base is connected to the power supply selection terminal via a resistor.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1152354A JPH0319420A (en) | 1989-06-16 | 1989-06-16 | Reference level conversion circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1152354A JPH0319420A (en) | 1989-06-16 | 1989-06-16 | Reference level conversion circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0319420A true JPH0319420A (en) | 1991-01-28 |
Family
ID=15538711
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1152354A Pending JPH0319420A (en) | 1989-06-16 | 1989-06-16 | Reference level conversion circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0319420A (en) |
-
1989
- 1989-06-16 JP JP1152354A patent/JPH0319420A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4194147A (en) | Parallel connected switching regulator system | |
DE69122419T2 (en) | Protection circuit for a semiconductor device | |
EP0409328B1 (en) | A switched bridge circuit | |
US20020135344A1 (en) | Load driving system and method thereof | |
US6236582B1 (en) | Load share controller for balancing current between multiple supply modules | |
JPH0319420A (en) | Reference level conversion circuit | |
JPH0724815Y2 (en) | Reference level conversion circuit | |
CN112235897B (en) | Multi-output current-limiting control circuit | |
CN217112630U (en) | Comparator circuit and pulse signal detection device for vehicle generator | |
KR200235000Y1 (en) | Overcurrent Detection Circuit for Switching Devices for Railway Vehicles | |
JPS6282367A (en) | Short-circuit detecting circuit | |
SU1476447A1 (en) | Bipolar voltage stabilizer with protection | |
JP2662397B2 (en) | Drive control IC | |
SU1159003A1 (en) | D.c.voltage stabilizer | |
US5616971A (en) | Power switching circuit | |
JPS63305613A (en) | Bidirectional interface forming electronic apparatus | |
SU1649651A1 (en) | Electronic switch | |
GB1604435A (en) | Electrical circuit with load continuity detector | |
JPH01172034A (en) | Lamp output protection network in electronic controller | |
US6236547B1 (en) | Zener zapping device and zener zapping method | |
KR890002555Y1 (en) | Operation circuit of power transister | |
JPS62135230A (en) | Multi-output source apparatus | |
SU1171941A1 (en) | Semibridge transistor inverter | |
JPH0218821A (en) | Switch input circuit | |
KR100393557B1 (en) | LCD back-light inverter |