JPH03190479A - Conversion method for video signal - Google Patents
Conversion method for video signalInfo
- Publication number
- JPH03190479A JPH03190479A JP1330485A JP33048589A JPH03190479A JP H03190479 A JPH03190479 A JP H03190479A JP 1330485 A JP1330485 A JP 1330485A JP 33048589 A JP33048589 A JP 33048589A JP H03190479 A JPH03190479 A JP H03190479A
- Authority
- JP
- Japan
- Prior art keywords
- video signal
- hdtv
- field
- edtv
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 8
- 238000006243 chemical reaction Methods 0.000 title description 6
- 230000015654 memory Effects 0.000 claims abstract description 21
- 239000011159 matrix material Substances 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 8
Landscapes
- Television Systems (AREA)
Abstract
Description
【発明の詳細な説明】
「産業上の利用分野」
本発明はＥＤＴＶ （クリアビジョン）の映像信号を、
ＨＤＴＶ （ハイビジョン）の映像信号に変換するため
の映像信号の変換方法に関するものである。[Detailed Description of the Invention] "Industrial Application Field" The present invention uses EDTV (clear vision) video signals,
The present invention relates to a method of converting a video signal to an HDTV (high-definition) video signal.
「従来の技術」
一般に、ＥＤＴＶではＮＴＳＣ方式の画質改善として走
査周波数を倍速とし、かつノンインターレス化が行なわ
れている。このＥＤＴＶの映像信号は具体的には走査線
５２５本、ノンインターレス走査、フィールド周波数５
９．９４ ［Ｈｚｌ 、アスペクト比４：３である。こ
れに対し、ＨＤＴＶの映像信号は走査線１１２５本、イ
ンターレス走査、フィールド周波数６０．００ ［Ｈｚ
ｌ 、アスペクト比１６：９である。"Prior Art" Generally, in EDTV, the scanning frequency is doubled and non-interlaced is performed to improve the image quality of the NTSC system. Specifically, this EDTV video signal has 525 scanning lines, non-interlace scanning, and a field frequency of 5.
9.94 [Hzl], aspect ratio 4:3. In contrast, HDTV video signals have 1125 scanning lines, interlace scanning, and a field frequency of 60.00 [Hz].
l, and the aspect ratio is 16:9.
［発明が解決しようとする課題」
ＨＤＴＶの映像信号をＨＤＴＶの映像機器でも受像でき
ることが望まれている。[Problems to be Solved by the Invention] It is desired that HDTV video signals can be received by HDTV video equipment.
ところが、ＥＤＴＶとＨＤＴＶでは、前述のように、走
査線の数の違い、ノンインターレスとインターレスの違
い、フィールド周波数の違い、アスペクト比の違いなど
があり、ＥＤＴＶの映像信号をそのままＨＤＴＶにて利
用することができなかった。However, as mentioned above, there are differences in the number of scanning lines, non-interlaced and interlaced, field frequencies, and aspect ratios between EDTV and HDTV, so EDTV video signals cannot be directly transmitted to HDTV. could not be used.
本発明は、ＥＤＴＶの映像信号を簡単な方法で変換でき
るものを得ることを目的とする。SUMMARY OF THE INVENTION An object of the present invention is to obtain an apparatus that can convert an EDTV video signal using a simple method.
「課題を解決するための手段」
本発明は、ＥＤＴＶの５２５本ノンインターレス走査の
映像信号を、ＨＤＴＶの１１２５本インターレス走査に
変換する場合において、前記映像信号を第１、第２のフ
ィールドメモリにフレーム毎に交互に記憶し、これら第
１、第２のフィールドメモリの同一データを前記ＨＤＴ
Ｖの垂直同期信号に同期してフィールド単位で読出して
インターレス走査するようにした変換方法である。"Means for Solving the Problems" The present invention provides a method for converting a 525-line non-interlaced scanning video signal of EDTV into a 1125-line interlaced scanning video signal of HDTV. The same data in the first and second field memories is stored in the memory alternately frame by frame.
This conversion method performs interlace scanning by reading field by field in synchronization with a vertical synchronizing signal of V.
「作用」
ＥＤＴＶの映像信号は２つのフィールドメモリにフレー
ム毎に交互に記憶し、最初の１フイ一ルド分の５２５本
をＨＤＴＶの１１２５本のうちの１つおきの５６２．５
ライン内におさめ、同一の５２５本のデータを残りの１
つおきの５６２．５ライン内に再度おさめてインターレ
スにより１つの画像として表示する。``Operation'' EDTV video signals are stored alternately frame by frame in two field memories, and the first 525 signals of one field are stored in every other 562.5 of the 1125 signals of HDTV.
The remaining 1 line contains the same 525 lines of data.
The images are again placed within 562.5 lines and displayed as one image by interlacing.
「実施例」 以下、本発明の一実施例を図面に基き説明する。"Example" Hereinafter, one embodiment of the present invention will be described based on the drawings.
第１図におイテ、ＥＤＴＶ（７）映像信号（Ｙ） （Ｒ
−Ｙ）（Ｂ−Ｙ）は逆マトリクス回路（１）でＲ，Ｇ、
Ｂ信号に変換された後、第１、第２のフィールドメモリ
（２ａ）（２ｂ）の各ＲＧＢメモリに記憶される。そし
てこの第１、第２のフィールドメモリ（２ａ） （２ｂ
）の出力はＤ／Ａ変換回路（３）でアナログ信号となっ
てＨＤＴＶのＣＲＴ （４）へ送られる。（５）は偏向
回路である。Figure 1 shows EDTV (7) video signal (Y) (R
-Y) (B-Y) is an inverse matrix circuit (1) with R, G,
After being converted into a B signal, it is stored in each RGB memory of the first and second field memories (2a) (2b). And these first and second field memories (2a) (2b
) is turned into an analog signal by the D/A converter circuit (3) and sent to the HDTV CRT (4). (5) is a deflection circuit.
つぎに、入力端子（６）に入力した第４図（ａ）に示す
ようなＥＤＴＶのフィールド周波数５９．９４Ｈｚのパ
ルスが、反転回路（７）に入力して（ｂ）のような１パ
ルス毎に交互に反転するパルスが得られ、これが第１の
Ｄ−ＦＦ（Ｄ型フリップフロップ）回路（８ａ）に入力
する。また、第２のＤ−ＦＦ回路（８ｂ）にはＨＤＴＶ
の垂直同期信号（Ｖ）と水平同期信号（Ｈ）が入力して
、出力側にＨＤＴＶのフィールド周波数６０．００Ｈｚ
のパルスが得られ、これが前記第１のＤ−ＦＦ回路（８
ａ）にクロックとして入力する。Next, the EDTV field frequency 59.94Hz pulse as shown in FIG. Pulses that are alternately inverted are obtained, which are input to the first D-FF (D-type flip-flop) circuit (8a). In addition, the second D-FF circuit (8b) includes an HDTV
Vertical synchronization signal (V) and horizontal synchronization signal (H) are input, and the field frequency of HDTV is 60.00Hz on the output side.
A pulse is obtained, which is transmitted to the first D-FF circuit (8
a) as a clock.
すると、この第１のＤ−ＦＦ回路（８ａ）のＱ出力には
（ｄ）に示すように、６〇七毎に９９９回まで交互に反
転し、１０００回目だけは反転せず９９９回目と同一と
なり、１００１回目からは前回を反転したパルスが得ら
れる。また、Ｑ出力にはＱ出力と全く反転した出力が得
られる。Then, as shown in (d), the Q output of this first D-FF circuit (8a) is alternately inverted every 607 times up to 999 times, and only the 1000th time is not inverted and is the same as the 999th time. From the 1001st time onwards, a pulse that is an inversion of the previous one is obtained. Furthermore, an output that is completely inverted from the Q output is obtained as the Q output.
以上のことから、ＥＤＴＶの映像信号は、第１のフィー
ルドメモリ（２ａ）のデータが１．３．５・・・９９９
の各フィールド時に読み出され、第２のフィールドメモ
リ（２ｂ）のデータが２．４．６・・・９９８のフィー
ルート時に読み出されてインターレス走査によるＨＤＴ
Ｖの画像となる。From the above, the EDTV video signal has data in the first field memory (2a) of 1.3.5...999.
The data in the second field memory (2b) is read out during each field of field 2.4.6...998 and HDT is performed by interlace scanning.
This becomes an image of V.
ここで、フィールド周波数が５９．９４Ｈｚと６０．０
ＯＨｚと異なるため、ＨＤＴＶの１０００フィールド時
には第５図に示すように、ＥＤＴＶの９９９フイールド
のデータが再度読み出されて画像となる。Here, the field frequencies are 59.94Hz and 60.0Hz.
Since this is different from OHZ, when there are 1000 fields of HDTV, the data of 999 fields of EDTV are read out again to form an image, as shown in FIG.
以上１０００フィールド分が表示されると、つぎに第４
図（ｄ）の後半のように、第２のフィールドメモリ（２
ｂ）が１．３．５・・・９９９の奇数フィールドと１０
００フィールド時に読み出され、第１のフィールドメモ
リ（２ａ）が２．４．６・・・９９８の偶数フィールド
時に読み出される。以下同様にして奇数と偶数フィール
ドが交互に読み出され、奇数フィールド時のみ９９９と
１０００フイールドが２度読み出される。When the above 1000 fields are displayed, the fourth field is displayed.
As shown in the second half of figure (d), the second field memory (2
b) odd field with 1.3.5...999 and 10
The first field memory (2a) is read out at the time of the 00 field, and the first field memory (2a) is read out at the even number field of 2.4.6...998. Thereafter, the odd and even fields are read out alternately in the same manner, and the 999 and 1000 fields are read out twice only in the odd field.
つぎに、ＥＤＴＶのクロックを２８．６ＭＨｚとしたと
き、１水平ラインのサンプル数が９１０であるノニ対し
、ＨＤＴＶでは４４．５５ＭＨｚ（７）とき１３２０サ
ンプル数である。したがって、ＥＤＴＶのクロック２８
．６ＭＨｚをＨＤ Ｔ Ｖ （７）４４．５５Ｍ Ｈｚ
４：１周波数変換することでＥＤＴＶの１水平ライン
分の９１０サンプルを有効画素として使用し、残りの４
１０サンプル分はブランキング期間とする。そのために
は、第６図に示すように、垂直同期信号（Ｖ）でスター
トしてＨＤＴＶの４４．５５ＭＨｚのクロックをカウン
タ（９）で計数し、１から９１０までを出力せしめる。Next, when the clock of EDTV is 28.6 MHz, the number of samples in one horizontal line is 910, whereas in HDTV, the number of samples is 1320 when the clock is 44.55 MHz (7). Therefore, the EDTV clock 28
．． 6MHz to HD TV (7)44.55MHz
By performing 4:1 frequency conversion, 910 samples for one horizontal line of EDTV are used as effective pixels, and the remaining 4
The blanking period is for 10 samples. To do this, as shown in FIG. 6, starting from the vertical synchronizing signal (V), the 44.55 MHz clock of the HDTV is counted by the counter (9), and a value from 1 to 910 is output.
そしてつぎのＶ信号で再びカウンタ（９）をスタートし
、１から９１０まで出力せしめる。なお、第３図に示す
ブランキングの領域（Ｂ）を左右に振り分けるためには
第７図に示すようにカウンタ（９）のスタート信号を例
えば２０５サンプル分だけ遅らせるためシフトレジスタ
（１０）を挿入する。すると、第８図に示すように左右
にブランキング領域（Ｂ、）（Ｂ２）が振り分けられる
。Then, the counter (9) is started again with the next V signal and outputs from 1 to 910. In addition, in order to distribute the blanking area (B) shown in Fig. 3 to the left and right, a shift register (10) is inserted to delay the start signal of the counter (9) by, for example, 205 samples as shown in Fig. 7. do. Then, as shown in FIG. 8, blanking areas (B, ) (B2) are distributed to the left and right.
また、ブランキング領域（Ｂ）（Ｂｉ）（Ｂ２）を特定
の色、例えばブルーに表示する場合には、カウンタ（９
）とＣＲＴ （４）との間に、インバータ（１１）とブ
ルーなどの色発生回路（１２）を介在させれば、第１、
第２フイールドメモリ（２ａ） （２ｂ）の出力がない
領域（Ｂ）（Ｂ□）（Ｂ２）は背景を適宜の色にするこ
とができる。前記インバータ（１１）は省略することも
できる。In addition, when displaying the blanking areas (B) (Bi) (B2) in a specific color, for example, in blue, the counter (9
) and the CRT (4), if an inverter (11) and a color generating circuit (12) such as blue are interposed, the first,
The background of the area (B) (B□) (B2) where there is no output of the second field memory (2a) (2b) can be made into an appropriate color. The inverter (11) can also be omitted.
なお、本発明では、画像だけでなく文字を出力すること
も可能である。またメモリを使用すれば小さい画像も出
力できる。Note that in the present invention, it is also possible to output not only images but also characters. You can also output small images by using memory.
「発明の効果」
本発明は上述のような変換方法としたので、ＥＤＴＶの
ノンインターレス走査の映像信号をＨＤＴＶのインター
レス走査の映像信号として利用できる。"Effects of the Invention" Since the present invention employs the conversion method as described above, an EDTV non-interlace scan video signal can be used as an HDTV interlace scan video signal.
第１図は本発明による映像信号の変換方法を実現するた
めの回路ブロック図、第２図はＥＤＴＶのノンインター
レス走査の説明図、第３図はＨＤＴＶのインターレス走
査の説明図、第４図は波形図、第５図はＨＤＴＶとＥＤ
ＴＶのフィールドの説明図、第６図は画像を移動するた
めの回路ブロック図、第７図は波形図、第８図はＣＲＴ
上の画像の説明図である。
（１）・・・逆マトリクス回路、（２ａ）（２ｂ）・・
・第１、第２のフィールドメモリ、（３）・・・Ｄ／Ａ
変換回路、（４）・・・ＣＲＴ、（５）・・・偏向回路
、（６）・・・入力端子、（７）・・・反転回路、（８
ａ）・・・第１のＤ−ＦＦ（Ｄ型フリップフロップ）回
路、（８ｂ）・・・第２のＤ−ＦＦ回路、（９）・・・
カウンタ、（１０）・・・シフトレジスタ、（１１）・
・・インバータ、（１２）・・・色発生回路。FIG. 1 is a circuit block diagram for realizing the video signal conversion method according to the present invention, FIG. 2 is an explanatory diagram of EDTV non-interlace scanning, FIG. 3 is an explanatory diagram of HDTV interlace scanning, and FIG. The figure is a waveform diagram, and Figure 5 is HDTV and ED.
An explanatory diagram of the TV field, Figure 6 is a circuit block diagram for moving images, Figure 7 is a waveform diagram, and Figure 8 is a CRT.
It is an explanatory diagram of the upper image. (1)... Inverse matrix circuit, (2a) (2b)...
・First and second field memories, (3)...D/A
Conversion circuit, (4)...CRT, (5)...Deflection circuit, (6)...Input terminal, (7)...Inversion circuit, (8
a)...First D-FF (D-type flip-flop) circuit, (8b)...Second D-FF circuit, (9)...
Counter, (10)...Shift register, (11)...
...Inverter, (12)...Color generation circuit.
Claims (1)
信号を、ＨＤＴＶの１１２５本インターレス走査に変換
する場合において、前記映像信号を第１、第２のフィー
ルドメモリにフレーム毎に交互に記憶し、これら第１、
第２のフィールドメモリの同一データを前記ＨＤＴＶの
垂直同期信号に同期してフィールド単位で読出してイン
ターレス走査するようにしたことを特徴とする映像信号
の変換方法。(1) When converting a 525-line non-interlaced scanning video signal of EDTV to 1125-line interlaced scanning of HDTV, the video signal is alternately stored in first and second field memories for each frame, The first of these,
A method for converting a video signal, characterized in that the same data in the second field memory is read out field by field in synchronization with the vertical synchronization signal of the HDTV, and interlace scanning is performed.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1330485A JP2884647B2 (en) | 1989-12-20 | 1989-12-20 | Video signal conversion method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1330485A JP2884647B2 (en) | 1989-12-20 | 1989-12-20 | Video signal conversion method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03190479A true JPH03190479A (en) | 1991-08-20 |
| JP2884647B2 JP2884647B2 (en) | 1999-04-19 |
Family
ID=18233153
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1330485A Expired - Fee Related JP2884647B2 (en) | 1989-12-20 | 1989-12-20 | Video signal conversion method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2884647B2 (en) |
-
1989
- 1989-12-20 JP JP1330485A patent/JP2884647B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2884647B2 (en) | 1999-04-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5489945A (en) | Timing logic system and method for selectably controlling a high resolution charge coupled device image sensor of the type having two line pixel registers to provide a high resolution mode and alternatively a television resolution mode of picture imaging | |
| AU4651599A (en) | Video display apparatus and video display method | |
| JPH01591A (en) | Video display method | |
| JPH0320115B2 (en) | ||
| JPS5896460A (en) | Television receiver | |
| JP2603813B2 (en) | Progressive scanning video signal processor | |
| KR940008910B1 (en) | Interlace to non-interlace scan converter for rgb format video input signals | |
| KR100332329B1 (en) | Image signal converting apparatus | |
| JPH1097231A (en) | Method and device for generating scale down image displayed on television system in computer system | |
| US5321509A (en) | Apparatus and method for controlling a charge coupled device image sensor to provide sequential output of video image signals | |
| EP0346028A2 (en) | Video signal display apparatus | |
| EP0465225A2 (en) | Video signal processing apparatus | |
| JPH03190479A (en) | Conversion method for video signal | |
| JPH03190480A (en) | Conversion method for video signal | |
| JPH03190481A (en) | Conversion method for video signal | |
| JP3695861B2 (en) | Scan converter | |
| KR960003040B1 (en) | Device for generating horizontal scanning periodic signal of pal-system to obtain clear display image | |
| US5440342A (en) | Logic system and method for controlling any one of different charge coupled device image sensors to provide video image signals in accordance with a television standard | |
| JPH11196383A (en) | Video signal processor | |
| JP3469596B2 (en) | Matrix type display device | |
| JPS63156486A (en) | Television signal converting method | |
| JPH02112392A (en) | Video signal processor | |
| JPH0693774B2 (en) | How to reduce the number of scanning lines | |
| JPS6374285A (en) | Multi-screen display system | |
| JPH07212772A (en) | Picture processing unit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |