JPH0319013A - Interface circuit for magnetic disk device - Google Patents

Interface circuit for magnetic disk device

Info

Publication number
JPH0319013A
JPH0319013A JP15394989A JP15394989A JPH0319013A JP H0319013 A JPH0319013 A JP H0319013A JP 15394989 A JP15394989 A JP 15394989A JP 15394989 A JP15394989 A JP 15394989A JP H0319013 A JPH0319013 A JP H0319013A
Authority
JP
Japan
Prior art keywords
signal
signals
magnetic disk
interface
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP15394989A
Other languages
Japanese (ja)
Inventor
Hiroshi Sato
宏 佐藤
Yoshitsugu Kitamura
北村 義次
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP15394989A priority Critical patent/JPH0319013A/en
Publication of JPH0319013A publication Critical patent/JPH0319013A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To simplify the constitution of an interface circuit by securing the connection of interface cables consisting of 30 pairs of 60 signal lines including fly-back lines of each signal. CONSTITUTION:A magnetic disk device 1 is connected to a controller 2 via the interface cables 3 consisting of 60 signal lines (30 pairs). A 1st group of signal lines are sent only in the single direction of the device 1 from the controller 2. A 2nd group of signal lines are sent only in the signal direction of the controller 2 from the device 1. A 3rd group of signal lines are concerned with the transfer of storage data. Then each signal of a 4th group of signal lines transmits and receives a differential signal. The signals of other groups transmit and receive the TTL unipolar signals. Therefore these signals are paired with the ground lines serving as the signal fly-back lines. As a result, the structure of an interface signal line is simplified and the capacity of an interface circuit is reduced.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、磁気ディスク装置のインターフェース回路に
関し、特にインターフェース回路構成の簡略化に適した
インターフェース信号割当て、並びに回路割当てに関す
る。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to an interface circuit for a magnetic disk drive, and more particularly to interface signal assignment and circuit assignment suitable for simplifying the interface circuit configuration.

〔従来の技術〕[Conventional technology]

従来、磁気ディスク装置用インターフェースとしていわ
ゆるSMD (ストレージモジュールドライブの略称)
インターフェースが最も一般的である。
Conventionally, the so-called SMD (abbreviation for storage module drive) was used as an interface for magnetic disk devices.
Interface is the most common.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

SMD仕様インターフェースケーブル構成並びにインタ
ーフェース回路構成は複数のケーブル、少なくない回路
量を必要とする欠点があった。
The SMD specification interface cable configuration and interface circuit configuration have the drawback of requiring multiple cables and a considerable amount of circuitry.

〔課題を解決するための手段〕[Means to solve the problem]

本発明によるインターフェース回路は、外Sの制御装置
から当該磁気ディスク装置を含む装置選択制御、選択さ
hた装置内におけるシリンダ。
The interface circuit according to the present invention performs device selection control including the magnetic disk device from an external control device, and controls cylinders in the selected device.

ヘッド選択制御、データの書込み読み出し制御のために
送られて来る最少6本の信号受信回路、前記制御に伴な
うアドレス、制御データのやりとりに使用される最少1
0本のバス信号受信回路、当該磁気ディスク装置より外
部の制御装置に送出されるステータス情報に使用される
最少8本のバス信号送出回路、制御装置へトラックオリ
エンテーション信号を送出する最少2本の信号送信回路
、以上はTTLレベル信号であるが差動型信号送信回路
によるリードデータ、並びにリード/リファレンスクロ
ック信号の2本、及び差動型信号受信回路によるライト
データ並びにライトクロック信号の2本を合計60信号
線(30対)コネクタに収容した構成を取る。
At least 6 signal receiving circuits sent for head selection control, data writing/reading control, addresses associated with the control, and at least 1 signal receiving circuit used for exchanging control data.
0 bus signal receiving circuits, a minimum of 8 bus signal sending circuits used for status information sent from the magnetic disk device to an external control device, and a minimum of 2 signals for sending track orientation signals to the control device. The transmitting circuit, the above is a TTL level signal, is a total of two read data and read/reference clock signals by the differential signal transmitting circuit, and two write data and write clock signals by the differential signal receiving circuit. It has a configuration in which 60 signal lines (30 pairs) are housed in a connector.

〔実施例〕〔Example〕

次に、本発明の実施例について図面を参照して説明する
Next, embodiments of the present invention will be described with reference to the drawings.

第1図を参照すると本発明の第1の実施例は磁気ディス
ク装置lと制御装置2が合計60信号線(30対)のイ
、ンターフェースケーブル3によって接続される。磁気
ディスク装置1側のインターフェース;ネクター100
において構成内容を説明すると、第1のグループは制御
装置2から当該装置lの単方向のみ転送される信号群で
あり、インターフェースケーブル3上の制御の有効性を
示すI/F ENABLE信号101.当該装置1を含
む複数の磁気ディスク装置(第2図参照)から指定の装
置のみ選択制御するためのUNITSELECT TA
G信号102、選択された装置l内におけるシリンダ、
シーク制御、ヘッド選択、書込み読木出しなどのコント
ロール機能のいずれかを指定するTAG1信号103、
TAG 2信号104、TAG3信号105と、ステー
タス情報選択のためのTAG4信号106、前記UNI
TSELECT TAG、TAGI、TAG2.TAG
3、TAG4信号と組合わされて装置アドレス、シリン
ダアドレス、リードライト指示及びステータス情報選択
を行なうためのBUS  OUT BITo 11Oか
らBUSOUT BITO119までの信号BUSから
なる(第5図参照)。第2のグループは当該装置lから
制御装置2への単方向のみ転送される信号群であり、ト
ラックオリエンテーション信号であるUNIT 5EL
ECTED140.5EEK ENDl 41、TAG
4とBUSOUT BITO119の組合わせで選択さ
hる当該装置1のステータス情報(第5図(B))を転
送するBUS  IN BITO/INDEX150か
らBUS  IN BIT7/PROTECTED15
7までにより構成される。第3のグループは、記憶デー
タの転送に関するもので、当該装置1から制御装置2へ
送出される読出データ信号とクロック信号の組合せで、
各々READ  DATA信号160とREAD/RE
F  CLOCK信号161であり、他方制御装置2か
ら尚該装置1へ送られて来る書込みデータと書込クロッ
クの組合せで各4WRITE DATA信号170とW
RITECLOCK信号171とから構成される。第4
のグループに属する各信号は差動影信号送信、受信を行
ない、それ以外は全てTTL単極性信号送信、受信を行
なう、従ってこれらには信号帰線としてのグランド線が
対となっている。
Referring to FIG. 1, in the first embodiment of the present invention, a magnetic disk device 1 and a control device 2 are connected by an interface cable 3 having a total of 60 signal lines (30 pairs). Interface on the magnetic disk device 1 side; Nectar 100
To explain the configuration contents, the first group is a group of signals that are transferred only in one direction from the control device 2 to the device l, and includes an I/F ENABLE signal 101. which indicates the effectiveness of control on the interface cable 3. UNITSELECT TA for selecting and controlling only a designated device from a plurality of magnetic disk devices including the device 1 (see Figure 2)
G signal 102, cylinder in selected device l;
TAG1 signal 103 that specifies any of the control functions such as seek control, head selection, write reading, tree extraction, etc.;
TAG 2 signal 104, TAG 3 signal 105, TAG 4 signal 106 for status information selection, and the UNI
TSELECT TAG, TAGI, TAG2. TAG
3. Consists of signals BUS from BUS OUT BITO 110 to BUS OUT BITO 119, which are combined with the TAG4 signal to select device address, cylinder address, read/write instructions, and status information (see FIG. 5). The second group is a group of signals that are transferred only in one direction from the device 1 to the control device 2, and is a track orientation signal UNIT 5EL.
ECTED140.5EEK ENDl 41, TAG
BUS IN BITO/INDEX 150 to BUS IN BIT 7/PROTECTED 15 which transfers the status information (Fig. 5 (B)) of the device 1 selected by the combination of BUS IN BITO 4 and BUS OUT BITO 119.
It consists of up to 7. The third group relates to the transfer of storage data, and is a combination of a read data signal and a clock signal sent from the device 1 to the control device 2.
READ DATA signal 160 and READ/RE respectively.
The F CLOCK signal 161 and the 4 WRITE DATA signals 170 and W
RITECLOCK signal 171. Fourth
Each signal belonging to the group performs differential shadow signal transmission and reception, and all other signals perform TTL unipolar signal transmission and reception.Therefore, these are paired with a ground line as a signal return line.

次に第2図、第3図及び第5図に基いて第一の実施例を
適用した磁気ディスク装置1の構成を説明する。
Next, the configuration of the magnetic disk device 1 to which the first embodiment is applied will be explained based on FIGS. 2, 3, and 5.

I/F ENABLE信号101、UNITSELEC
T TAG102、TAGI信号103からTAG4信
号106、そしてBUs OUT BITO110から
BUS  OUT  BIT9119はTTL信号受信
回路10で受信されゲート制御された後、各機能ブロッ
クへ送出される。
I/F ENABLE signal 101, UNITSELEC
The T TAG 102, the TAGI signal 103 to the TAG4 signal 106, and the BUS OUT BITO 110 to the BUS OUT BIT 9119 are received by the TTL signal receiving circuit 10, gate-controlled, and then sent to each functional block.

装置選択論理回路50はTTL受信回路10を介してI
/F ENABLE、UNIT  5ELECTTAG
信号と、BUS OUT BITO110からBUS 
 OUT BIT4 114のバスデータに含まれるユ
ニットアドレス(UNIT  ADO−2,第5図(A
)参照)と予じめ指定の装置アドレスとを照合し、一致
する場合にUNIT  5−ELECTED信号を所定
の機能ブロックに送出する。シリンダアドレスレジスタ
回路61には、TAGI信号103によってBUS  
OUT BITo  110からBUS OUT BI
T9 119に含まれるシリンダアドレス情報(CYL
  ADO〜9表1参照)格納され、磁気ディスク駆動
回路70ヘシーク情報として与える。ヘッドアドレスレ
ジスタ回路62は、TAG2信号104によってBUS
  OUT  BITO110からBUSOUT  B
IT3 113に含まれるヘッドアドレス情報(HDA
DO〜32表1参照)を格納し、磁気ディスク駆動回路
70ヘヘッド選択情報としテ与よる。コントロールゲー
ト回路63はTAG3信号105とEUS OUT B
ITO信号110からBUS OUT BIT8信号1
18の組合わせにより(第5図(A)参照)主に記憶デ
ータの書込み読み出し動作をデコードし、磁気ディスク
駆動回路70に与える。尚、装置選択論理回路50は装
置選択時にUNIT  5ELECTED信号140を
磁気ディスク駆動回路70はシーク動作終了時に5EE
K END信号141をそれぞれTTL送信回路20を
通して送出する。READDATAI 60とREAD
/REF  CLOCK161にはREAD GATE
動作時差動信号送信回路部30を介してそれぞれ読出し
データ、読出しクロックが送出される。他方WRITE
GATE動作時WRITE CLOCK信号170とW
RITE DATA信号171上の書込データは差動信
号受信回路部40によって受信され磁気ディスク駆動回
路70に送られ指定トラック上に書込まれる。TAG4
信号106はBUS BIT 9個号119と組合され
てDEVIcE  TYPEREQUEST動作または
5ENSE  ERRORSTATUS動作を実行する
。(第5FgJ(B))第3図は第1図に示した第一の
実施例の磁気ディスク装置lを複数台同一制御装置2に
接続した場合のインターフェース3の構造を示すもので
ある。第4図(a)は磁気ディスク装置1側のインター
フェースコネクタ100が1個の場合、第4図(b)は
インターフェースコネクタ100が2重化されている場
合を示す。尚、最後尾の磁気ディスク装置in、In’
には終端回路4又は4′が実装される。
The device selection logic circuit 50 connects the I
/F ENABLE, UNIT 5ELECTTAG
Signal and BUS OUT BITO110 to BUS
Unit address (UNIT ADO-2, Figure 5 (A) included in the bus data of OUT BIT4 114
) and a pre-designated device address, and if they match, a UNIT 5-ELECTED signal is sent to a predetermined functional block. The cylinder address register circuit 61 receives the BUS signal by the TAGI signal 103.
OUT BITo 110 to BUS OUT BI
Cylinder address information (CYL) included in T9 119
ADO~9 (see Table 1) is stored and given to the magnetic disk drive circuit 70 as seek information. The head address register circuit 62 receives the BUS signal from the TAG2 signal 104.
OUT BITO110 to BUSOUT B
Head address information (HDA
DO~32 (see Table 1) is stored and provided to the magnetic disk drive circuit 70 as head selection information. The control gate circuit 63 connects the TAG3 signal 105 and EUS OUT B
ITO signal 110 to BUS OUT BIT8 signal 1
By the combination of 18 (see FIG. 5(A)), write/read operations of storage data are mainly decoded and applied to the magnetic disk drive circuit 70. The device selection logic circuit 50 sends a UNIT 5ELECTED signal 140 when selecting a device, and the magnetic disk drive circuit 70 sends a UNIT 5ELECTED signal 140 when a seek operation is completed.
The K END signal 141 is sent out through the TTL transmission circuit 20, respectively. READDATAI 60 and READ
/REF CLOCK161 has READ GATE
During operation, read data and a read clock are sent out through the differential signal transmission circuit section 30, respectively. WRITE on the other hand
WRITE CLOCK signal 170 and W during GATE operation
The write data on the RITE DATA signal 171 is received by the differential signal receiving circuit section 40, sent to the magnetic disk drive circuit 70, and written on the designated track. TAG4
Signal 106 is combined with BUS BIT 9 number 119 to perform a DEVIcE TYPEREQUEST operation or a 5ENSE ERRORSTATUS operation. (5th FgJ(B)) FIG. 3 shows the structure of the interface 3 when a plurality of magnetic disk devices l of the first embodiment shown in FIG. 1 are connected to the same control device 2. FIG. 4(a) shows a case where there is one interface connector 100 on the magnetic disk device 1 side, and FIG. 4(b) shows a case where the interface connector 100 is duplicated. In addition, the last magnetic disk device in, In'
A termination circuit 4 or 4' is mounted thereon.

第4図は、第2図及び第3図に基づき各インターフェー
ス信号送受信回路部の個別詳細回路を代表的に表わした
ものである。
FIG. 4 is a representative representation of individual detailed circuits of each interface signal transmitting/receiving circuit section based on FIGS. 2 and 3.

〔発明の効果〕〔Effect of the invention〕

本発明は、以上説明したようにインターフェースケーブ
ルの一本化を図ることによりインターフェース信号線を
簡単にし、インターフェース回路量を削減し、複数装置
のいもする接続を容易とする効果がある。
As explained above, the present invention has the effect of simplifying the interface signal line by unifying the interface cable, reducing the amount of interface circuitry, and facilitating the simultaneous connection of multiple devices.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明による第一の実施例によるインターフェ
ース信号割当を示した信号系統図、第2図は第1の実施
例による磁気ディスク装置をブロックで示した回路図、
第3図は第1の実施例による磁気ディスク装置を複数台
接続する場合のインターフェース系統図、第4図は第1
図、第2図、第3図に基づく個別インターフェース回路
例を示す回路図、第5図(A)および(B)はパスライ
ンとタグとの関係を示す図である。 1、la、lb、in・・・・・・磁気ディスク装置、
2・・・・・・制御装置、3.3’・・・・・・インタ
ーフェース信号線、4,4′・・・・・・終端回路、1
0・・・・・・TTL信号受信回路部、11・・・・・
・TTL信号受信回路、20・・・・・・TTL信号送
信回路部、21・・・・・・TTL信号送信回路、30
・・・・・・差動信号送信回路部、31・・・・・・差
動信号送信回路、40・・・・・・差動信号受信回路部
、41・・・・・・差動信号受信回路、50・・・・・
・装置選択論理回路、61・・・・・・シリンダアドレ
スレジスタ回路、62・・・・・・ヘッドアドレスレジ
スタ回路、63・・・・・・フントロールゲート回路、
70・・・・・・磁気ディスク駆動回路、80・・・・
・・ステータスマルチプレクサ、12,13,22.2
3・・・・・・終端抵抗、32.33,44.45・・
・・・・終端抵抗、42,43・・・・・・制限抵抗。
FIG. 1 is a signal system diagram showing interface signal assignment according to a first embodiment of the present invention, FIG. 2 is a circuit diagram showing a magnetic disk device in blocks according to the first embodiment,
FIG. 3 is an interface system diagram when connecting multiple magnetic disk devices according to the first embodiment, and FIG.
5A and 5B are circuit diagrams showing examples of individual interface circuits based on FIGS. 2 and 3, and FIGS. 5A and 5B are diagrams showing the relationship between pass lines and tags. 1, la, lb, in...magnetic disk device,
2...Control device, 3.3'...Interface signal line, 4,4'...Termination circuit, 1
0...TTL signal receiving circuit section, 11...
・TTL signal reception circuit, 20...TTL signal transmission circuit section, 21...TTL signal transmission circuit, 30
... Differential signal transmission circuit section, 31 ... Differential signal transmission circuit, 40 ... Differential signal reception circuit section, 41 ... Differential signal Receiving circuit, 50...
・Device selection logic circuit, 61...Cylinder address register circuit, 62...Head address register circuit, 63...Fun troll gate circuit,
70...Magnetic disk drive circuit, 80...
・Status multiplexer, 12, 13, 22.2
3...Terminal resistor, 32.33, 44.45...
...Terminal resistance, 42, 43...Limiting resistance.

Claims (1)

【特許請求の範囲】[Claims] 複数のシリンダ、ヘッドを有し記憶データの書込み、読
出し動作を実行する磁気ディスク装置の対制御装置イン
ターフェースにおいて、制御装置から当該磁気ディスク
装置の一方向のみに伝送される最少6本の制御信号を受
信するTTLレベル信号受信回路と、前記制御信号と連
動し制御信号と同一の方向のみに伝送される最少10本
のデータ信号を受信するTTLレベル信号受信回路と、
当該磁気ディスク装置から前記制御装置の一方向のみに
伝送される最少2本のステータス信号を送出するTTL
レベル信号送信回路と、前述のステータス信号と同一の
方向のみに伝送される最少8本のデータ信号を送出する
TTLレベル信号送出回路と、ビット単位に直列転送さ
れるリードデータと前記リードデータ転送時のリードク
ロック信号またはリード時以外にはリファレンスクロッ
ク信号を送出する2組の差動型信号送信回路と、書込み
時において前記制御装置よりビット単位で直列転送され
て来るライトデータ及び同期用ライトクロック信号を受
信するための2組の差同型信号受信回路を有し、前記各
信号の信号帰線も含み計30対、合計60信号線からな
る只1つのインターフェースケーブル接続を特徴とした
磁気ディスク装置のインターフェース回路。
In the interface with a control device of a magnetic disk device that has multiple cylinders and heads and executes write and read operations of storage data, a minimum of six control signals are transmitted from the control device in one direction only to the magnetic disk device. a TTL level signal receiving circuit that receives a TTL level signal, and a TTL level signal receiving circuit that receives at least 10 data signals that are interlocked with the control signal and are transmitted only in the same direction as the control signal;
TTL that sends at least two status signals that are transmitted only in one direction from the magnetic disk device to the control device;
A level signal transmitting circuit, a TTL level signal transmitting circuit that transmits at least eight data signals that are transmitted only in the same direction as the status signal, read data that is serially transferred bit by bit, and when transferring the read data. two sets of differential signal transmitting circuits that send out read clock signals or reference clock signals when not reading, and write data and synchronization write clock signals that are serially transferred bit by bit from the control device during writing. A magnetic disk drive having two sets of differentially homogeneous signal receiving circuits for receiving signals, and having only one interface cable connection consisting of a total of 30 pairs and a total of 60 signal lines, including a signal return line for each of the signals. interface circuit.
JP15394989A 1989-06-16 1989-06-16 Interface circuit for magnetic disk device Pending JPH0319013A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15394989A JPH0319013A (en) 1989-06-16 1989-06-16 Interface circuit for magnetic disk device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15394989A JPH0319013A (en) 1989-06-16 1989-06-16 Interface circuit for magnetic disk device

Publications (1)

Publication Number Publication Date
JPH0319013A true JPH0319013A (en) 1991-01-28

Family

ID=15573596

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15394989A Pending JPH0319013A (en) 1989-06-16 1989-06-16 Interface circuit for magnetic disk device

Country Status (1)

Country Link
JP (1) JPH0319013A (en)

Similar Documents

Publication Publication Date Title
US5363484A (en) Multiple computer system with combiner/memory interconnection system employing separate direct access link for transferring information packets
US6915380B2 (en) Disk storage system having disk arrays connected with disk adaptors through switches
US5619722A (en) Addressable communication port expander
JPS59208630A (en) Data processing system
US9363203B2 (en) Modular interconnect structure
CN101405702A (en) System and method for re-routing signals between memory system components
CN101300558B (en) Multiported memory with ports mapped to bank sets
CN101336422A (en) Methods and apparatus for adding an autonomous controller to an existing architecture
EP0589499B1 (en) A multistation communication bus system, and a master station and a slave station for use in such system
US6678768B1 (en) Method and apparatus for configuring redundant array of independent disks (RAID)
US4858038A (en) System of disk device selector circuits for disk controller
KR100602855B1 (en) Dual mode bus bridge for computer system
US3911400A (en) Drive condition detecting circuit for secondary storage facilities in data processing systems
JPH0319013A (en) Interface circuit for magnetic disk device
US5056012A (en) Memory addressable data transfer network
JP2003204327A5 (en)
JPS6052458B2 (en) Duplicated computer control system
US6493778B1 (en) Extensible time-sharing bus structure
JPH02300921A (en) Interface circuit for magnetic disk device
CN100462891C (en) Multi hard disk circuit connecting system
JPH0242556A (en) Bus control system
CA2108365A1 (en) Apparatus for driving both single-ended and differential computer buses
JPS61150025A (en) Interface circuit of file storage device
JPH06105922B2 (en) Communication control device
JPS6367702B2 (en)