JPH0318766B2 - - Google Patents

Info

Publication number
JPH0318766B2
JPH0318766B2 JP59127851A JP12785184A JPH0318766B2 JP H0318766 B2 JPH0318766 B2 JP H0318766B2 JP 59127851 A JP59127851 A JP 59127851A JP 12785184 A JP12785184 A JP 12785184A JP H0318766 B2 JPH0318766 B2 JP H0318766B2
Authority
JP
Japan
Prior art keywords
transistor
current
gain control
base
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP59127851A
Other languages
Japanese (ja)
Other versions
JPS616911A (en
Inventor
Atsushi Ogawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Priority to JP12785184A priority Critical patent/JPS616911A/en
Publication of JPS616911A publication Critical patent/JPS616911A/en
Publication of JPH0318766B2 publication Critical patent/JPH0318766B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03GCONTROL OF AMPLIFICATION
    • H03G1/00Details of arrangements for controlling amplification
    • H03G1/0005Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
    • H03G1/0035Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using continuously variable impedance elements
    • H03G1/0082Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using continuously variable impedance elements using bipolar transistor-type devices

Landscapes

  • Control Of Amplification And Gain Control (AREA)

Description

【発明の詳細な説明】 〔発明の技術分野〕 この発明は可変利得制御回路に関する。[Detailed description of the invention] [Technical field of invention] The present invention relates to a variable gain control circuit.

〔発明の技術的背景とその問題点〕[Technical background of the invention and its problems]

可変利得制御回路としては、従来より種々様様
な回路が考えられている。
Various types of circuits have been considered as variable gain control circuits.

第3図はその一例を示すものである。第3図に
おいて、Q11,Q12は利得制御用のトランジスタ、
V11は定電圧源、V12は利得制御用の可変電圧源
である。I11は信号源である。D11はダイオード、
Q13はトランジスタであり、これらは入力側のカ
レントミラー回路を示す。D12はダイオード、
Q14はトランジスタであり、これらは出力側のカ
レントミラー回路を成す。OUTは出力端子、VCC
は電源である。
FIG. 3 shows an example. In Figure 3, Q 11 and Q 12 are gain control transistors,
V 11 is a constant voltage source, and V 12 is a variable voltage source for gain control. I 11 is the signal source. D11 is a diode,
Q 13 is a transistor, and these represent a current mirror circuit on the input side. D12 is a diode,
Q14 is a transistor, and these form a current mirror circuit on the output side. OUT is the output terminal, V CC
is the power supply.

上記回路は、可変電圧源V12から出力される利
得制御電圧を変化させることにより、トランジス
タQ14に流れる信号電流の大きさを変えるように
なつている。この回路は、出力歪は小さいが、電
源VCCとアースとの間に直列に挿入される素子数
が多いので、低電圧駆動が難しいという問題を有
する。特に、近年、低電圧駆動型の集積回路が望
まれるようになつており、このような状況下にお
いては、上記回路は非常に使いづらいものとなつ
ている。
The above circuit is configured to change the magnitude of the signal current flowing through the transistor Q14 by changing the gain control voltage output from the variable voltage source V12 . Although this circuit has small output distortion, it has the problem that it is difficult to drive at a low voltage because a large number of elements are inserted in series between the power supply V CC and ground. In particular, in recent years, low-voltage driven integrated circuits have become desirable, and under such circumstances, the above-mentioned circuits have become extremely difficult to use.

第4図は従来の可変利得制御回路の他の例を示
す回路図である。
FIG. 4 is a circuit diagram showing another example of a conventional variable gain control circuit.

第4図において、Q14,Q15はトランジスタ、
R11,R12は抵抗であり、これらはカレントミラ
ー回路を成す。I12は利得制御用の可変電流源で
ある。
In Figure 4, Q 14 and Q 15 are transistors,
R 11 and R 12 are resistors, which form a current mirror circuit. I12 is a variable current source for gain control.

上記回路は可変電流源I12から出力される利得
制御電流の大きさを変化させることにより、トラ
ンジスタQ15に流れる信号電流を変えている。こ
の回路は比較的低い電圧で駆動することができ
る。しかし、利得制御電流によつてトランジスタ
Q15を流れる直流電流を制御すると、カレントミ
ラー回路の伝達特性が非直線的となり、出力歪が
生じる。
The above circuit changes the signal current flowing through the transistor Q15 by changing the magnitude of the gain control current output from the variable current source I12 . This circuit can be driven at relatively low voltages. However, the gain control current
When the direct current flowing through Q15 is controlled, the transfer characteristics of the current mirror circuit become non-linear, causing output distortion.

〔発明の目的〕[Purpose of the invention]

この発明は上記の事情に対処すべくなされたも
ので、低電圧駆動が可能で、しかも出力歪が小さ
い可変利得制御回路を提供することを目的とす
る。
The present invention has been made to address the above-mentioned circumstances, and an object of the present invention is to provide a variable gain control circuit that can be driven at a low voltage and has low output distortion.

〔発明の概要〕[Summary of the invention]

この発明は、カレントミラー回路におけるダイ
オード接続のトランジスタ(つまり、入力側トラ
ンジスタ)のベースとコレクタとの間に抵抗を挿
入する。また、利得制御を受けるべき利得制御信
号を上記カレントミラー回路の入力側トランジス
タのコレクタと出力側トランジスタのベースとの
共通接続点に入力し、その利得制御出力を出力側
トランジスタのコレクタより得る。
In this invention, a resistor is inserted between the base and collector of a diode-connected transistor (that is, an input transistor) in a current mirror circuit. Further, a gain control signal to be subjected to gain control is input to a common connection point between the collector of the input side transistor and the base of the output side transistor of the current mirror circuit, and the gain control output is obtained from the collector of the output side transistor.

このような構成において、上記抵抗と上記入力
側トランジスタのベースとの共通接続点に可変電
流源を接続する。そして、この可変電流源の出力
電流を利得制御電流としてその値を変えることに
より、上記抵抗の両端電圧を変え、カレントミラ
ー比(利得)を変えるものである。
In such a configuration, a variable current source is connected to a common connection point between the resistor and the base of the input transistor. By changing the value of the output current of this variable current source as a gain control current, the voltage across the resistor is changed and the current mirror ratio (gain) is changed.

このような構成によれば、上記2つのトランジ
スタのベース電流を無視すれば、上記抵抗に流れ
る電流は利得制御電流だけとなる。したがつて、
上記利得を定数にすることができ、出力歪の発生
を防止できる。
According to such a configuration, if the base currents of the two transistors are ignored, the only current flowing through the resistor is the gain control current. Therefore,
The above gain can be made constant, and output distortion can be prevented from occurring.

〔発明の実施例〕[Embodiments of the invention]

以下、図面を参照してこの発明の実施例を詳細
に説明する。
Embodiments of the present invention will be described in detail below with reference to the drawings.

第1図はこの発明の一実施例を示す回路図であ
る。
FIG. 1 is a circuit diagram showing one embodiment of the present invention.

図において、トランジスタQ21,Q22のエミツ
タは共通に電源VCCに接続されている。トランジ
スタQ22のベースはトランジスタQ21のコレクタ
に接続されている。トランジスタQ21のコレクタ
とベース間には抵抗R21が挿入されている。トラ
ンジスタQ21のベースと抵抗R21との共通接続点
には、利得制御用の可変電流源I21が接続されて
いる。トランジスタQ22のベースとトランジスタ
Q21のコレクタの共通接続点には信号電流源I22
接続されている。トランジスタQ22のコレクタに
は出力端子OUTが設けられている。
In the figure, the emitters of transistors Q 21 and Q 22 are commonly connected to the power supply V CC . The base of transistor Q 22 is connected to the collector of transistor Q 21 . A resistor R21 is inserted between the collector and base of the transistor Q21 . A variable current source I 21 for gain control is connected to a common connection point between the base of the transistor Q 21 and the resistor R 21 . The base of the transistor Q 22 and the transistor
A signal current source I 22 is connected to the common connection point of the collectors of Q 21 . An output terminal OUT is provided at the collector of the transistor Q22 .

上記構成において動作を説明する。なお、以下
の説明では、抵抗R21の符号が電流源I21,I22の符
号はその抵抗値や電流値を示すものとする。
The operation in the above configuration will be explained. In the following description, it is assumed that the symbol of the resistor R 21 is the current source I 21 and the symbol of the current source I 22 is the resistance value or current value.

信号電流源I22から出力される利得制御を受け
るべき被利得制御電流I22はトランジスタのQ21
コレクタとトランジスタQ22のベースの共通接続
点に入力される。そして、その利得制御出力はト
ランジスタQ22のコレクタより出力端子OUTに導
びかれる。
A gain-controlled current I 22 that is output from the signal current source I 22 and is to be gain-controlled is input to a common connection point between the collector of the transistor Q 21 and the base of the transistor Q 22 . The gain control output is then led to the output terminal OUT from the collector of transistor Q22 .

トランジスタQ21,Q22はカレントミラー回路
を構成する。トランジスタQ21はその入力側のト
ランジスタ、つまりダイオード接続のトランジス
タであり、トランジスタQ22は出力側のトランジ
スタである。
Transistors Q 21 and Q 22 constitute a current mirror circuit. Transistor Q 21 is a transistor on its input side, that is, a diode-connected transistor, and transistor Q 22 is a transistor on its output side.

このカレントミラー回路のカレントミラー比、
言い換えれば、可変利得制御回路の利得Gは抵抗
R21の両端電圧を変えることによつて変えられ
る。トランジスタQ21,Q22のベース電流は小さ
いから、無視することができる。したがつて、理
想的には、抵抗R21に流れる電流は可変電流源I21
の出力電流I21だけとなる。これにより、抵抗R21
の両端電圧は定数となる。したがつて、利得Gも
定数となり、出力歪は発生しない。利得Gは可変
電流源I21の出力電流I21を利得制御電流としてそ
の値を変えることにより変えられる。
The current mirror ratio of this current mirror circuit is
In other words, the gain G of the variable gain control circuit is the resistance
It can be changed by changing the voltage across R 21 . The base currents of transistors Q 21 and Q 22 are small and can be ignored. Therefore, ideally, the current flowing through the resistor R 21 is controlled by the variable current source I 21
The output current is only I21 . This makes the resistance R 21
The voltage across is a constant. Therefore, the gain G also becomes a constant, and no output distortion occurs. The gain G can be changed by changing the value of the output current I 21 of the variable current source I 21 as a gain control current.

ここで、利得Gを求めてみる。トランジスタ
Q21,Q22のベース電位はそれぞれ、 VB21=VTlo(I21+I22/IS) …(1) VB22=VTlo(IOUT/IS) …(2) と表わされる。また、ベース電位VB22は次のよう
にも表わされる。
Now let's find the gain G. transistor
The base potentials of Q 21 and Q 22 are as follows: V B21 = V T lo (I 21 + I 22 / I S ) …(1) V B22 = V T lo (I OUT / I S )…(2) expressed. Furthermore, the base potential V B22 can also be expressed as follows.

VB22=VB21−I21・R21 …(3) 上式において、ISはトランジスタQ21,Q22のベ
ース・エミツタ間逆方向飽和電流であり、IOUT
端子OUTから出力される電流である。また、VT
は次式(4)で表わされる。
V B22 = V B21 − I 21・R 21 …(3) In the above equation, I S is the reverse saturation current between the base and emitter of transistors Q 21 and Q 22 , and I OUT is the current output from terminal OUT. It is. Also, V T
is expressed by the following equation (4).

VT=kT/q …(4) 但し、k:ボルツマン定数 T:絶対温度 q:電子の電荷 式(1)を式(3)に代入した結果と式(2)から次の関係
が求まる。
V T =kT/q (4) where k: Boltzmann's constant T: absolute temperature q: electron charge The following relationship can be found from the result of substituting equation (1) into equation (3) and equation (2).

VTlo(IOUT/IS)=VTlo(I21+I22/IS) −R21・I21 …(5) 式(5)を変形すると、 R21・I21/VT=lo(I21+I22/IS)−l o(IOUT/IS
) =lo(I21+I22/IOUT) …(6) となる。式(6)を変形すると、 I21+I22/IOUT=exp(R21・I21/VT) …(8) となる。したがつて、利得Gは次式で表わされ
る。
V T lo (I OUT / I S ) = V T lo (I 21 + I 22 / I S ) −R 21・I 21 …(5) When formula (5) is transformed, R 21・I 21 /V T = l o (I 21 + I 22 /I S ) - l o (I OUT /I S
) = l o (I 21 + I 22 /I OUT ) …(6). When formula (6) is transformed, I 21 + I 22 /I OUT =exp(R 21 ·I 21 /V T )...(8). Therefore, the gain G is expressed by the following equation.

被制御電流I22、出力電流IOUT中の交流信号成分
をそれぞれΔI22,ΔIOUTとすると、 IOUT+ΔIOUT/I21+I22+ΔI22=1/exp(R21・I21
/VT) となる。交流信号成分に着目すると、交流利得G
は次式で表わされる。
If the AC signal components in the controlled current I 22 and the output current I OUT are respectively ΔI 22 and ΔI OUT , then I OUT + ΔI OUT /I 21 + I 22 + ΔI 22 = 1/exp(R 21・I 21
/V T ). Focusing on the AC signal component, the AC gain G
is expressed by the following equation.

G=ΔIOUT/ΔI22=1/exp(R21・I21/VT) …(9) 式(9)から明らかなように、利得Gは被利得制御
電流I22を含まず、抵抗R21、利得制御電流I21、定
数VTによつて決まる定数となつている。したが
つて、カレントミラー回路の伝達特性は直線性を
示し、出力歪は生じない。利得Gは利得制御電流
I21によつて変えられ、一例として利得制御電流
I21を0にすると、利得Gは1となり、出力電流
IOUTは被利得制御電流と同じ大きさになる。
G=ΔI OUT /ΔI 22 =1/exp(R 21・I 21 /V T )...(9) As is clear from equation (9), the gain G does not include the gain-controlled current I 22 and the resistance R 21 is a constant determined by the gain control current I 21 and the constant V T . Therefore, the transfer characteristic of the current mirror circuit exhibits linearity, and no output distortion occurs. Gain G is gain control current
The gain control current is varied by I 21 as an example.
When I 21 is set to 0, the gain G becomes 1 and the output current
I OUT will be the same magnitude as the gain controlled current.

また、第1図の構成の場合、電源VCCとアース
間に直列接続されて挿入される素子数が少ないの
で、低電圧駆動が可能である。具体的には、VCC
≒0.8Vでも駆動可能なことが実験により確かめ
られている。
Furthermore, in the case of the configuration shown in FIG. 1, the number of elements connected and inserted in series between the power supply V CC and the ground is small, so low voltage driving is possible. Specifically, V CC
It has been confirmed through experiments that it can be driven even at ≒0.8V.

上記実施例では、トランジスタQ21,Q22とし
てPNPトランジスタを用いる場合を説明したが、
第2図に示すようにNPNトランジスタを用いて
もよいことは勿論である。なお、第2図におい
て、先の第1図に示す素子と同一機能を果す素子
には同一符号を示す。また、第2図では、出力側
のトランジスタを複数にし、複数の出力を得るこ
とができるように構成してある。図には、トラン
ジスタQ22〜Q24という共通ベースをもつ3つの
トランジスタを設ける場合を代表として示す。
OUT1〜OUT2は各トランジスタQ22〜Q24毎に設
けられる出力端子である。
In the above embodiment, the case where PNP transistors are used as the transistors Q 21 and Q 22 was explained.
Of course, an NPN transistor may be used as shown in FIG. In FIG. 2, elements having the same functions as those shown in FIG. 1 are given the same reference numerals. Further, in FIG. 2, a plurality of transistors are provided on the output side, so that a plurality of outputs can be obtained. The figure shows a typical case in which three transistors Q 22 to Q 24 having a common base are provided.
OUT1 to OUT2 are output terminals provided for each transistor Q22 to Q24 .

〔発明の効果〕〔Effect of the invention〕

このようにこの発明によれば、低電圧駆動が可
能で、しかも出力歪も小さい可変利得制御回路を
提供することができる。
As described above, according to the present invention, it is possible to provide a variable gain control circuit that can be driven at a low voltage and has low output distortion.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図はこの発明の一実施例を示す回路図、第
2図は同じく他の実施例を示す回路図、第3図は
従来の可変利得制御回路の一例を示す回路図、第
4図は同じく他の例を示す回路図である。 Q21〜Q24……トランジスタ、R21……抵抗、I21
……可変電流源、I22……信号電流源、OUT……
出力端、VCC……電源。
Fig. 1 is a circuit diagram showing one embodiment of the present invention, Fig. 2 is a circuit diagram showing another embodiment, Fig. 3 is a circuit diagram showing an example of a conventional variable gain control circuit, and Fig. 4 is a circuit diagram showing an example of a conventional variable gain control circuit. It is a circuit diagram showing another example. Q 21 ~ Q 24 ... Transistor, R 21 ... Resistor, I 21
...Variable current source, I 22 ...Signal current source, OUT...
Output terminal, V CC ... power supply.

Claims (1)

【特許請求の範囲】 1 エミツタが基準電位点側に接続される第1の
トランジスタと、 エミツタが上記基準電位点側に接続され、ベー
スが上記第1のトランジスタのコレクタに接続さ
れる第2のトランジスタと、 上記第1のトランジスタのベースとコレクタの
間に挿入される抵抗と、 この抵抗と上記第1のトランジスタのベースと
の共通接続点に接続され、利得制御用の電流を出
力する可変電流源とを具備し、 上記第1のトランジスタのコレクタと上記第2
のトランジスタのベースとの共通接続点より被利
得制御信号を入力し、その利得制御出力を上記第
2のトランジスタのコレクタより取り出すように
構成されていることを特徴とする可変利得制御回
路。
[Claims] 1. A first transistor whose emitter is connected to the reference potential point side; and a second transistor whose emitter is connected to the reference potential point side and whose base is connected to the collector of the first transistor. a transistor, a resistor inserted between the base and collector of the first transistor, and a variable current that is connected to a common connection point between the resistor and the base of the first transistor and outputs a current for gain control. a collector of the first transistor and a collector of the second transistor;
A variable gain control circuit, characterized in that it is configured to input a gain control signal from a common connection point with the base of the second transistor, and take out the gain control output from the collector of the second transistor.
JP12785184A 1984-06-21 1984-06-21 Variable gain control circuit Granted JPS616911A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12785184A JPS616911A (en) 1984-06-21 1984-06-21 Variable gain control circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12785184A JPS616911A (en) 1984-06-21 1984-06-21 Variable gain control circuit

Publications (2)

Publication Number Publication Date
JPS616911A JPS616911A (en) 1986-01-13
JPH0318766B2 true JPH0318766B2 (en) 1991-03-13

Family

ID=14970233

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12785184A Granted JPS616911A (en) 1984-06-21 1984-06-21 Variable gain control circuit

Country Status (1)

Country Link
JP (1) JPS616911A (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5547715A (en) * 1978-09-30 1980-04-04 Toshiba Corp Gain control amplifier

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5547715A (en) * 1978-09-30 1980-04-04 Toshiba Corp Gain control amplifier

Also Published As

Publication number Publication date
JPS616911A (en) 1986-01-13

Similar Documents

Publication Publication Date Title
JP2510996B2 (en) Single gain buffer amplifier
US4779059A (en) Current mirror circuit
US4369410A (en) Monolithically integrable transistor amplifier having gain control means
JP2607729B2 (en) Hysteresis comparator
JPH0770935B2 (en) Differential current amplifier circuit
KR920010238B1 (en) Amplifier
US4237426A (en) Transistor amplifier
US5124586A (en) Impedance multiplier
JPH0318766B2 (en)
US4529946A (en) Differential amplifier circuit
JPS6154286B2 (en)
JPS6252486B2 (en)
JP3415221B2 (en) Current amplifier circuit
JPH0330888B2 (en)
JP2000261260A (en) Voltage/current conversion circuit
JPH0151207B2 (en)
JPS6160603B2 (en)
JPH11177353A (en) Voltage current conversion circuit
JPH0212049B2 (en)
JPS6113403B2 (en)
JPH0358603A (en) Gain control circuit
JPH0564486B2 (en)
JPH0677745A (en) Voltage/current converting circuit
JPS5829621Y2 (en) signal conversion circuit
JPH05291844A (en) Level shift circuit

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term