JPH03185972A - Display device - Google Patents

Display device

Info

Publication number
JPH03185972A
JPH03185972A JP32506889A JP32506889A JPH03185972A JP H03185972 A JPH03185972 A JP H03185972A JP 32506889 A JP32506889 A JP 32506889A JP 32506889 A JP32506889 A JP 32506889A JP H03185972 A JPH03185972 A JP H03185972A
Authority
JP
Japan
Prior art keywords
signal
circuit
blanking
pulse width
phase
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP32506889A
Other languages
Japanese (ja)
Inventor
Kazuhiro Miyabe
一裕 宮部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP32506889A priority Critical patent/JPH03185972A/en
Publication of JPH03185972A publication Critical patent/JPH03185972A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To attain optimum phase adjustment by providing a blanking detection circuit for a video signal and a pulse width expansion circuit of a horizontal synchronizing signal, ANDing outputs of both circuits and adjusting the phase of the signal with a pulse width of the AND. CONSTITUTION:A blanking detection circuit 3 detects a horizontal blanking of an inputted RGB signal. On the other hand, a pulse width expansion circuit 4 expands the pulse width of the horizontal synchronizing signal HD till the width is the same as the blanking width. Then an AND gate 5 ANDs the HD signal expanding the pulse width and the blanking signal. When the HD is most advanced, the HD has the same width as the blanking signal and when the HD is most lagged, the blanking signal has the same width as the HD and the phase is detected as the pulse width. An HD phase adjustment circuit 6 is adjusted by using the pulse width to attain the optimum phase adjustment.

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、映像信号を表示するディスプレイ装置に関す
るものである。
DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to a display device for displaying video signals.

従来の技術 ディスプレイ装置は映像表示端末として、テレビチュー
ナ、VTR,ビデオディスク、カメラ。
Conventional technology display devices are video display terminals such as television tuners, VTRs, video discs, and cameras.

コンピュータ等のさまざまな周辺機器との接続が考えら
れる。また各機器間の信号インターフェースの形式もさ
まざまであり、NTSC方式の信号では、複合映像信号
や、Y/C分離信号が一般的であり、高品位テレビ方式
においては3値開期付Y、P8.PRや、R,G、B、
HD、VD信号でやりとりすることが多い。
Connections with various peripheral devices such as computers can be considered. In addition, there are various formats of signal interfaces between devices, and for NTSC signals, composite video signals and Y/C separated signals are common, and for high-definition television systems, Y with three-level opening period, P8 .. PR, R, G, B,
HD and VD signals are often used.

発明が解決しようとするIIB 前述のようにディスプレイ装置にはさまざまな機器から
、さまざまな形式の信号が入力されることになるが、最
終的な信号形態としてはR,G。
IIB to be Solved by the Invention As mentioned above, signals in various formats are input to the display device from various devices, but the final signal format is R and G.

Bの各映像信号と、HD、VDの同期信号になる。This becomes a synchronization signal for each video signal of B, HD, and VD.

ここで問題となるのが、映像信号に対する同期信号の位
相である。映像信号の水平、垂直のブランキング期間に
対してそれぞれの同期信号が適当な位置になかった場合
、画面にブランキングが表示されてしまうことになる。
The problem here is the phase of the synchronization signal with respect to the video signal. If the respective synchronization signals are not at appropriate positions for the horizontal and vertical blanking periods of the video signal, blanking will be displayed on the screen.

このためほとんどのディスプレイ装置は、水平、垂直の
位相調整機能をもっている。ところが、入ってくる信号
が一種類で、位相も一つに決められれば良いが、現実に
は前述のように複数の機器との接続が考えられ、位相も
一種類に決まらないことが多い。即ち信号を切り換える
たびに位相調整も行なわなければならないという手間が
生じてしまう。
For this reason, most display devices have horizontal and vertical phase adjustment functions. However, although it is fine if the incoming signal is of one type and the phase is determined to be one, in reality, as mentioned above, connections with multiple devices are possible, and the phase is often not determined to be of one type. That is, each time the signal is switched, phase adjustment must be performed, which is a hassle.

本発明は上記課題に鑑み、異なる位相で入ってきた水平
同期信号を自動的に位相補正し、信号を切り換えるたび
に位相調整を行なう必要のないディスプレイ装置を提供
しようとするものである。
In view of the above problems, the present invention aims to provide a display device that automatically corrects the phase of horizontal synchronization signals that come in with different phases, and eliminates the need for phase adjustment every time the signal is switched.

課題を解決するための手段 前記課題を解決するために、本発明のディスプレイ装置
は、映像信号のブランキング検出回路と、HD信号のパ
ルス幅拡張回路を備え、前記ブランキング検出回路の出
力と、前記パルス幅拡張回路の出力の論理積をとり、そ
の論理積のパルス幅によりHDの位相を調整するHD位
相調整回路を備えたものである。
Means for Solving the Problems In order to solve the above problems, a display device of the present invention includes a video signal blanking detection circuit and an HD signal pulse width expansion circuit, and an output of the blanking detection circuit; The present invention includes an HD phase adjustment circuit that takes the logical product of the outputs of the pulse width expansion circuit and adjusts the phase of the HD based on the pulse width of the logical product.

作用 本発明は上記した構成によって、映像信号のブランキン
グに対するHD信号の位相を検出して自動的に、HD位
相調整を行なうことができる。
Effect of the Invention With the above-described configuration, the present invention can detect the phase of the HD signal relative to the blanking of the video signal and automatically adjust the HD phase.

実施例 以下本発明の第1.第2の実施例のディスプレイ装置に
ついて図面を参照しながら説明する。
Example 1 of the present invention below. A display device according to a second embodiment will be described with reference to the drawings.

第1図は本発明の第1の実施例におけるディスプレイ装
置の自動HD位相調整回路のブロック図である。第1図
において、lはRGB信号入力端子、2はHD信号入力
端子、3はRGB信号のブランキングを検出するブラン
キング検出回路、4はHD信号のパルス幅を拡げるパル
ス幅拡張回路、5はブランキング検出回路3とパルス幅
拡張回路4の出力の論理積をとるANDゲート、6はA
NDゲート5の出力によりHDの位相を調整するHD位
相調整回路である。
FIG. 1 is a block diagram of an automatic HD phase adjustment circuit for a display device according to a first embodiment of the present invention. In FIG. 1, l is an RGB signal input terminal, 2 is an HD signal input terminal, 3 is a blanking detection circuit that detects blanking of the RGB signal, 4 is a pulse width expansion circuit that widens the pulse width of the HD signal, and 5 is a 6 is an AND gate that takes the AND of the outputs of the blanking detection circuit 3 and the pulse width expansion circuit 4;
This is an HD phase adjustment circuit that adjusts the HD phase using the output of the ND gate 5.

以上のように構成されたディスプレイ装置についてその
動作を説明する。まずブランキング検出回路3により、
RGB信号の水平ブランキングを検出する。その方法を
第2図を用いてもう少し詳しく述べる。第2図において
、7はクランプ回路、8はクランプ回路7でクランプさ
れたRGBの各信号と基準電圧9とを比較するコンパレ
ータ、10はR,G、Bの各コンパレータ8の出力の論
理積をとるANDゲートである。クランプしたRGB信
号をコンパレータ8でクランプ電位と等しい基準電圧9
と比較してやることによりブランキング期間がローレベ
ルで映像信号のある期間がハイレベルになる出力が得ら
れる。映像信号期間中でも信号がローレベルになる可能
性もあるが、ANDゲート10でR,G、Bの論理積を
とることによりかなり軽減される。第3図(a)、 (
b)にRGB信号と、検出されたブランキング信号の一
例を示す。一方HD信号は第3図(C)に示すようにR
GB信号のブランキングに対して実線で書いた位相から
破線で書いた位相までをとりうる。このHD信号をパル
ス幅拡張回路4によりブランキングの幅と同じ幅になる
までパルス幅を拡げる(第3図(d))。そして、この
パルス幅を拡張したHD信号と、前記ブランキング信号
の論理積をとると第3図(e)のようにHDが最も進ん
でいる時にはブランキング信号と同じ幅の信号になり、
HDが最も遅れている時にはHDと同じ幅の信号になる
The operation of the display device configured as above will be explained. First, the blanking detection circuit 3
Detect horizontal blanking of RGB signals. The method will be described in more detail using Figure 2. In FIG. 2, 7 is a clamp circuit, 8 is a comparator that compares each RGB signal clamped by the clamp circuit 7 with a reference voltage 9, and 10 is a logical product of the outputs of the R, G, and B comparators 8. This is an AND gate. The clamped RGB signal is connected to a reference voltage 9 equal to the clamp potential by a comparator 8.
By comparing this, an output can be obtained in which the blanking period is at a low level and the video signal is at a high level during a certain period. Although there is a possibility that the signal becomes low level even during the video signal period, this can be considerably reduced by calculating the logical product of R, G, and B using the AND gate 10. Figure 3(a), (
b) shows an example of RGB signals and a detected blanking signal. On the other hand, the HD signal is R as shown in Figure 3(C).
The blanking of the GB signal can range from the phase shown by the solid line to the phase shown by the broken line. The pulse width of this HD signal is expanded by the pulse width expansion circuit 4 until it becomes the same width as the blanking width (FIG. 3(d)). When the HD signal whose pulse width has been expanded is ANDed with the blanking signal, it becomes a signal with the same width as the blanking signal when the HD is the most advanced, as shown in FIG. 3(e).
When HD is the most delayed, the signal has the same width as HD.

即ちHD信号の位相がパルス幅として検出される。That is, the phase of the HD signal is detected as the pulse width.

このパルス幅により、HD位相調整回路6を調整して最
適な位相に調整する。
Using this pulse width, the HD phase adjustment circuit 6 is adjusted to the optimum phase.

第4図は、本発明の第2の実施例におけるディスプレイ
装置の自動HD位相調整回路のブロック図である。第4
図において11はクランプ回路、12はHD信号の位相
をシフトさせる位相シフト回路、13は位相シフト回路
12のシフト量を制御するカウンター、14はクランプ
後のRGB信号を基準電圧と比較するコンパレータ、1
5はRSラッチ、16は遅延回路である。
FIG. 4 is a block diagram of an automatic HD phase adjustment circuit of a display device in a second embodiment of the present invention. Fourth
In the figure, 11 is a clamp circuit, 12 is a phase shift circuit that shifts the phase of the HD signal, 13 is a counter that controls the shift amount of the phase shift circuit 12, 14 is a comparator that compares the RGB signal after clamping with a reference voltage, 1
5 is an RS latch, and 16 is a delay circuit.

以上のように構成されたディスプレイ装置についてその
動作を説明する。コンパレータ14でクランプ回路11
でクランプされたRGB信号とクランプ電位より若干低
く設定した基準電圧とを比較する。RGB信号のブラン
キング期間にクランプされているのであれば、クランプ
されたRGB信号がクランプ電位以下になることはない
のでコンパレータ14の出力は常ムこハイレベルである
The operation of the display device configured as above will be explained. Clamp circuit 11 with comparator 14
The RGB signal clamped at 1 is compared with a reference voltage set slightly lower than the clamp potential. If the RGB signal is clamped during the blanking period, the output of the comparator 14 is always at a high level because the clamped RGB signal never becomes lower than the clamp potential.

クランプ回路11のクランプパルスとしてはHD信号を
用いるが、位相シフト回路12によって少しずつ位相を
遅らせていく。位相シフト回路12はカウンター13に
よって制御する。位相シフト量は1垂直走査期間に10
0ns程度とする。クランプ信号の位相シフトにより、
ついにはRGB信号のブランキング期間以外のところを
クランプすることになるが、そうなるとコンパレータ1
4の基準電圧よりも低くなる部分が生じ、コンパレータ
14の出力がロウレベルにおちる。コンパレータ14の
出力はRSラッチ150セット端子に入力されている。
The HD signal is used as the clamp pulse of the clamp circuit 11, but the phase is gradually delayed by the phase shift circuit 12. The phase shift circuit 12 is controlled by a counter 13. The amount of phase shift is 10 per vertical scanning period.
It is set to about 0 ns. Due to the phase shift of the clamp signal,
Eventually, it will be necessary to clamp the RGB signal other than the blanking period, but in that case, comparator 1
4 occurs, and the output of the comparator 14 falls to a low level. The output of the comparator 14 is input to the set terminal of the RS latch 150.

セット端子がロウレベルにおちることによりRSランチ
15の出力がロウレベルからハイレヘルに切り換わる。
When the set terminal falls to low level, the output of the RS launch 15 is switched from low level to high level.

このRSラッチ15の出力でカウンター13を制御する
。即ちRSラッチ15の出力がハイレベルに切り換わっ
た時はカウンタ動作を停止するようにしておく。
The counter 13 is controlled by the output of this RS latch 15. That is, when the output of the RS latch 15 switches to high level, the counter operation is stopped.

このようにすることにより、クランプパルスがRGB信
号のブランキング期間からはずれるとすぐにカウンター
が停止してHD信号の位相シフトも停止する。この時の
位相シフト回路の出力はRGB信号の映像部の前縁に位
置しているので遅延回路16を通してブランキング期間
中の最適位置へ移動させる。なお、RSラッチ15のリ
セット端子は、電源オン時及び入力信号切換時にリセッ
トがかかるようにしておく。以上のような構成にするこ
とにより、RGB信号に対するHD信号の位相を常に最
適位置に保つことができる。
By doing this, as soon as the clamp pulse deviates from the blanking period of the RGB signal, the counter stops and the phase shift of the HD signal also stops. Since the output of the phase shift circuit at this time is located at the leading edge of the video portion of the RGB signal, it is moved through the delay circuit 16 to the optimum position during the blanking period. Note that the reset terminal of the RS latch 15 is configured to be reset when the power is turned on and when input signals are switched. With the above configuration, the phase of the HD signal with respect to the RGB signal can always be maintained at an optimal position.

以上のように第1及び第2の実施例によれば、RGB信
号に対するHD信号の位相が多少ばらついた場合でも、
自動的に最適な位相になるように補正を行なうことがで
きる。
As described above, according to the first and second embodiments, even if the phase of the HD signal with respect to the RGB signal varies somewhat,
Correction can be performed automatically to obtain the optimum phase.

発明の効果 以上のように本発明は、RGB信号のブランキング期間
を検出することにより、その期間中の最適の位置にくる
ようにHD信号の位相を自動調整することができ、信号
が切り換わるたびに水平位相調整を行なう必要がなくな
る。
Effects of the Invention As described above, the present invention detects the blanking period of the RGB signal and can automatically adjust the phase of the HD signal so that it is at the optimal position during that period, and the signal is switched. There is no need to perform horizontal phase adjustment every time.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の第■の実施例におけるディスプレイ装
置の自動HD位相調整回路のブロック図、第2図は水平
ブランキング検出回路のブロック図、第3図は第1図の
各部の波形説明図、第4図は第2の実施例におけるディ
スプレイ装置の自動HD位相調整回路のブロック図であ
る。 3・・・・・・ブランキング検出回路、4・・・・・・
パルス幅拡張回路、6・・・・・・HD位相調整回路、
7.11・・・・・・クランプ回路、8,14・・・・
・・コンパレータ、12・・・・・・位相シフト回路、
13・・・・・・カウンター15・・・・・・RSラッ
チ、16・・・・・・遅延回路。
FIG. 1 is a block diagram of the automatic HD phase adjustment circuit of the display device in the embodiment (2) of the present invention, FIG. 2 is a block diagram of the horizontal blanking detection circuit, and FIG. 3 is a waveform explanation of each part of FIG. 1. 4 are block diagrams of an automatic HD phase adjustment circuit of a display device in a second embodiment. 3...Blanking detection circuit, 4...
Pulse width expansion circuit, 6...HD phase adjustment circuit,
7.11... Clamp circuit, 8,14...
... Comparator, 12 ... Phase shift circuit,
13...Counter 15...RS latch, 16...Delay circuit.

Claims (2)

【特許請求の範囲】[Claims] (1)RGB信号を入力とし、RGB信号の水平ブラン
キング期間を検出するブランキング検出回路と、HD信
号を入力とし、HD信号のパルス幅を拡げるパルス幅拡
張回路と、前記ブランキング回路の出力と前記パルス幅
拡張回路の出力の論理積をとるANDゲートと、前記A
NDゲートの出力によりHD信号の位相を調整するHD
位相調整回路とを備えたことを特徴とするディスプレイ
装置。
(1) A blanking detection circuit that receives RGB signals as input and detects the horizontal blanking period of the RGB signals, a pulse width expansion circuit that receives HD signals as input and expands the pulse width of the HD signal, and the output of the blanking circuit. and an AND gate that takes the logical product of the output of the pulse width expansion circuit and the output of the pulse width expansion circuit;
HD that adjusts the phase of the HD signal using the output of the ND gate
A display device comprising a phase adjustment circuit.
(2)HD信号の位相をシフトする位相シフト回路と前
記位相シフト回路を制御するカウンターと、前記位相シ
フト回路の出力をクランプパルスとしてRGB信号をク
ランプするクランプ回路と、前記クランプ回路の出力を
基準電圧と比較するコンパレータと、前記コンパレータ
の出力をセットパルスとするRSラッチとを備え、前記
RSラッチの出力により前記カウンターを制御すること
を特徴とするディスプレイ装置。
(2) A phase shift circuit that shifts the phase of the HD signal, a counter that controls the phase shift circuit, a clamp circuit that clamps the RGB signal using the output of the phase shift circuit as a clamp pulse, and a reference to the output of the clamp circuit. A display device comprising: a comparator for comparing with a voltage; and an RS latch that uses the output of the comparator as a set pulse, and the counter is controlled by the output of the RS latch.
JP32506889A 1989-12-14 1989-12-14 Display device Pending JPH03185972A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP32506889A JPH03185972A (en) 1989-12-14 1989-12-14 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32506889A JPH03185972A (en) 1989-12-14 1989-12-14 Display device

Publications (1)

Publication Number Publication Date
JPH03185972A true JPH03185972A (en) 1991-08-13

Family

ID=18172794

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32506889A Pending JPH03185972A (en) 1989-12-14 1989-12-14 Display device

Country Status (1)

Country Link
JP (1) JPH03185972A (en)

Similar Documents

Publication Publication Date Title
JPH0620279B2 (en) Automatic gain control device
JPH0918799A (en) Caption data display controller
KR940003050B1 (en) Television receiver responsive to plural video signals
JPH03185972A (en) Display device
KR100202564B1 (en) The color level adjusting apparatus
JP2844675B2 (en) Television receiver
JPH033029Y2 (en)
JP2638948B2 (en) Motion detection circuit
JPS61267489A (en) Time base compensating device of color picture signal
KR940000159Y1 (en) Keyed pulse generator for high definition of tv
JP2972406B2 (en) Video signal processing circuit
KR19980043397A (en) Aspect ratio automatic conversion display apparatus and method of television receiver
US20020041342A1 (en) Horizontal automatic frequency control (AFC) circuit
JPH077633A (en) Digital synchronizing separation circuit
JPH0318188A (en) Digital picture signal processor corresponding to multi-signal system
JPH0413375A (en) Synchronizing separator circuit
JPH04273772A (en) Synchronizing circuit
JPH08256278A (en) Sc-h phase correction device
JPH02183688A (en) Dual television screen switching circuit
JPS61255172A (en) Clamp circuit for video signal display device
JPH06161367A (en) Horizontal centering circuit
JPH05207315A (en) Television receiver
JPH0362695A (en) Scanning converter for video signal
JPH03135186A (en) Color television receiver
JPS61134795A (en) Horizontal deflection circuit