JPH03184112A - Method and device for controlling intra-device unit - Google Patents

Method and device for controlling intra-device unit

Info

Publication number
JPH03184112A
JPH03184112A JP1324830A JP32483089A JPH03184112A JP H03184112 A JPH03184112 A JP H03184112A JP 1324830 A JP1324830 A JP 1324830A JP 32483089 A JP32483089 A JP 32483089A JP H03184112 A JPH03184112 A JP H03184112A
Authority
JP
Japan
Prior art keywords
unit
control signal
central processing
individual
processing unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1324830A
Other languages
Japanese (ja)
Other versions
JPH0661050B2 (en
Inventor
Shinya Nakamura
中村 眞也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP1324830A priority Critical patent/JPH0661050B2/en
Publication of JPH03184112A publication Critical patent/JPH03184112A/en
Publication of JPH0661050B2 publication Critical patent/JPH0661050B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Small-Scale Networks (AREA)

Abstract

PURPOSE:To prevent malfunctions due to the loading/unloading of units by transmitting the control signals from a CPU in a transmission state to set the individual units in a receivable state respectively. CONSTITUTION:When the information on transmission is sent to each individual unit 20 from a CPU 10, the CPU 10 sets a control signal line 13a at H via a control signal generating circuit 12 and transmits a control signal 13 to each unit 20. The unit 20 receives the signal 13 and produces a pulse via a control means 21a to initialize the unit 20 at the rise of the signal 13. Then the unit 20 initializes a bus interface circuit 21. The CPU 10 transmits the information on transmission to the unit 20 via a common bus 30. Thus the unit 20 receives the information. Then the CPU 10 turns the signal 13 into L when the transmission is ended and the reception of the unit 20 is also ended.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、一つの装置内で、中央処理ユニットから動作
設定情報を共通バスを介して、この共通バスに接続され
た個別ユニットに対して送信する制御を行う装置内ユニ
ット制御方法および装置に利用される。
[Detailed Description of the Invention] [Industrial Application Field] The present invention provides for transmitting operation setting information from a central processing unit to individual units connected to this common bus within one device via a common bus. It is used in a unit control method and device in a device that controls transmission.

〔概要〕〔overview〕

本発明は、一つの装置内で、中央処理ユニットから動作
設定情報を共通バスを介してこの共通バスに接続された
個別ユニットに対して送信する制御を行う装置内ユニッ
ト制御方法において、中央処理ユニットは送信情報を個
別ユニットに送信する際に、個別ユニットを受信可能状
態とする制御信号を共通バスとは別に設けられた制御信
号線により送信し、個別ユニットはこの制御信号により
受信可能状態とし動作設定情報を受信するようにするこ
とにより、 ユニットの挿抜による誤動作を防止したものである。
The present invention provides an intra-device unit control method for controlling the transmission of operation setting information from a central processing unit to individual units connected to the common bus via a common bus in one device. When transmitting information to an individual unit, a control signal that enables the individual unit to receive data is sent via a control signal line provided separately from the common bus, and the individual unit uses this control signal to enable the individual unit to receive data. By receiving setting information, malfunctions due to unit insertion and removal are prevented.

〔従来の技術〕[Conventional technology]

第3図は従来の装置内ユニット制御方法による装置の一
例を示すブロック構成国である。
FIG. 3 shows the block configuration of an example of a device using a conventional internal unit control method.

中央処理ユニッ)10とn個の個別ユニット20とが共
通バス30でそれぞれ接続され、中央処理ユニット10
はバスインタフェース回路11を含み、個別ユニット2
0はそれぞれバスインタフェース回路21およびエラー
訂正回路22を含んでいる。
The central processing unit 10 and n individual units 20 are connected by a common bus 30, and the central processing unit 10
includes a bus interface circuit 11 and an individual unit 2
0 includes a bus interface circuit 21 and an error correction circuit 22, respectively.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

前述した従来の装置内ユニット制御方法による装置では
、中央処理ユニット10と各個別ユニット20とは、バ
スインタフェース回路11および21を介して単に接続
されているだけであるため、動作中のいずれか一つの個
別ユニット20の挿抜により他の個別ユニット20、ま
たは中央処理ユニット10が影響を受け、誤動作を招き
やすい欠点があった。
In the device using the conventional device unit control method described above, the central processing unit 10 and each individual unit 20 are simply connected via the bus interface circuits 11 and 21, so that one of the units during operation When one individual unit 20 is inserted or removed, other individual units 20 or the central processing unit 10 are affected, resulting in a disadvantage that malfunctions are likely to occur.

本発明の目的は、前記の欠点を除去することにより、共
通バスに接続された動作中のユニットの挿抜により他ユ
ニットが誤動作を生じることのない装置内ユニットの制
御方法および装置を提供することにある。
SUMMARY OF THE INVENTION An object of the present invention is to provide a method and apparatus for controlling units within a device in which insertion and removal of an operating unit connected to a common bus will not cause malfunctions of other units by eliminating the above-mentioned drawbacks. be.

〔問題点を解決するための手段〕[Means for solving problems]

本発明の装置内ユニット制御方法は、一つの装置内で、
中央処理ユニットから送信情報を共通ノくスを介してこ
の共通バスに接続された個別ユニ・ソトに対して送信す
る制御を行う装置内ユニット制御方法において、前記中
央処理ユニットは、送信情報を送信するとき前記個別ユ
ニットを受信可能状態に設定する制御信号を併せて送信
し、前記個別ユニットは、前記制御信号により受信可能
状態とし前記送信情報を受信することを特徴とする。
The intra-device unit control method of the present invention includes, within one device,
In an in-device unit control method for controlling transmission of transmission information from a central processing unit to individual UNI SOTOs connected to this common bus via a common bus, the central processing unit transmits transmission information. When doing so, a control signal for setting the individual unit to a receivable state is also transmitted, and the individual unit is set to a receivable state by the control signal and receives the transmitted information.

本発明の装置は、中央処理ユニットと、この中央処理ユ
ニットに共通バスを介して接続された少なくとも一つの
個別ユニットとを備えた装置において、前記中央処理ユ
ニットは、前記個別ユニットを送信情報を受信可能状態
に制御する制御信号を発生する制御信号発生手段を含み
、前記個別ユニットは、前記制御信号を受信したとき前
記ユニットを受信可能状態に設定する制御手段を含み、
前記制御信号を前記中央処理ユニットから前記個別ユニ
ットに伝送するために前記中央処理ユニットと前記個別
ユニット間を接続する前記共通バスとは別の制御信号線
を備えたことを特徴とする。
The device of the present invention includes a central processing unit and at least one individual unit connected to the central processing unit via a common bus, wherein the central processing unit receives information transmitted from the individual unit. The individual unit includes a control signal generating means for generating a control signal for controlling the individual unit to a receivable state, and the individual unit includes a control means for setting the unit to a receivable state when the individual unit receives the control signal.
The present invention is characterized in that a control signal line separate from the common bus connecting the central processing unit and the individual units is provided for transmitting the control signals from the central processing unit to the individual units.

また、本発明の装置は、前記個別ユニットは、その接続
された前記制御信号線の信号レベルを所定のレベルに保
持する保持手段を含むことができる。
Further, in the apparatus of the present invention, the individual unit may include a holding means for holding the signal level of the control signal line connected to the individual unit at a predetermined level.

〔作用〕[Effect]

中央処理ユニットからは、送信時に制御信号線を介して
制御信号が送信される。これは例えば制御信号線をr)
(Jレベルにすることで行われ、これにより各個別ユニ
ットは初期化され送信情報を受信する。
A control signal is transmitted from the central processing unit via a control signal line at the time of transmission. This is for example the control signal line r)
(This is done by setting the level to J, whereby each individual unit is initialized and receives the transmitted information.

従って、動作中のある個別ユニットが挿抜され雑音によ
り共通バス上の送信情報が乱れても、その後の再送によ
り正しく動作させることができる。
Therefore, even if an operating individual unit is inserted or removed and the transmitted information on the common bus is disturbed due to noise, the unit can be operated correctly by subsequent retransmission.

また中央処理ユニットが挿抜された場合には、各個別ユ
ニットは保持回路により制御信号線のレベルをr)(J
に保持する。これにより各個別ユニットは初期化される
ので誤動作を生じない。
In addition, when the central processing unit is inserted or removed, each individual unit uses a holding circuit to maintain the level of the control signal line (r) (J
to hold. Since each individual unit is thereby initialized, malfunctions do not occur.

〔実施例〕 以下、本発明の実施例について図面を参照して説明する
[Example] Hereinafter, an example of the present invention will be described with reference to the drawings.

第1′図は本発明の装置内ユニット制御方法による装置
の一実施例を示すブロック構成国である。
FIG. 1' is a block diagram showing an embodiment of a device using the in-device unit control method of the present invention.

本実施例は、バスインタフェース回路11を含む中央処
理ユニット10と、この中央処理ユニット10に共通バ
ス30を介して接続されたn個の、それぞれバスインタ
フェース回路21およびエラー訂正回路22を含む個別
ユニット20とを備えた装置において、 本発明の特徴とするところの、 中央処理ユニット10は、個別ユニット20を送信情報
を受信可能状態に制御する制御信号13を発生する制御
信号発生手段としての制御信号発生回路12を含み、個
別ユニット20はそのバスインタフェース回路2I内に
制御信号I3を受信したとき個別ユニット20を受信可
能状態に設定する制御手段21aを含み、 制御信号13を中央処理ユニット10から各個別ユニッ
ト20に伝送するために中央処理ユニット10と各個別
ユニット20間を接続した制御信号線13aを備え、さ
らに、個別ユニット20は、その接続された制御信号線
の信号レベルを所定のr)(Jレベルに保持する保持手
段としてのプルアップ回路23を含んでいる。
This embodiment includes a central processing unit 10 including a bus interface circuit 11, and n individual units connected to the central processing unit 10 via a common bus 30, each including a bus interface circuit 21 and an error correction circuit 22. 20, a feature of the present invention is that the central processing unit 10 generates a control signal as a control signal generating means for generating a control signal 13 for controlling the individual unit 20 to a state in which it can receive transmitted information. The individual unit 20 includes a control means 21a in its bus interface circuit 2I for setting the individual unit 20 in a receivable state when receiving the control signal I3, and transmits the control signal 13 from the central processing unit 10 to each unit. A control signal line 13a is provided that connects the central processing unit 10 and each individual unit 20 for transmission to the individual units 20, and the individual unit 20 further adjusts the signal level of the connected control signal line to a predetermined value (r). (Includes a pull-up circuit 23 as a holding means for holding the J level.

次に、本実施例の動作について第2図に示すタイムチャ
ートを参照して説明する。なお、第2図においては、制
御信号13、共通バス3o上の送信情報、制御手段21
a出力およびバスインタフェース回路21取込み情報の
関係を示す。
Next, the operation of this embodiment will be explained with reference to the time chart shown in FIG. In addition, in FIG. 2, the control signal 13, the transmission information on the common bus 3o, the control means 21
The relationship between the a output and the information taken in by the bus interface circuit 21 is shown.

中央処理ユニット10から各個別ユニッ)20に対して
送信情報を送信する場合は、中央処理ユニット10は、
初めに制御信号発生回路12により制御信号線13aを
rHJレベルにすることにより制御信号13を各個別ユ
ニット20に対して送信する。各個別ユニット20はこ
の制御信号13を受信すると、その制御手段21aは個
別ユニット20を初期化する初期化パルスを制御信号1
3の立上りで生威し、それによりバスインタフェース回
路21を初期化する。
When transmitting information from the central processing unit 10 to each individual unit 20, the central processing unit 10
First, the control signal generation circuit 12 sets the control signal line 13a to the rHJ level, thereby transmitting the control signal 13 to each individual unit 20. When each individual unit 20 receives this control signal 13, its control means 21a sends an initialization pulse to the control signal 1 to initialize the individual unit 20.
3, and the bus interface circuit 21 is thereby initialized.

続いて中央処理ユニット10は送信情報を共通バス30
を介して各個別ユニット20に対して送信する。
Subsequently, the central processing unit 10 sends the transmitted information to the common bus 30.
to each individual unit 20 via.

各個別ユニット20はこの送られてきた送信情報を受信
する。そして、中央処理ユニッ)10は送信情報の送信
が終了すると制御信号13をr)(Jレベルから「L」
レベルに立ち下げる。これにより各個別ユニット20に
おける送信情報の受信も終了する。
Each individual unit 20 receives this sent transmission information. Then, when the transmission of the transmission information is completed, the central processing unit) 10 changes the control signal 13 from r)(J level to "L").
lower to the level. This also ends the reception of the transmission information in each individual unit 20.

受信完了後、各個別ユニット20は、送信情報とともに
送られてくるエラー訂正情報(パリティやCRCなど)
をエラー訂正回路22で確認後、エラーがなければ受信
情報を認識し、受信が完了する。
After completion of reception, each individual unit 20 receives error correction information (parity, CRC, etc.) sent along with the transmission information.
After checking the error correction circuit 22, if there is no error, the received information is recognized and reception is completed.

制御信号13によって、各個別ユニット20のバスイン
タフェース回路21の初期化を、共通バス30上の通信
に同期して行うことが可能であるため、中央処理ユニッ
ト10以外の個別ユニット20が、中央処理ユニット1
0からのデータ受信中に挿抜され、共通バス30上のデ
ータが雑音により乱れても、その後の再送による復旧が
容易になる。
Since it is possible to initialize the bus interface circuit 21 of each individual unit 20 in synchronization with communication on the common bus 30 using the control signal 13, the individual units 20 other than the central processing unit 10 can unit 1
Even if the data on the common bus 30 is disturbed by noise due to insertion or removal during data reception from 0, recovery by subsequent retransmission becomes easy.

また、中央処理ユニッ)10が挿抜された場合でも、各
個別ユニット20側にて制御信号13をプルアップ回路
23により「H」レベル電圧にてプルアップしておくこ
とにより、全ての制御信号13は中央処理ユニット10
が抜けたときに初期化され誤動作は生じない。
Furthermore, even when the central processing unit) 10 is inserted or removed, all the control signals 13 can be is the central processing unit 10
It will be initialized when it is disconnected and no malfunction will occur.

なお、前述の実施例では、中央処理ユニットは一つだけ
としたが、複数の場合も同様である。
In the above-described embodiment, only one central processing unit is used, but the same applies to a case where there is a plurality of central processing units.

〔発明の効果〕〔Effect of the invention〕

以上説明したように、本発明は、各個別ユニットを受信
可能状態とする制御信号を与えることによって、共通バ
ス上に存在する動作中のユニットの挿抜によって、他ユ
ニットの動作設定内容の破壊、論理動作の暴走等の誤動
作を防止できる効果がある。
As explained above, the present invention provides a control signal that enables each individual unit to receive data, thereby allowing the operation settings of other units to be destroyed and the logical This has the effect of preventing malfunctions such as runaway operation.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の装置の一実施例を示すブロック構成図
。 第2図はその動作を示すタイムチャート。 第3図は従来の装置の一例を示すブロック構成図。 10・・・中央処理ユニット、11.21・・・バスイ
ンタフェース回路、12・・・制御信号発生回路、13
・・・制御信号、13a・・・制御信号線、20・・・
個別ユニット、21a・・・制御手段、22・・・エラ
ー訂正回路、23・・・プルアップ回路、30・・・共
通バス。
FIG. 1 is a block diagram showing an embodiment of the apparatus of the present invention. FIG. 2 is a time chart showing the operation. FIG. 3 is a block diagram showing an example of a conventional device. 10...Central processing unit, 11.21...Bus interface circuit, 12...Control signal generation circuit, 13
...Control signal, 13a...Control signal line, 20...
Individual unit, 21a...control means, 22...error correction circuit, 23...pull-up circuit, 30...common bus.

Claims (1)

【特許請求の範囲】 1、一つの装置内で、中央処理ユニットから送信情報を
共通バスを介してこの共通バスに接続された個別ユニッ
トに対して送信する制御を行う装置内ユニット制御方法
において、 前記中央処理ユニットは、送信情報を送信するとき前記
個別ユニットを受信可能状態に設定する制御信号を併せ
て送信し、 前記個別ユニットは、前記制御信号により受信可能状態
とし前記送信情報を受信する ことを特徴とする装置内ユニット制御方法。 2、中央処理ユニットと、この中央処理ユニットに共通
バスを介して接続された少なくとも一つの個別ユニット
とを備えた装置において、 前記中央処理ユニットは、前記個別ユニットを送信情報
を受信可能状態に制御する制御信号を発生する制御信号
発生手段を含み、 前記個別ユニットは、前記制御信号を受信したとき前記
ユニットを受信可能状態に設定する制御手段を含み、 前記制御信号を前記中央処理ユニットから前記個別ユニ
ットに伝送するために前記中央処理ユニットと前記個別
ユニット間を接続する前記共通バスとは別の制御信号線
を備えた ことを特徴とする装置。 3、前記個別ユニットは、その接続された前記制御信号
線の信号レベルを所定のレベルに保持する保持手段を含
む請求項2記載の装置。
[Claims] 1. An intra-device unit control method for controlling transmission of transmission information from a central processing unit to individual units connected to the common bus via a common bus within one device, comprising: When the central processing unit transmits the transmission information, the central processing unit also transmits a control signal for setting the individual unit to a receivable state, and the individual unit is set to a receivable state by the control signal and receives the transmission information. A method for controlling a unit within a device, characterized by: 2. In a device comprising a central processing unit and at least one individual unit connected to the central processing unit via a common bus, the central processing unit controls the individual unit to be ready to receive transmitted information. the individual unit includes a control means for setting the unit to a receivable state when receiving the control signal, the control signal is transmitted from the central processing unit to the individual unit. An apparatus characterized by comprising a control signal line separate from the common bus connecting the central processing unit and the individual units for transmission to the units. 3. The apparatus according to claim 2, wherein said individual unit includes a holding means for holding the signal level of said control signal line connected thereto at a predetermined level.
JP1324830A 1989-12-13 1989-12-13 Apparatus unit control method and apparatus Expired - Lifetime JPH0661050B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1324830A JPH0661050B2 (en) 1989-12-13 1989-12-13 Apparatus unit control method and apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1324830A JPH0661050B2 (en) 1989-12-13 1989-12-13 Apparatus unit control method and apparatus

Publications (2)

Publication Number Publication Date
JPH03184112A true JPH03184112A (en) 1991-08-12
JPH0661050B2 JPH0661050B2 (en) 1994-08-10

Family

ID=18170159

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1324830A Expired - Lifetime JPH0661050B2 (en) 1989-12-13 1989-12-13 Apparatus unit control method and apparatus

Country Status (1)

Country Link
JP (1) JPH0661050B2 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS519351A (en) * 1974-07-12 1976-01-26 Hitachi Ltd
JPS63298515A (en) * 1987-05-29 1988-12-06 Hitachi Maxell Ltd Controller for semiconductor memory cartridge

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS519351A (en) * 1974-07-12 1976-01-26 Hitachi Ltd
JPS63298515A (en) * 1987-05-29 1988-12-06 Hitachi Maxell Ltd Controller for semiconductor memory cartridge

Also Published As

Publication number Publication date
JPH0661050B2 (en) 1994-08-10

Similar Documents

Publication Publication Date Title
US4984190A (en) Serial data transfer system
JPH05504668A (en) Optimized methods of data communication and systems that use them
KR100614638B1 (en) Serial peripheral interface circuit of hybrid type adaptable to high peformance wireless lan and method of the same
JP2006059100A (en) Serial communication system device
JPH03184112A (en) Method and device for controlling intra-device unit
AU609791B2 (en) Improvements in or relating to data communication systems
JPS59161956A (en) Transmission controller
JPH0535487A (en) System for loading operation system
JPS61100854A (en) Signal processing circuit
US20210119824A1 (en) Communication system, receiving device, transmission interval change method, and computer program
JP3143935B2 (en) Automatic startup processing method
JP2508982B2 (en) In-device control method
JP2644558B2 (en) Test apparatus and test method for communication device
JPH02238744A (en) Communication system
JP2571460B2 (en) Initial reset control method
JPH03192956A (en) Connecting method for communication line and picture formation device using the same
JPS63202154A (en) Serial communication system
JPS581235A (en) Transfer system for communication bus data
JPH07101877B2 (en) Terminal device
JPH0373050A (en) Serial write data transfer system
JPH04213259A (en) Data processor
JPS62226248A (en) Memory address checking system
JP2002237862A (en) Data transferring circuit
JPH0981512A (en) Data exchange system of serial bus
JPH0779344B2 (en) Half-duplex communication channel driver control method