JPH0318053Y2 - - Google Patents
Info
- Publication number
- JPH0318053Y2 JPH0318053Y2 JP14459483U JP14459483U JPH0318053Y2 JP H0318053 Y2 JPH0318053 Y2 JP H0318053Y2 JP 14459483 U JP14459483 U JP 14459483U JP 14459483 U JP14459483 U JP 14459483U JP H0318053 Y2 JPH0318053 Y2 JP H0318053Y2
- Authority
- JP
- Japan
- Prior art keywords
- fet
- mos
- power mos
- power
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000003466 welding Methods 0.000 claims description 18
- 239000004065 semiconductor Substances 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 3
- 230000006378 damage Effects 0.000 description 3
- 238000004804 winding Methods 0.000 description 3
- 239000000969 carrier Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000001965 increasing effect Effects 0.000 description 2
- 239000008186 active pharmaceutical agent Substances 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
Landscapes
- Arc Welding Control (AREA)
Description
【考案の詳細な説明】
〔考案の利用分野〕
本考案は、インバータを用いた溶接用電源装置
に係り、特にそのインバータのスイツチング素子
としてパワーMOS・FETを用いてなる溶接用電
源装置に関するものである。[Detailed description of the invention] [Field of application of the invention] The present invention relates to a welding power supply device using an inverter, and particularly to a welding power supply device using a power MOS/FET as a switching element of the inverter. be.
TIG溶接機の電源装置は、商用電源周波数より
も高い周波数に変換するインバータを設け、その
出力を、変圧器、整流器並びにリアクタを介して
所定の直流電流となし、溶接負荷に供給する構成
としてある。
The power supply device of a TIG welding machine is equipped with an inverter that converts the frequency to a higher frequency than the commercial power supply frequency, and the output is converted into a specified DC current through a transformer, rectifier, and reactor, and is supplied to the welding load. .
第１図はその概略的な構成を示したものであつ
て、ACは三相交流電源、１はダイオードブリツ
ジでなる整流器、２は例えばブリツジ構成したト
ランジスタ素子から成るスイツチング素子による
インバータで、そのスイツチング制御は駆動回路
２′よりの出力信号によりなされ、整流された直
流電流を商用電源周波数より高い周波数の交流電
流に変換するためのものである。その周波数変換
された高周波電圧は溶接用変圧器３で変圧されて
後、整流器４を介して再び直流電圧に変換され、
リアクタ５を介して負荷（トーチ）６に供給され
るものである。 Figure 1 shows its schematic configuration, where AC is a three-phase alternating current power supply, 1 is a rectifier made of a diode bridge, 2 is an inverter with switching elements made of transistor elements in a bridge configuration, for example. Switching control is performed by an output signal from the drive circuit 2', and is for converting rectified direct current into alternating current having a frequency higher than the commercial power supply frequency. The frequency-converted high-frequency voltage is transformed by a welding transformer 3, and then converted to DC voltage again via a rectifier 4.
It is supplied to a load (torch) 6 via a reactor 5.
しかしこのような従来装置では、インバータ２
を構成するスイツチングトランジスタとしてはバ
イポーラトランジスタが用いられており、駆動電
力が大きく、またその駆動回路２′構成も複雑と
なり、更に高速スイツチングに適さないなどの問
題点があつた。 However, in such conventional equipment, inverter 2
Bipolar transistors are used as the switching transistors constituting the switch, which requires a large drive power, complicates the structure of the drive circuit 2', and is unsuitable for high-speed switching.
そこで、第２図に示すように、インバータ２を
構成するスイツチングトランジスタとしてパワー
MOS・FETを用いた溶接用電源装置が考えられ
た。この第２図において、７はインバータ２を構
成するパワーMOS・FETで、Ｇ，Ｄ及びＳはそ
のゲート、ドレイン及びソースの各電極を示す。
８は直流電源、９，１０は半導体スイツチング素
子、ここではMOS・FETで、説明を簡単にする
ため、通常２個１組のものを各々１個で示してい
る。１１はパルストランス、１２，１３，１４は
抵抗である。そのほか、第１図と同一符号は、同
一又は相当部分を示す。 Therefore, as shown in FIG.
A welding power supply device using MOS/FET was considered. In FIG. 2, 7 is a power MOS-FET constituting the inverter 2, and G, D, and S indicate its gate, drain, and source electrodes.
Reference numeral 8 denotes a DC power supply, and 9 and 10 denote semiconductor switching elements, here MOS/FETs. To simplify the explanation, each of them is shown as a set of two. 11 is a pulse transformer, and 12, 13, and 14 are resistors. In addition, the same reference numerals as in FIG. 1 indicate the same or corresponding parts.
第３図は、第２図に示す溶接用電源装置、特に
そのパワーMOS・FET７の駆動回路２′の動作
説明をするための図であつて、同図に従つて駆動
回路２′の動作を説明する。第２図の回路におい
て、パワーMOS・FET７のオンゲート電流を流
すためFET９には第３図のａに示すように「Ｈ」
レベルの期間が可変の制御オン信号が入力され
る。その期間は、FET９がオンし、パルストラ
ンス１１の二次巻線には図示した極性の正の電圧
が出力される。この電圧によつて、抵抗１３を介
してパワーMOS・FET７にオンゲート電流が流
れ、ゲートＧ、ソースＳ間の入力容量CGSは充電
されてパワーMOS・FET７をオンする。すなわ
ち、パワーMOS・FET７のドレインＤからソー
スＳへ電流は流れる。 FIG. 3 is a diagram for explaining the operation of the welding power supply device shown in FIG. 2, especially the drive circuit 2' of the power MOS/FET 7. explain. In the circuit shown in Figure 2, in order to flow the on-gate current of power MOS FET 7, FET 9 is set to "H" as shown in Figure 3 a.
A control-on signal whose level period is variable is input. During that period, the FET 9 is turned on, and a positive voltage of the polarity shown is output to the secondary winding of the pulse transformer 11. Due to this voltage, an on-gate current flows through the power MOS/FET 7 through the resistor 13, and the input capacitance CGS between the gate G and the source S is charged and the power MOS/FET 7 is turned on. That is, current flows from the drain D to the source S of the power MOS/FET 7.
一方、FET９のオン信号が「Ｌ」レベルとな
ると、FET９はオフするが、オフした直後、第
３図のｂに示すようにFET１０には一定時間オ
ン信号が入いる。そのため、FET１０はその時
間だけオンし、パルストランス１１の二次巻線に
は、第３図のｃに示すように逆極性の負の電圧が
出力される。この電圧によつて、今までパワー
MOS・FET・７のゲートＧ、ソースＳ間の入力
容量CGSに充電されていた電荷が放電されながら
パワーMOS・FET７はオフする。そのときのパ
ワーMOS・FET７のゲート電流LGは第３図のｄ
に示す如くである。ところで、第２図に示す構成
においては、パワーMOS・FET７の導通期間
は、定電流特性の溶接機においては、負荷電流に
応じて大幅に変化するため、パワーMOS・FET
７のスイツチング特性を決定する抵抗１３は小さ
い。そのためターンオフ時のフオール時間が短か
く、パワーMOS・FET７が高速でターンオフ
し、溶接用変圧器３及びその周辺の配線のインダ
クタンス分により第３図ｅに示すように高いスパ
イク電圧が発生し、パワーMOS・FET７が電圧
破壊するという問題があつた。また、パワー
MOS・FET７が破壊してドレインＤ、ゲートＧ
間が導通状態になると、駆動回路２′を構成する
抵抗１２〜１４、パルストランス１１、FET９，
１０等が同時に破壊されるという問題もあつた。 On the other hand, when the on signal of the FET 9 becomes "L" level, the FET 9 is turned off, but immediately after being turned off, the on signal is input to the FET 10 for a certain period of time as shown in FIG. 3b. Therefore, the FET 10 is turned on for that time, and a negative voltage of opposite polarity is output to the secondary winding of the pulse transformer 11 as shown in c in FIG. With this voltage, the power
Power MOS-FET 7 turns off while the charge stored in the input capacitance CGS between the gate G and source S of MOS-FET 7 is discharged. At that time, the gate current L G of power MOS/FET7 is d in Figure 3.
As shown. By the way, in the configuration shown in Fig. 2, the conduction period of the power MOS/FET 7 changes significantly depending on the load current in a welding machine with constant current characteristics.
The resistance 13, which determines the switching characteristics of 7, is small. As a result, the fall time at turn-off is short, and the power MOS/FET 7 is turned off at high speed. Due to the inductance of the welding transformer 3 and its surrounding wiring, a high spike voltage is generated as shown in Figure 3e, and the power There was a problem with voltage breakdown in MOS/FET7. Also, power
MOS/FET7 is destroyed, drain D and gate G
When conduction occurs between the resistors 12 to 14, pulse transformer 11, FET 9, and
There was also the problem that the 10th magnitude was destroyed at the same time.
本考案は上記のような問題に鑑みてなされたも
ので、インバータを構成するスイツチングトラン
ジスタとしてパワーMOS・FETを用いながらも
スパイク電圧によるそのパワーMOS・FETの破
壊を防止し、また、これによるパワーMOS・
FETの駆動回路構成素子の破壊も防止すること
ができる溶接用電源装置を提供することにある。
The present invention was developed in view of the above-mentioned problems, and although power MOS/FETs are used as switching transistors constituting an inverter, it prevents the power MOS/FETs from being destroyed by spike voltages. Power MOS・
It is an object of the present invention to provide a welding power supply device that can also prevent destruction of FET drive circuit components.
本考案の特徴は、半導体スイツチング素子のス
イツチング動作によるパルス信号がインバータを
構成するパワーMOS・FETのスイツチング信号
としてそのゲートに与えられることにより、この
パワーMOS・FETが入力直流電圧を所定の周波
数の交流電圧に変換し、これを溶接用トランスで
変圧した後、整流して負荷に与える溶接用電源装
置において、前記パワーMOS・FETのゲート回
路に順方向にダイオードを挿入した点にある。
The feature of the present invention is that a pulse signal generated by the switching operation of a semiconductor switching element is applied to the gate of the power MOS/FET that constitutes the inverter as a switching signal, so that the power MOS/FET converts the input DC voltage at a predetermined frequency. In the welding power supply device, which converts the AC voltage into an alternating current voltage, transforms it with a welding transformer, rectifies it, and applies it to the load, a diode is inserted in the gate circuit of the power MOS/FET in the forward direction.
以下、図面を参照して本考案の実施例を説明す
る。第４図は本考案による溶接用電源装置の一実
施例の要部を示す回路図で、図中１５はダイオー
ドである。その他、第２図と同一符号は同一部分
を示す。
Embodiments of the present invention will be described below with reference to the drawings. FIG. 4 is a circuit diagram showing essential parts of an embodiment of the welding power supply device according to the present invention, and 15 in the figure is a diode. Other than that, the same reference numerals as in FIG. 2 indicate the same parts.
すなわち本考案は、インバータ２を構成するパ
ワーMOS・FET７のゲート回路に、図示例では
抵抗１３とパワーMOS・FET７のゲートＧ及び
抵抗１４の接続点との間に、順方向にダイオード
を挿入してなるものである。 That is, the present invention inserts a diode in the forward direction between the resistor 13 and the connection point between the gate G of the power MOS/FET 7 and the resistor 14 in the illustrated example, in the gate circuit of the power MOS/FET 7 constituting the inverter 2. That's what happens.
第５図ａ〜ｅは第４図に示す回路の動作を説明
するためのタイムチヤートで、第３図ａ〜ｅに対
応する。 5A to 5E are time charts for explaining the operation of the circuit shown in FIG. 4, and correspond to FIGS. 3A to 3E.
次に、動作について説明する。 Next, the operation will be explained.
第４図において、FET９がオンし、パルスト
ランス１１、並びにダイオード１５を介してパワ
ーMOS・FET７をオンする。この際、ダイオー
ド１５にはキヤリアが蓄積される。そして、オフ
制御の際は、FET１０をオンすることによりパ
ワーMOS・FET７がオフするように働くと、ダ
イオード１５の前記蓄積キヤリア分のみパルスト
ランス１１に電流が流れて、その他の電荷は抵抗
１４に流れる。したがつて抵抗１４の大きさによ
つて、パワーMOS・FET７のゲートＧ、ソース
GS間の入力容量CGSに充電されている電荷の放出
はコントロールされ、パワーMOS・FET７のタ
ーンオフ時のフオール時間を長くすることがで
き、第５図の波形ｅに示すようにスパイク電圧は
充分に抑制できる。 In FIG. 4, the FET 9 is turned on, and the power MOS FET 7 is turned on via the pulse transformer 11 and the diode 15. At this time, carriers are accumulated in the diode 15. During off control, when the power MOS FET 7 is turned off by turning on the FET 10, current flows through the pulse transformer 11 for the carriers accumulated in the diode 15, and the remaining charges are transferred to the resistor 14. flows. Therefore, depending on the size of the resistor 14, the power MOS/FET 7 gate G and source
Input capacitance C between GS The discharge of the charge stored in GS is controlled, and the fall time when power MOS/FET7 is turned off can be lengthened, and the spike voltage is sufficient as shown in waveform e in Figure 5. can be suppressed to
また、パワーMOS・FET７のドレインＤ、ゲ
ートＧ間が別の原因で破壊して導通状態となつて
電流がパルストランス１１の二次巻線側に流れよ
うとしてもダイオード１５でこれを阻止し、抵抗
１２，１３、パルストランス１１、FET９，１
０等を保護することができる。 Further, even if the drain D and gate G of the power MOS/FET 7 are broken due to another reason and become conductive, and the current attempts to flow to the secondary winding side of the pulse transformer 11, the diode 15 blocks this. Resistance 12, 13, pulse transformer 11, FET 9, 1
0 etc. can be protected.
このように、パワーMOS・FET７のゲート回
路に順方向にダイオード１５を挿入することによ
つて、パワーMOS・FET７のスイツチング特性
のうち、オンデレイ時間、ライズ時間、オフデレ
イ時間等、本来の特性に悪影響を与えずにフオー
ル時間のみ長くすると、パワーMOS・FET７が
導通期間の短かい場合にも安定に動作し、しかも
高いスパイク電圧を発生させないので、パワー
MOS・FET７を充分に破壊から防止できる。な
お、ダイオード１５の蓄積キヤリアが十分でない
場合はダイオード１５と並列にコンデンサを接続
するとターンオフ時のフオール時間を調整でき
る。 In this way, by inserting the diode 15 in the forward direction in the gate circuit of the power MOS/FET 7, the switching characteristics of the power MOS/FET 7, such as on-delay time, rise time, and off-delay time, are adversely affected. If only the fall time is lengthened without giving a
MOS/FET7 can be sufficiently prevented from being destroyed. Incidentally, if the storage carrier of the diode 15 is not sufficient, the fall time at turn-off can be adjusted by connecting a capacitor in parallel with the diode 15.
第４図の回路動作機能を要約すると、次のとお
りである。 The operational functions of the circuit shown in FIG. 4 can be summarized as follows.
(1) オンゲート電流を供給するオン用スイツチ
（MOS・FET９）の導通期間は制御信号によ
り可変とし、一方、オフゲート電流を供給する
オフ用スイツチ（MOS・FET１０）の導通期
間は、パワーMOS・FET７のターンオフ時間
と同程度の一定値としてある。(1) The conduction period of the ON switch (MOS/FET9) that supplies the on-gate current is variable depending on the control signal, while the conduction period of the OFF switch (MOS/FET10) that supplies the off-gate current is controlled by the power MOS/FET7. It is set as a constant value similar to the turn-off time of .
(2) ダイオード１５の逆回復時間は、パワー
MOS・FET７のオフデイレイ時間と同程度の
ものとすることによつて、パワーMOS・FET
７のオフデイレイ時間は、本来のスイツチング
特性時間とし、フオール時間は、パワー
MOS・FET７のゲートＧ、ソースＳ間の抵抗
１４を適当な値にすることによつて、本来のス
イツチング特性時間より長くしてパワー
MOS・FET７のターンオフ時のdVDS／dtを小
さくして誘導負荷によるサージ電圧の発生をで
きるだけ小さくしている。(2) The reverse recovery time of diode 15 is
By making the off-delay time comparable to that of MOS/FET7, power MOS/FET
The off-delay time of 7 is the original switching characteristic time, and the fall time is the power
By setting the resistance 14 between the gate G and source S of the MOS/FET 7 to an appropriate value, the power can be increased by making the switching characteristic time longer than the original one.
By reducing dV DS /dt at turn-off of MOS/FET7, the generation of surge voltage due to inductive load is minimized.
(3) また、ダイオード１５と並例にコンデンサを
接続することによつても前記と同等の作用効果
は奏する。(3) Furthermore, the same effect as described above can be obtained by connecting a capacitor in parallel to the diode 15.
(4) また、ダイオード１５の逆耐電圧および上記
(3)の並列接続用コンデンサの耐電圧をパワー
MOS・FET７の回路電圧より高くすることに
よつて、パワーMOS・FET７が破壊してドレ
インＤ、ゲートＧ間が導通した場合、高い電圧
が駆動回路２′に印加されてその構成素子の破
壊をまねくことをも防止している。(4) Also, the reverse withstand voltage of diode 15 and the above
(3) The withstand voltage of the parallel connection capacitor is the power
If the power MOS/FET 7 is destroyed by increasing the circuit voltage higher than the circuit voltage of the MOS/FET 7 and conduction occurs between the drain D and the gate G, a high voltage will be applied to the drive circuit 2' and the component element will be destroyed. It also prevents accidents.
以上の説明からも明らかなように本考案によれ
ば、パワーMOS・FETを高いスパイク電圧から
破壊防止できると共に、パワーMOS・FETの駆
動回路構成素子の破壊も防止できるという利点が
ある。
As is clear from the above description, the present invention has the advantage that it is possible to prevent damage to the power MOS/FET from high spike voltages, and also to prevent damage to the drive circuit components of the power MOS/FET.
第１図は従来装置のブロツク図、第２図は改良
された溶接用電源装置の要部を示す回路図、第３
図は第２図に示した回路の動作を説明するための
タイムチヤート、第４図は本考案装置の一実施例
の要部を示す回路図、第５図は第４図に示した回
路の動作を説明するためのタイムチヤートであ
る。
１，４……整流器、２……インバータ、２′…
…駆動回路、３……溶接用変圧器、６……負荷、
７……パワーMOS・FET、９，１０……FET、
１１……パルストランス、１２〜１４……抵抗、
１５……ダイオード。
Fig. 1 is a block diagram of the conventional device, Fig. 2 is a circuit diagram showing the main parts of the improved welding power supply device, and Fig. 3 is a block diagram of the conventional device.
The figure is a time chart for explaining the operation of the circuit shown in Fig. 2, Fig. 4 is a circuit diagram showing the main parts of an embodiment of the device of the present invention, and Fig. This is a time chart to explain the operation. 1, 4... Rectifier, 2... Inverter, 2'...
...Drive circuit, 3...Welding transformer, 6...Load,
7...Power MOS/FET, 9,10...FET,
11...pulse transformer, 12-14...resistance,
15...Diode.
Claims (1)
よるパルス信号がインバータを構成するパワー
MOS・FETのスイツチング信号としてそのゲー
トに与えられることにより、このパワーMOS・
FETが入力直流電圧を所定の周波数の交流電圧
に変換し、これを溶接用トランスで変圧した後、
整流して負荷に与える溶接用電源装置において、
前記パワーMOS・FETのゲート回路に順方向に
ダイオードを挿入してなる溶接用電源装置。 The power generated by the pulse signal generated by the switching operation of semiconductor switching elements constitutes the inverter.
This power MOS/FET is applied as a switching signal to the gate of the MOS/FET.
After the FET converts the input DC voltage to AC voltage with a predetermined frequency and transforms it with a welding transformer,
In a welding power supply device that rectifies and supplies it to the load,
A welding power supply device in which a diode is inserted in the gate circuit of the power MOS/FET in the forward direction.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14459483U JPS6052072U (en) | 1983-09-20 | 1983-09-20 | Welding power supply |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14459483U JPS6052072U (en) | 1983-09-20 | 1983-09-20 | Welding power supply |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6052072U JPS6052072U (en) | 1985-04-12 |
| JPH0318053Y2 true JPH0318053Y2 (en) | 1991-04-16 |
Family
ID=30322403
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14459483U Granted JPS6052072U (en) | 1983-09-20 | 1983-09-20 | Welding power supply |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6052072U (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0638985B2 (en) * | 1988-03-28 | 1994-05-25 | 富士電機株式会社 | Portable air plasma cutting machine |
-
1983
- 1983-09-20 JP JP14459483U patent/JPS6052072U/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6052072U (en) | 1985-04-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5144547A (en) | Rectifying circuit with FETs | |
| US5351179A (en) | Lossless active snubber for half-bridge output rectifiers | |
| JP2819932B2 (en) | MOSFET rectifier circuit of forward converter | |
| US5995385A (en) | RCC-type switching power supply | |
| US6038145A (en) | Controller for a power switch and method of operation thereof | |
| JPH03107328A (en) | Snubber circuit for power converter | |
| US6628532B1 (en) | Drive circuit for a voltage-controlled switch | |
| US5063488A (en) | Switching power source means | |
| US4940906A (en) | Power switch driver | |
| US5272398A (en) | Driver for power field-controlled switches with refreshed power supply providing stable on/off switching | |
| JPH0318053Y2 (en) | ||
| US6377107B1 (en) | Fast turn-off circuit arrangement | |
| JP3175205B2 (en) | Inrush current suppression circuit for switching power supply | |
| JP3763137B2 (en) | Switching power supply | |
| JP2604668B2 (en) | Switching circuit snubber circuit | |
| JPH10209832A (en) | Semiconductor switch circuit | |
| JP2534704B2 (en) | Switching control device | |
| JPH0681500B2 (en) | Switching circuit | |
| JPH0226813B2 (en) | ||
| JPH0669136B2 (en) | Switch device with overcurrent protection function | |
| JPH04588Y2 (en) | ||
| JPH07308062A (en) | Single-chip forward converter | |
| JP3169873B2 (en) | Power supply | |
| JPS6213733Y2 (en) | ||
| JP2816895B2 (en) | Switching power supply |