JPH03178564A - Inverter unit - Google Patents

Inverter unit

Info

Publication number
JPH03178564A
JPH03178564A JP1316440A JP31644089A JPH03178564A JP H03178564 A JPH03178564 A JP H03178564A JP 1316440 A JP1316440 A JP 1316440A JP 31644089 A JP31644089 A JP 31644089A JP H03178564 A JPH03178564 A JP H03178564A
Authority
JP
Japan
Prior art keywords
output
inverter
voltage
load
switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1316440A
Other languages
Japanese (ja)
Inventor
Shigeru Tanaka
茂 田中
Susumu Tadakuma
多田隈 進
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP1316440A priority Critical patent/JPH03178564A/en
Publication of JPH03178564A publication Critical patent/JPH03178564A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To obtain an economical inverter unit having high performance by providing two DC voltage sources, inverters and output transformers, operating them in a direct coupling inverter in a low frequency range, and operating them as multiplex inverters in a high frequency range. CONSTITUTION:DC voltage sources Vd1, Vd2 connected in series are connected to a load unit LOAD through an inverter unit having inverters INV-1, INV-2, switches SW1-SW5 and output transformers TR1, TR2. If an output frequency is low, the switches SW1-SW4 are opened, and the switch SW5 is closed. That is, power is supplied directly from the inverter to the unit LOAD. If the output frequency becomes a predetermined value or higher, the switch SW5 is opened, and the switches SW1-SW4 are closed. That is, the power is supplied to the unit LOAD through the transformers TR1, TR2.

Description

【発明の詳細な説明】 〔発明の目的〕 (産業上の利用分野) 本発明は交流電動機等の負荷に対して可変電圧可変周波
数の電力を供給する大容量のインバータ装置に関する。
DETAILED DESCRIPTION OF THE INVENTION [Object of the Invention] (Field of Industrial Application) The present invention relates to a large-capacity inverter device that supplies variable voltage and variable frequency power to a load such as an AC motor.

(従来の技術) 近年、大容量の自己消弧素子(例えばゲートターンオフ
サイリスタ等)の開発が盛んに行なわれ、インバータ等
の電力変換装置に用いられるようになってきた。特に、
パルス幅変調制御インバータ(PWMインバータと呼ぶ
)は可変電圧可変周波数の正弦波出力が得られることか
ら、交流電動機の駆動電源として盛んに用いられるよう
になってきた。
(Prior Art) In recent years, large-capacity self-extinguishing elements (eg, gate turn-off thyristors, etc.) have been actively developed and are being used in power conversion devices such as inverters. especially,
2. Description of the Related Art Pulse width modulation controlled inverters (referred to as PWM inverters) have been widely used as driving power sources for AC motors because they can provide a sine wave output with variable voltage and variable frequency.

また、交流電動機の大容量化に伴い、インバータは高電
圧、大電流のものが必要となり、素子の直並列接続によ
る大容量インバータあるいは出力トランスによって多重
接続した大容量インバータ等が提案されている。
Furthermore, as the capacity of AC motors increases, inverters with high voltage and large current are required, and high-capacity inverters with series-parallel connections of elements or large-capacity inverters with multiple connections using output transformers have been proposed.

第10図は、従来のインバータ装置の構成を示すもので
、出力トランスによって多重接続している。
FIG. 10 shows the configuration of a conventional inverter device, in which multiple connections are made using output transformers.

図中、Vdは直流電圧源、INV−1,工NV−2は出
力トランスを持つ第1及び第2のインバータ、TRU□
In the figure, Vd is a DC voltage source, INV-1 and NV-2 are the first and second inverters with output transformers, and TRU□
.

TRU2は出力トランス、INV−3は出力トランスな
しの直結インバータ、LUI RIJ? VCUは各々
負荷のインダクタンス、抵抗および逆起電力を示す。
TRU2 is an output transformer, INV-3 is a direct inverter without an output transformer, LUI RIJ? VCU indicates the inductance, resistance and back emf of the load, respectively.

図は、出力1相分(U相分)について示したもので、第
1のインバータINV−1のU相は自己消弧素子(例え
ばGTO等)81□〜SL4とフリーホイールダイオー
ドD1□〜D□、で構成されている。■相、W相も同様
に構成されている。第3のインバータ(直結インバータ
) INV−3は、3相ブリツジ結線されており、その
うちのU相分は、自己消弧素子S3□、S32とフリー
ホイールダイオード0311032で構成されている。
The figure shows one output phase (U phase), and the U phase of the first inverter INV-1 includes self-extinguishing elements (such as GTO) 81□~SL4 and freewheel diodes D1□~D. It is composed of □. The (2) phase and the W phase are similarly constructed. The third inverter (direct-coupled inverter) INV-3 is connected in a three-phase bridge, and the U phase component is composed of self-extinguishing elements S3□, S32 and a freewheel diode 0311032.

負荷の中性点Nは直流電圧Vdの中点Ndに接続されて
いる。すなわち、Vdx = Vdz = Vd/ 2
となっている。
A neutral point N of the load is connected to a midpoint Nd of the DC voltage Vd. That is, Vdx = Vdz = Vd/2
It becomes.

負荷が可変速電動機の場合、可変電圧可変周波数の電力
を変換器から出力しなければならない。
If the load is a variable speed motor, variable voltage, variable frequency power must be output from the converter.

出力周波数が零の場合、出力ドランス付のインバータか
らは電圧を得ることはできない。そこで、直結インバー
タINV−3から電圧を出力し、負荷抵抗の電圧降下分
を供給する。
If the output frequency is zero, no voltage can be obtained from an inverter with an output transformer. Therefore, a voltage is output from the direct-coupled inverter INV-3 to supply the voltage drop due to the load resistance.

出力周波数foがある値fminより大きくなってきた
ら、出力トランス付インバータINV−1,INV−2
から電圧Vす>r VCl2を発生させる。この電圧V
υ1r VU2は出力周波数fOにほぼ比例させて増減
させ、出力トランスの鉄心が飽和しないようにしている
When the output frequency fo becomes larger than a certain value fmin, the inverters with output transformers INV-1 and INV-2
A voltage Vs>r VCl2 is generated from. This voltage V
υ1r VU2 is increased or decreased approximately in proportion to the output frequency fO to prevent the iron core of the output transformer from being saturated.

上記従来のインバータ装置は、出力トランス付インバー
タの台数を増やすことにより、容量の増大を図ることが
でき、かつ、インバータを多重化パルス幅変調制御する
ことにより高調波の少ない正弦波出力が得られるという
特徴がある。
The capacity of the above conventional inverter device can be increased by increasing the number of inverters with output transformers, and by controlling the inverters with multiplexed pulse width modulation, a sine wave output with few harmonics can be obtained. There is a characteristic that

(発明が解決しようとする課題) しかし、この従来のインバータ装置は次のような問題点
がある。すなわち、出力トランス付インバータINV−
1,INV−2は単相分で素子4個のフルブリッジ結線
されるのにたいし、直結インバータINV−3は単相分
で素子2個のハーフブリッジ結線となる。このため、直
結インバータINV−3から発生できる出力電圧は出力
ドランス付インバータエ段(INV−1又はINV−2
)から発生する電圧の半分となる。
(Problems to be Solved by the Invention) However, this conventional inverter device has the following problems. In other words, inverter INV- with output transformer
1, INV-2 has a single-phase component and is connected in a full bridge with four elements, whereas the direct-coupled inverter INV-3 has a single-phase component and has two elements in a half-bridge connection. Therefore, the output voltage that can be generated from the direct-coupled inverter INV-3 is
) is half of the voltage generated from

また、出力トランス付インバータは多段化することによ
り発生電圧を自由に選ぶことができるが、直結インバー
タの出力電圧は直流電源の電圧で一意的に決ってしまう
In addition, the output voltage of an inverter with an output transformer can be freely selected by providing multiple stages, but the output voltage of a direct-coupled inverter is uniquely determined by the voltage of the DC power supply.

この直結インバータは、少なくとも、交流負荷の抵抗ド
ロップ分と出力トランスが動作できる最低周波数までの
電動機の速度起電力及び負荷のインダクタンスドロップ
分との和電圧を発生する必要がある。
This direct-coupled inverter needs to generate at least a sum voltage of the resistance drop of the AC load, the speed electromotive force of the motor up to the lowest frequency at which the output transformer can operate, and the inductance drop of the load.

従って、上記最低周波数が高くなった場合、あるいは負
荷の抵抗ドロップ分が増大した場合には、直結インバー
タの負担する出力電圧も大きくなり、直流電圧は高くし
なければならなくなる。
Therefore, when the above-mentioned minimum frequency increases or when the resistance drop of the load increases, the output voltage borne by the direct-coupled inverter also increases, and the DC voltage must be increased.

反対に、出力トランスを有する多重インバータの直流電
圧はその多重段数が増えるほど低くなる。
On the contrary, the DC voltage of a multiplex inverter having output transformers becomes lower as the number of multiplexed inverters increases.

この結果、直流電源を共用することが困難となり、直結
インバータの直流電源と多重インバータの直流電源とを
分離しなければならなくなる。故に、主回路構成が複雑
になり、不経済なシステムとなってしまう。
As a result, it becomes difficult to share a DC power supply, and the DC power supply for the direct-coupled inverter and the DC power supply for the multiplex inverters must be separated. Therefore, the main circuit configuration becomes complicated, resulting in an uneconomical system.

また、トランス付インバータは多重化PWM制御を行な
うことによって、出力電圧の制御周波数を高めることが
できるのに対し、ハーフブリッジ結線された直結インバ
ータは、トランス付インバータとは異なる電圧を発生さ
せるため多重化に加わることができず、その出力電圧の
制御周波数はPWM制御の搬送周波数と一致し、低いま
まとなる。このため、負荷に印加される電圧は直結イン
バータの出力電圧の脈動分が残り、負荷電流のりプルを
増大させる原因となっていた。
In addition, transformer-equipped inverters can increase the control frequency of the output voltage by performing multiplexed PWM control, whereas half-bridge-connected direct-coupled inverters generate multiple voltages that are different from those of transformer-equipped inverters. The control frequency of its output voltage matches the carrier frequency of PWM control and remains low. Therefore, the voltage applied to the load remains a pulsating portion of the output voltage of the direct-coupled inverter, causing an increase in load current ripple.

この欠点を除くため、出力周波数が高くなったところで
、直結インバータを切り放し、トランス付インバータだ
けで多重運転する方法があるが、その場合、直結インバ
ータは低周波領域だけ運転され、より多くの電圧を必要
とする高周波領域では有効に活用されないことになる。
In order to eliminate this drawback, there is a method of cutting off the direct-coupled inverter when the output frequency becomes high and performing multiplex operation using only the inverter with a transformer, but in that case, the direct-coupled inverter is operated only in the low frequency range and can handle more voltage. This means that the required high frequency range will not be effectively utilized.

本発明は、以上の問題点に鑑みてなされたもので、低周
波領域ではより高い出力電圧が得られる直結インバータ
として動作させ、−高周波領域では脈動の少ない出力電
圧が得られる多重インバータとして動作できる高性能で
経済的なインバータ装置を提供することを目的とする。
The present invention has been made in view of the above problems, and can operate as a direct-coupled inverter that can obtain a higher output voltage in the low frequency region, and as a multiplex inverter that can obtain an output voltage with less pulsation in the high frequency region. The purpose is to provide a high-performance and economical inverter device.

〔発明の構成〕[Structure of the invention]

(課題を解決するための手段) 以上の目的を達成するために、本発明は、直列接続され
た2つの直流電圧源と、直流側で直列接続された第1お
よび第2の単相フルブリッジ結線電圧形インバータ回路
と、前記直流電圧源の中間点と前記2台のインバータ回
路の直流側中間点を開閉する第1の開閉器と、前記第1
のインバータ回路の出力側端子に第2の開閉器を介して
接続された第↓の出力トランスと、前記第2のインバー
タ回路の出力側端子に第3の開閉器を介して接続された
第2の出力トランスと、交流負荷と、当該交流負荷に対
して出力周波数がある設定値以上の運転領域では前記第
1〜第3の開閉器を投入した状態で前記第1及び第2の
出力トランスの出力電圧の和が印加されるように投入さ
れる第4の開閉器と、前記交流負荷に対して出力周波数
が前記設定周波数より低い運転領域では前記第1〜第4
の開閉器を解放した状態で前記直流電圧源の中間点と前
記2台のインバータ回路の直流中間点との間の出力電圧
が印加されるように投入される第5の開閉器とを具備し
ている。
(Means for Solving the Problems) In order to achieve the above object, the present invention comprises two DC voltage sources connected in series, and a first and second single-phase full bridge connected in series on the DC side. a wired voltage type inverter circuit, a first switch that opens and closes an intermediate point between the DC voltage source and an intermediate point on the DC side of the two inverter circuits;
a second output transformer connected to the output terminal of the inverter circuit via a second switch; and a second output transformer connected to the output terminal of the second inverter circuit via a third switch. An output transformer, an alternating current load, and an output frequency of the first and second output transformers with the first to third switches closed in an operating range where the output frequency for the alternating current load is higher than a certain set value. a fourth switch that is turned on so that the sum of the output voltages is applied; and a fourth switch that is turned on so that the sum of the output voltages is applied;
a fifth switch that is turned on so that an output voltage between the midpoint of the DC voltage source and the DC midpoint of the two inverter circuits is applied when the switch is opened. ing.

(作用) 直流電源は、AC/DC変換器(例えば、PWM制御コ
ンバータ等)とその直流側端子に接続された直流平滑コ
ンデンサによって作られる。この直流電源を2個用意し
、各々の直流電源に、第1の開閉器を介して、第1およ
び第2の単相フルブリッジ結線の出力ドランス付PWM
インバータを接続する。
(Function) A DC power source is generated by an AC/DC converter (for example, a PWM control converter) and a DC smoothing capacitor connected to its DC side terminal. Two of these DC power supplies are prepared, and each DC power supply is connected to the first and second single-phase full bridge connected PWM with output voltage transformers via the first switch.
Connect the inverter.

出力周波数が低い運転領域では、上記2台のインバータ
の片側半分を使い、第1〜第4の開閉器を解放し、直流
電源の全体に接続されたハーフブリッジインバータとし
て動作させる。当該ハーフブリッジインバータは第5の
開閉器を介して負荷装置に直結される。従って、この直
結インバータから発生できる出力電圧は従来装置の2倍
の電圧が得られ、トランス付インバータに切り換える最
低周波数を高くできるようになり、出力トランスの低減
が図れる。
In an operating region where the output frequency is low, one half of the two inverters is used, the first to fourth switches are opened, and the inverter operates as a half-bridge inverter connected to the entire DC power supply. The half-bridge inverter is directly connected to a load device via a fifth switch. Therefore, the output voltage that can be generated from this direct-coupled inverter is twice that of the conventional device, making it possible to increase the lowest frequency at which switching to the inverter with a transformer is required, and reducing the number of output transformers.

出力周波数が高い運転領域では、第5の開閉器を解放し
、第1〜第4の開閉器を投入して、2台のフルブリッジ
結線のトランス付インバータとして動作させる。2台の
出力トランスの2次巻線は直列に接続され、その和電圧
が第4の開閉器を介して負荷装置に印加される。このと
き、2台のインバータはPWM制御の搬送波信号の位相
をずらして制御することにより、多重化制御され、負荷
に印加される電圧は高周波成分の少ない電圧となる。
In an operating region where the output frequency is high, the fifth switch is released and the first to fourth switches are closed to operate as two full-bridge connected inverters with transformers. The secondary windings of the two output transformers are connected in series, and the sum voltage is applied to the load device via the fourth switch. At this time, the two inverters are controlled to be multiplexed by shifting the phase of the PWM-controlled carrier wave signal, and the voltage applied to the load becomes a voltage with few high frequency components.

本発明では、さらに、前記第1のインバータ回路の片側
出力側端子と前記直流電圧源の中間点との間に接゛続さ
れた第1の還流用ダイオードと、前記第2のインバータ
回路の片側出力側端子と前記直流電圧源の中間点との間
に接続された第2の還流用ダイオードを具備させ、直結
インバータとして動作させるとき、前記ハーフブリッジ
インバータを中性点クランプ方式インバータとして動作
させることも提案する。すなわち、出力周波数が低いと
き、第1〜第4の開閉器を解放し、第5の開閉器を投入
し、ハーフブリッジを構成する4個の素子のうち、上側
2個、真ん中2個、下側2個の3つのモードでPWM制
御し、正電圧、零電圧、負電圧の3レベルの出力電圧を
発生させる。これにより、直結インバータの出力電圧の
脈動が半分に低減され、低周波運転時の負荷電流リプル
を小さくできる効果がある。上記2個のダイオードは、
零電圧モードのとき、負荷電流を還流させる働きをする
The present invention further includes a first freewheeling diode connected between one side output side terminal of the first inverter circuit and an intermediate point of the DC voltage source, and a first freewheeling diode connected between one side output side terminal of the first inverter circuit and a midpoint of the DC voltage source; A second freewheeling diode connected between an output side terminal and an intermediate point of the DC voltage source is provided, and when the half-bridge inverter is operated as a direct-coupled inverter, the half-bridge inverter is operated as a neutral point clamp type inverter. I also suggest. That is, when the output frequency is low, the first to fourth switches are released, the fifth switch is closed, and of the four elements that make up the half bridge, the upper two, the middle two, and the lower PWM control is performed in three modes on the two sides to generate three levels of output voltage: positive voltage, zero voltage, and negative voltage. This reduces the pulsation of the output voltage of the direct-coupled inverter by half, and has the effect of reducing load current ripple during low frequency operation. The above two diodes are
When in zero voltage mode, it functions to circulate the load current.

このようにして、低周波領域ではより高い出力電圧が得
られる直結インバータとして動作させ、高周波領域では
脈動の少ない出力電圧が得られる多重インバータとして
動作できる高性能で経済的なインバータ装置を提供でき
る。
In this way, it is possible to provide a high-performance and economical inverter device that can operate as a direct-coupled inverter that provides a higher output voltage in the low frequency range and as a multiplex inverter that provides an output voltage with less pulsation in the high frequency range.

(実施例) 第1図は、本発明のインバータ装置の一実施例を示す構
成図である。図中、vd工v Vdzは直流電圧源、I
NV−4,INV−2は第1及び第2のインバータ回路
、SW工〜SW、は開閉器、TR工、 TR,は出力ト
ランス、LOADは負荷装置である。インバータ回路I
NV−1は、単相フルブリッジ結線されており、自己消
弧素子(例えば、ゲートターンオフサイリスタ;GT○
)31□〜S工、とフリーホイリングダイオードD工□
〜DL4で構成されている。インバータ回路INV−2
も同様に構成されている6 2台のインバータINV−1,INV−2は直流側で直
列接続されており、その中間点dは前記直流電源の中間
点0と第1の開閉器51110 を介して接続される。
(Embodiment) FIG. 1 is a configuration diagram showing an embodiment of an inverter device of the present invention. In the figure, Vdz is a DC voltage source, I
NV-4 and INV-2 are first and second inverter circuits, SW to SW are switches, TR is an output transformer, and LOAD is a load device. Inverter circuit I
NV-1 has a single-phase full bridge connection, and is equipped with a self-extinguishing element (e.g., gate turn-off thyristor; GT○
)31□~S work, and freewheeling diode D work□
- Consists of DL4. Inverter circuit INV-2
The two inverters INV-1 and INV-2 are connected in series on the DC side, and the intermediate point d is connected to the intermediate point 0 of the DC power supply through the first switch 51110. connected.

第1のインバータINV−1の出力端子は、第2の開閉
器Sv2 を介して第1の出力トランスに接続される。
The output terminal of the first inverter INV-1 is connected to the first output transformer via the second switch Sv2.

また、第2のインバータINV−2の出力端子は、第3
の開閉器Sす、を介して第2の出力トランスに接続され
る。当該第1及び第2の出力トランスTR1,TR,の
2次巻線は直列に接続され、第4の開閉器を介して負荷
LOADに接続される。
Further, the output terminal of the second inverter INV-2 is connected to the third inverter INV-2.
The output transformer is connected to the second output transformer via the switch S. The secondary windings of the first and second output transformers TR1, TR are connected in series and connected to the load LOAD via a fourth switch.

一方、前記2台のインバータINV−1,INV−2の
直流側中間点dと前記直流電源の中間点Cは開閉器Sv
、を介して、前記負荷LOADの両端に接続される。
On the other hand, the intermediate point d on the DC side of the two inverters INV-1 and INV-2 and the intermediate point C of the DC power supply are connected to the switch Sv
, are connected to both ends of the load LOAD.

このインバータ装置をVVVF (可変電圧可変周波数
)運転する場合、出力周波数が低いとき、トランスTR
1,TR,から電圧を得ることは難しいので、開閉器S
W□〜SW、を解放し、開閉器sw、を投入し、インバ
ータから直接負荷LOADに電力を供給する。
When operating this inverter device with VVVF (variable voltage variable frequency), when the output frequency is low, the transformer TR
1. It is difficult to obtain voltage from TR, so switch S
W□~SW is released, the switch sw is closed, and power is directly supplied from the inverter to the load LOAD.

そして、出力周波数がある周波数以上になったとき、開
閉器Sv5 を解放し、開閉器SW、〜5IA1.を投
入して出力トランスTR1,TR2を介して負荷LOA
Dに電力を供給する6 まず、出力ドランス無しで、負荷LOADに直接電力供
給する動作を説明する。
When the output frequency exceeds a certain frequency, the switch Sv5 is released, and the switches SW, ~5IA1. is applied to the load LOA via the output transformers TR1 and TR2.
Supplying Power to D6 First, the operation of directly supplying power to the load LOAD without an output transformer will be explained.

開閉器Sv1〜Sv4は解放し、開閉器Sli、だけを
投入する。また、インバータ回路INV−1,INV−
2の片側半分の素子5i31S14及び5231524
をゲートオフし、もう一方の片側半分の素子S1□、S
12及びS21゜S2□を動作させて、開閉器SW、を
介して負荷LOADは直接電力供給を行なう。
The switches Sv1 to Sv4 are opened and only the switch Sli is closed. In addition, inverter circuits INV-1, INV-
2 half elements 5i31S14 and 5231524
is gated off, and the other half of the elements S1□, S
12 and S21°S2□ are operated to directly supply power to the load LOAD via the switch SW.

第2図Aに、低周波運転時の主回路接続図と第2図Bに
制御回路ブロック図を示す。図中、CT。
FIG. 2A shows a main circuit connection diagram during low frequency operation, and FIG. 2B shows a control circuit block diagram. In the figure, CT.

は電流検出器、Cしは比較器、GL(S)は電流制御補
償回路、PWMDはパルス幅変調制御回路である。他の
記号は第工図に準じ、開閉器は省略している。
is a current detector, C is a comparator, GL(S) is a current control compensation circuit, and PWMD is a pulse width modulation control circuit. Other symbols follow the construction drawings, and switches are omitted.

第3図は、第2図の回路のPWM制御動作を説明するた
めのタイムチャート図を示す。PWM制御の搬送波信号
xDと入力信号eDを比較し、ゲート信号goを作る。
FIG. 3 shows a time chart for explaining the PWM control operation of the circuit of FIG. 2. The PWM control carrier wave signal xD and the input signal eD are compared to generate a gate signal go.

すなわち、 eD≧X、のとき、go=1となり、素子sti+ S
12はオン、素子S2□+ S、□はオフ、 eo<Xoのとき、gD=Oとなり、素子5ill s
xzはオフ、素子S2□1322はオン となる。このとき、インバータの出力電圧vLは、素子
Si□、S工2がオンのとき、VL=+Vd工素子sx
x+ szzがオフのとき、VL=  Vdaとなる。
That is, when eD≧X, go=1, and the element sti+S
12 is on, element S2□+S, □ is off, when eo<Xo, gD=O, and element 5ill s
xz is off, and element S2□1322 is on. At this time, the output voltage vL of the inverter is VL=+Vd when the elements Si□ and S2 are on, VL=+Vd and the element sx
When x+szz is off, VL=Vda.

この結果、負荷LOADに印加される電圧vLは、第3
図の最下段のようになる。その平均値vLは、前記入力
信号eDに比例する。
As a result, the voltage vL applied to the load LOAD is
It will look like the bottom row of the figure. The average value vL is proportional to the input signal eD.

負荷電流■、は次のように制御される。The load current ■ is controlled as follows.

すなわち、負荷電流1.を電流検出器CT、によって検
出し、比較器Cしに入力する。比較器CLでは、電流指
令値■L*と上記電流検出値1.を比較し、偏差εし=
 1.” −ILを求める。当該偏差eLを次の電流制
御補償回路GL(S)で増幅し、PWM制御回路P針り
の入力信号el)とする。
That is, load current 1. is detected by a current detector CT and inputted to a comparator C. In the comparator CL, the current command value ■L* and the current detected value 1. Compare and get the deviation ε=
1. ” -IL is determined. The deviation eL is amplified by the next current control compensation circuit GL(S) and is used as the input signal el) of the PWM control circuit P needle.

■し*〉工りどなった場合、偏差ε、は正の値となり、
PWM制御回路PwMDの入力信号eDすなわちインバ
ータの出力電圧vLを増やして、負荷電流1.を増加さ
せ、IL*=I、となるように制御される。逆にIL*
<ILとなった場合、偏差εLは負の値となり、PWM
制御回路puMoの入力信号e[)すなわちインバータ
の出力電圧vLを減らして、負荷電流工、を減少させる
。やはり、IL””ILとなって落ち着く。
■If the machining process becomes rough, the deviation ε will be a positive value,
By increasing the input signal eD of the PWM control circuit PwMD, that is, the output voltage vL of the inverter, the load current 1. is controlled so that IL*=I. On the contrary, IL*
<IL, the deviation εL becomes a negative value, and the PWM
The input signal e[) of the control circuit puMo, that is, the output voltage vL of the inverter, is reduced to reduce the load current. After all, it settles down to IL””IL.

このようにして、第1図のインバータ装置は、出力周波
数が低い時、直流電源の全電圧を利用して、ハーフブリ
ッジ結線のPWMインノく一夕動作を行なう°ことが可
能となる。その結果、出力電圧は従来装置の2倍まで高
めることができ、直結インバータとして、より高い周波
数までの運転が達成できるようになる。
In this way, when the output frequency is low, the inverter device shown in FIG. 1 can perform half-bridge connected PWM operation overnight by utilizing the full voltage of the DC power source. As a result, the output voltage can be increased to twice that of conventional devices, and operation up to a higher frequency can be achieved as a direct-coupled inverter.

次に、出力周波数が高くなり、トランス付インバータと
して運転させる場合の第1図の装置の動作を説明する。
Next, the operation of the apparatus shown in FIG. 1 when the output frequency becomes high and is operated as an inverter with a transformer will be explained.

第4図Aは、第1図の装置で開閉器SWs を解放し、
開閉器SW1〜Sv4を投入した場合の主回路接続図を
示し、第2図Bは、その制御回路ブロック図を示す。た
だし、開閉器は省酩している。
Figure 4A shows the device shown in Figure 1 releasing the switch SWs.
A main circuit connection diagram is shown when the switches SW1 to Sv4 are turned on, and FIG. 2B is a block diagram of the control circuit. However, the switch has been saved.

図中、CT工、 CT、、 0丁、は電流検出器、C工
、C2゜Cしは比較器、Got (S) r Goa 
(S) t GL(S)は電流制御補償回路、 A1.
 A2は加算器、PIIM、、 P2H4はパルス幅変
調制御回路である。
In the figure, CT, CT, 0 is the current detector, C is the current detector, C2 is the comparator, Got (S) r Goa
(S) tGL(S) is a current control compensation circuit, A1.
A2 is an adder, PIIM, and P2H4 is a pulse width modulation control circuit.

第↓のインバータINV−1は、直流電源Va工を電圧
源とし、トランスTR,を介して、可変電圧可変周波数
の交流電力を出力する。同様に、第2のインバータIN
V−2は、直流電源Vdz  を電圧源とし、トランス
TR2を介して、可変電圧可変周波数の交流電力を出力
する。
The ↓-th inverter INV-1 uses the DC power source Va as a voltage source and outputs variable voltage variable frequency AC power via the transformer TR. Similarly, the second inverter IN
V-2 uses the DC power supply Vdz as a voltage source and outputs variable voltage variable frequency AC power via the transformer TR2.

第5図は、第4図の回路のPWM制御動作を説明するた
めのタイムチャート図を示す。
FIG. 5 shows a time chart diagram for explaining the PWM control operation of the circuit of FIG. 4.

PWM制御回路PWM□ではその入力信号e□と搬送波
信号X1.Y工(×4の反転値)とを比較し、インバー
タINV−1のゲート信号g工2gエ を作る。すなわ
ち、 e1≧X工のとき、g工=↓で、素子S1□:オン、S
工2:オフe□〈xlのとき、g□=0で、素子S工□
:オフ、S1トオンとなる。また、 e1≧Y4のとき、g%=1で、素子S1.:オフ、S
14:オンe1<Ylのとき、g□’=oで、素子S、
、:オン、S14:オフとなる。
The PWM control circuit PWM□ receives its input signal e□ and the carrier wave signal X1. Compare Y(inverted value of x4) and generate gate signal g(2g) for inverter INV-1. That is, when e1≧X, g=↓, element S1□: on, S
Work 2: Off e□〈When xl, g□=0, element S work□
: Off, S1 is turned on. Further, when e1≧Y4, g%=1 and element S1. : Off, S
14: On When e1<Yl, g□'=o, element S,
, : on, S14: off.

インバータINV−1の出力電圧V□はトランスTRI
の1次72次巻数比を1とした場合、 素子S工□とS工、がオンのとき、■よ=十vdよ素子
SLZとSXaがオンのとき、VL = + Vdtそ
の他のモードのとき、  V、=O となる。その平均値Q1(破線で示す)は前述の制御入
力信号e工に比例した値となる。
The output voltage V□ of inverter INV-1 is the transformer TRI
When the primary and 72nd turns ratio of is 1, When elements S and S are on, ■Yo = 10vd, When elements SLZ and SXa are on, VL = + Vdt In other modes , V,=O. The average value Q1 (indicated by a broken line) is a value proportional to the aforementioned control input signal e.

同様に、PWM制御回路PWM2ではその入力信号e2
と搬送波信号X、 (X□に対して90°だけ位相がず
れている)、y2(x2の反転値)とを比較し、インバ
ータINV−2のゲート信号fh+gz’ を作る。す
なわち、 e2≧×2のとき、ga”1で、素子S、□:オン、S
22:オフe2(X、のとき1g2=Qで、素子S8、
:オフ、S2ハオンとなる。また、 e2≧Y2のとき、gz’=1で、素子523=オフ、
S24:オンe2<Y2のとき、gz’=oで、素子S
23:オン、524=オフとなる。
Similarly, in the PWM control circuit PWM2, its input signal e2
is compared with carrier wave signal X, (phase shifted by 90 degrees with respect to X□), and y2 (inverted value of x2) to generate gate signal fh+gz' for inverter INV-2. That is, when e2≧×2, ga”1, element S, □: on, S
22: Off e2(X, when 1g2=Q, element S8,
: Off, S2 is turned on. Also, when e2≧Y2, gz'=1, element 523=off,
S24: On When e2<Y2, gz'=o, element S
23: on, 524=off.

インバータINV−1の出力電圧v2はトランスTR2
の1次/2次巻数比を1とした場合、 素子SkiとS2.がオンノとき、V2=+Vd2素子
S22と323がオンノとき、Vz=  Vdzその他
のモードのとき、  V2=O となる。その平均値V2(破線で示す)は前述の制御入
力信号e2に比例した値となる。
The output voltage v2 of the inverter INV-1 is the transformer TR2
When the primary/secondary turns ratio of elements Ski and S2. When is on, V2=+Vd2 When elements S22 and 323 are on, Vz=Vdz and other modes, V2=O. The average value V2 (indicated by a broken line) is a value proportional to the aforementioned control input signal e2.

負荷LOADには、トランスTR工、 TR2の出力電
圧の和が印加され、第5図の最下段の電圧vL=v□十
v2となる。
The sum of the output voltages of the transformer TR and TR2 is applied to the load LOAD, and the voltage at the bottom of FIG. 5 becomes vL=v□+v2.

第4図において、負荷電流は次のように制御される。In FIG. 4, the load current is controlled as follows.

まず、電流検出器CTしにより負荷電流■しを検出し、
比較器Cしに入力する。比較器CLでは、負荷電流指令
値IL東と上記検出値ILを比較し、その偏差εL =
IL’  ILを求める。当該偏差eLを次の負荷電流
制御補償回路GL(S)で増幅され、各々加算器へ〇。
First, the load current is detected by the current detector CT,
Input to comparator C. Comparator CL compares the load current command value IL East and the above detected value IL, and calculates the deviation εL =
IL' Find IL. The deviation eL is amplified by the next load current control compensation circuit GL (S) and sent to each adder.

A2を介して、PWM制御回路PWM、及びPWMzに
入力される。
It is input to the PWM control circuits PWM and PWMz via A2.

IL*>ILとなった場合、偏差ε、は正の値となり、
PWM制御回路PIIM、及びPWM、の入力信号e□
l e2を増加させる。故に、インバータINV−1,
INV−2の出力電圧V0.V2が増大し、負荷電流工
、を増加させる。
When IL*>IL, the deviation ε becomes a positive value,
Input signal e□ of PWM control circuit PIIM and PWM
Increase le2. Therefore, inverter INV-1,
INV-2 output voltage V0. V2 increases, causing the load current to increase.

従って、最終的に1.*= ILとなるように制御され
る。
Therefore, finally 1. It is controlled so that *=IL.

逆に、Iし*<I、となった場合、偏差ε、は正の値と
なり、PWM制御回路PIIM1. Pli’M2の入
力信号eIJ02を減少させる。その結果、インバータ
の出力電圧V、=V、十V、が減少し、負荷電流工、を
減らす。最終的に、やはり、IL*=1.どなって落ち
着く。
Conversely, when I*<I, the deviation ε becomes a positive value, and the PWM control circuit PIIM1. Decrease the input signal eIJ02 of Pli'M2. As a result, the output voltage of the inverter, V, = V, 10 V, decreases, and the load current, E, decreases. Finally, IL*=1. I yell and calm down.

また、第4図におイテ、インバータINV−1,INV
−2は各出力ドランスTRユ、 TR,の励磁電流を制
御している。すなわち、TRiの励磁電流■。、は次の
ように制御される。ただし、説明を簡単にするため、ト
ランスTR□、 TR,の1次/2次巻数比を1:1と
する。
In addition, Fig. 4 shows the inverter INV-1, INV
-2 controls the excitation current of each output transformer TR. That is, the excitation current of TRi ■. , is controlled as follows. However, to simplify the explanation, the primary/secondary turns ratio of the transformers TR□ and TR is assumed to be 1:1.

電流検出器CT、により、トランスTR工の1次′な流
■□を検出し、前記負荷′r′Il流検出値■、との差
を求め、励磁電流の検出値工。x=I、ILとする。比
較器C□により、励磁電流の指令値■。1*と上記検出
値工。1 を比較し、偏差ε。□=工。−−I。□ を
求める。
The current detector CT detects the primary current of the transformer TR, and calculates the difference between the detected value of the load 'r'Il current and the detected value of the exciting current. Let x=I, IL. The excitation current command value ■ is determined by the comparator C□. 1* and the above detection value. 1 and the deviation ε. □=Eng. --I. Find □.

当該偏差ε。、を次の励磁電流制御補償回路G。、(S
)により増幅し、前記加算器A□を介してPWM制御回
路P111M、に入力する。
The deviation ε. , is the following excitation current control compensation circuit G. , (S
) and input to the PWM control circuit P111M via the adder A□.

■。、′〉■。1となった場合、偏差ε。、は正の値と
なり、PWM、の入力信号e工を増加させる。故に、イ
ンバータINV−1の出力電圧が増加し、トランスTR
□の励磁電流工。、を増やし、■。、=I。□京となる
ように制御される。
■. ,′〉■. If it becomes 1, the deviation ε. , becomes a positive value and increases the input signal e of PWM. Therefore, the output voltage of inverter INV-1 increases and transformer TR
□ Exciting electrician. , increase ■. ,=I. □It is controlled so that it becomes K.

逆に、■。、’<工。、となった場合、偏差ε。□は負
の値となり、PWM、の入力信号e工を減少させる。故
に、インバータINV−1の出力電圧が減少し、トラン
スTR工の励磁電流■。、を減らし、やはり、■。、=
工。、木となるように制御される。
On the contrary, ■. ,'< 工. , then the deviation ε. □ takes a negative value and reduces the input signal e of the PWM. Therefore, the output voltage of the inverter INV-1 decreases, and the exciting current of the transformer TR decreases. , and again ■. ,=
Engineering. , controlled to become a tree.

トランスTR,の励磁電流工。□も同様にその指令値1
、、’にこ一致するように制御される。
Excitation current engineer for transformer TR. Similarly, □ also has its command value 1
,,' is controlled to match.

このとき、上記2つのトランスTR□、 TR2の定格
が同じである場合、上記励磁電流の指令値工。1*。
At this time, if the ratings of the two transformers TR□ and TR2 are the same, the command value of the excitation current. 1*.

I02*は、負荷LOADに印加すべき電圧の設定値を
■L*トランスTRよ、 TR,の相互インダクタンス
をM、出力角周波数をω。とじた場合、次式のように与
えられる。
I02* is the setting value of the voltage to be applied to the load LOAD, L* is the transformer TR, the mutual inductance of TR is M, and the output angular frequency is ω. When closed, it is given as the following equation.

■。1*=工。I=vL*/(jω。M)このようにし
て、出力トランスTR1,TR,の励磁電流I。i+■
oよは各々当該指令値■。1*、■。2*に常に一致す
るように制御される。従って、たとえ何等かの原因によ
りトランスTR工、 TR2に直流バイアス電圧が印加
されたとしても、当該バイアス電圧は自動的に補正され
、直流偏磁は発生しなくなる。
■. 1*=Eng. I=vL*/(jω.M) In this way, the exciting current I of the output transformers TR1, TR. i+■
○ is the corresponding command value ■. 1*, ■. It is controlled to always match 2*. Therefore, even if a DC bias voltage is applied to the transformer TR 2 for some reason, the bias voltage will be automatically corrected and no DC bias will occur.

第6図は、本発明装置の別の実施例を示す構成国で、第
1図と比較すると、還流用ダイオードDt+D2が付加
されている。
FIG. 6 shows a configuration of another embodiment of the device of the present invention, and compared with FIG. 1, a freewheeling diode Dt+D2 is added.

出力周波数が高くなり、出力トランスTR1,TR2を
介して負荷に電力を供給する場合の動作は第上図の装置
と同じである。
When the output frequency increases and power is supplied to the load via the output transformers TR1 and TR2, the operation is the same as that of the device shown in the upper figure.

出力周波数が低い時、開閉器Sす、〜51N4を解放し
、開閉器Sす、を投入する。また、インバータINV−
1。
When the output frequency is low, the switches S~51N4 are released and the switches S~51N4 are closed. In addition, the inverter INV-
1.

INV−2の片側半分の素子S工31 Si2及び52
3T S24はゲートオフしておく。
Element S work on one half of INV-2 31 Si2 and 52
3T S24 is gated off.

第7図Aに低周波運転時の主回路接続図を、第7図Bに
制御回路ブロック図を示す。この回路では、4個の自己
消弧素子S11.S工2.S2□、S22を2つずつ工
組にして、3つのモードに分けている。
FIG. 7A shows a main circuit connection diagram during low frequency operation, and FIG. 7B shows a control circuit block diagram. In this circuit, four self-extinguishing elements S11. S-engineer 2. S2□ and S22 are divided into three modes, with two pairs each.

すなわち、 モード1:S□、とSiZがオン(S21. S2□は
オフ)のとき、出力電圧vL=十vd□ モード2:S12とS2□がオン(S1t、Szzはオ
フ)のとき、出力電圧V、=O モード3:S21とS22がオン(S、、、 S、、は
オフ)のとき、出力電圧VL”  Vdz となる。第2図のハーフブリッジ動作に比べると、モー
ド2の零電圧出力が得られるようになり、その9負荷電
流を細かく制御できるようになる。
That is, Mode 1: When S□ and SiZ are on (S21. S2□ are off), the output voltage vL = 10vd□ Mode 2: When S12 and S2□ are on (S1t and Szz are off), the output Voltage V, = O Mode 3: When S21 and S22 are on (S, , S, , are off), the output voltage is VL'' Vdz. Voltage output can now be obtained, and the load current can be precisely controlled.

第8図は第7図の回路のPWM制御動作を説明するため
のタイムチャート図を示す。
FIG. 8 shows a time chart for explaining the PWM control operation of the circuit shown in FIG.

PWM制御回路PWMNの入力信号8Nと搬送波信号X
N、YN (XN(7)反転値)とを比較し、索子5x
−5atのゲート信号gN□と素子S□2.S2□のゲ
ート信号gNiを作る。すなわち、 eN>XNand  eN>YNのとき、gNi=1で
、Sl、:オン、S2□:オフ eN<XHor  eH<YNのとき、gN、=oで、
S1□:オン、S2□=オン また、 (IN<XN  and  eN<YNのとき、gN2
=1で、S□2:オフ、S2□:オン 8N > XN  or  eN> YNのとき、gN
z=oで、S1□:オン、S2□:オフ となり、出力電圧■Lは第8図の最下段の波形となる。
Input signal 8N of PWM control circuit PWMN and carrier wave signal X
N, YN (XN(7) inverted value), and
-5at gate signal gN□ and element S□2. Create a gate signal gNi for S2□. That is, when eN >
S1□: ON, S2□=ON Also, (when IN<XN and eN<YN, gN2
= 1, S□2: Off, S2□: On 8N > XN or eN > YN, gN
When z=o, S1□: on, S2□: off, and the output voltage ■L has the waveform shown in the bottom row of FIG.

その平均値V、は(破線で示す)は前記入力信号eNに
比例する。
Its average value V, (indicated by a broken line) is proportional to the input signal eN.

このように、第7図の回路によれば、出力電圧V□の制
御周波数はPWM制御の搬送波周波数と同じになるが、
入力信号eNが正のときは■Lは十vd□とOのどちら
かでPWM制御され、また、入力信号eNが負のときは
■しは−Vdz とOのどちらかで制御される。その結
果、出力電圧の高調波成分が少なくなり、負荷電流リプ
ルも低減される。
In this way, according to the circuit shown in FIG. 7, the control frequency of the output voltage V□ is the same as the carrier frequency of PWM control, but
When the input signal eN is positive, 1L is PWM-controlled with either -Vd□ or O, and when the input signal eN is negative, 2L is controlled with either -Vdz or O. As a result, harmonic components of the output voltage are reduced, and load current ripple is also reduced.

なお、負荷電流制御の動作は第2図と同様になるので省
略する。
Note that the operation of load current control is the same as that shown in FIG. 2, so a description thereof will be omitted.

第9図は、本発明装置のさらに別の実施例の構成図を示
すもので、単相負荷LOADに対し4台の単相フルブリ
ッジ結線インバータを用意している。
FIG. 9 shows a configuration diagram of yet another embodiment of the device of the present invention, in which four single-phase full bridge inverters are prepared for the single-phase load LOAD.

図中、Vdxt Vdzは直流電圧源、 INV−1,
INV−2゜INV−3,INV−4は単相フルブリッ
ジ結線インバータ回路、鍾、〜TR4は出力トランス、
D工? 02は還流用ダイオード、51111〜SV5
は開閉器、LOADは負荷装置である。
In the figure, Vdxt and Vdz are DC voltage sources, INV-1,
INV-2゜INV-3, INV-4 are single-phase full bridge connection inverter circuits, ~TR4 is an output transformer,
D engineer? 02 is a freewheeling diode, 51111~SV5
is a switch, and LOAD is a load device.

インバータINV−1とインバータINV−2は直流側
で直列接続され、出力トランスを介して負1LOADに
電力を供給する。また、インバータINV−3とインバ
ータINV−4は第6図と同じように構成され、低周波
運転時は3レベルの電圧出力を発生し、高周波運転時は
1−ランス付多重インバータとして動作する。
Inverter INV-1 and inverter INV-2 are connected in series on the DC side and supply power to negative 1LOAD via an output transformer. Further, inverter INV-3 and inverter INV-4 are constructed in the same manner as shown in FIG. 6, and generate three-level voltage outputs during low frequency operation, and operate as a multiplex inverter with one lance during high frequency operation.

すなわち、出力周波数が低い領域では、開閉器SW、〜
SW4を解放し、Sす、を投入する。この時、インバー
タINV−1,INV〜2はゲートブロックしておく。
That is, in the region where the output frequency is low, the switches SW, ~
Release SW4 and turn on S. At this time, the gates of inverters INV-1 and INV~2 are blocked.

従って、第7図で示した主回路図と同じになり、3レベ
ルの出力電圧を発生するPWMインバータ動作となる。
Therefore, it becomes the same as the main circuit diagram shown in FIG. 7, and operates as a PWM inverter that generates three levels of output voltage.

また、出力周波数がある程度高くなったところで、開閉
器SWs を解放し、Sw、〜SW、を投入して、4台
のインバータを全て活かし、トランス付多重インバータ
として動作させる。負荷LOADには各出力トランスの
出力電圧の和が印加される。すなわち、 Vし=V□+V、+V、+V4 となる。このとき、4台のフルブリッジインバータIN
V−1〜INV−4の搬送波信号の位相を各々45″ず
つずらしてPWM制御することにより、高調波成分の少
ない出力電圧が得られる。
Moreover, when the output frequency becomes high to a certain extent, the switch SWs is released and SW, to SW are turned on to utilize all four inverters and operate as a multiplex inverter with a transformer. The sum of the output voltages of each output transformer is applied to the load LOAD. That is, Vshi=V□+V, +V, +V4. At this time, four full bridge inverters IN
By performing PWM control by shifting the phases of the carrier wave signals V-1 to INV-4 by 45'', an output voltage with few harmonic components can be obtained.

このようにして、トランス付インバータの段数を増やす
ことにより、変換装置の容量を増加させることが容易に
できる。
In this way, by increasing the number of stages of transformer-equipped inverters, the capacity of the converter can be easily increased.

なお、以上の実施例は単相負荷について説明し。Note that the above embodiment describes a single-phase load.

たが、3相負荷あるいは多相負荷についても同様に実施
できることは言うまでもない。
However, it goes without saying that the same method can be applied to a three-phase load or a multi-phase load.

〔発明の効果〕〔Effect of the invention〕

以上のように、本発明装置によれば、低周波運転時に直
結インバータとして動作させた場合、従来装置の2倍の
出力電圧が得られ、かつ、高周波運転時の出力電圧高調
波を大幅に低減させることが可能となる。また、直結イ
ンバータ動作時に還流用ダイオードを付加し、3レベル
の電圧出力を発生させることにより、出力電圧の高調波
成分を半分に低減でき、負荷電流の脈動を抑えることが
可能となる。
As described above, according to the device of the present invention, when operated as a direct-coupled inverter during low frequency operation, an output voltage twice as high as that of the conventional device can be obtained, and output voltage harmonics during high frequency operation are significantly reduced. It becomes possible to do so. Furthermore, by adding a freewheeling diode during operation of the direct-coupled inverter and generating three levels of voltage output, the harmonic components of the output voltage can be reduced by half, making it possible to suppress the pulsation of the load current.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明のインバータ装置の一実施例を示す構成
図、第2図Aは第1図の装置の低周波運転時の動作を説
明するための主回路接続図で第2図Bは制御回路ブロッ
ク図、第3図は第2図の回路のPWM制御動作を説明す
るためのタイムチャート図、第4図Aは第1図の装置の
高周波運転時の動作を説明するための主回路接続図で第
4図Bは制御回路ブロック図、第5図は第4図の回路の
PWM制御動作を説明するためのタイムチャート図、第
6図は本発明装置の別の実施例を示す構成図、第7図A
は第6図の装置の低周波運転時の動作を説明するための
主回路接続図で第7図Bは制御回路ブロック図、第8図
は第7図の回路のPWM制御動作を説明するためのタイ
ムチャート図、第9図は本発明装置のさらに別の実施例
を示す構成図、第10図は従来のインバータ装置を示す
構成図である。 v、i工+Vdz’・・直流電圧源 INV−1・・・第1のインバータ INV−2・・・第2のインバータ TR工、 TR2・・・出力トランス Sす、〜SW、・・・開閉器 LOAD   ・・・負荷装置
Fig. 1 is a configuration diagram showing one embodiment of the inverter device of the present invention, Fig. 2A is a main circuit connection diagram for explaining the operation of the device in Fig. 1 during low frequency operation, and Fig. 2B is a Control circuit block diagram, FIG. 3 is a time chart diagram for explaining the PWM control operation of the circuit in FIG. 2, and FIG. 4A is a main circuit for explaining the operation of the device in FIG. 1 during high frequency operation. In the connection diagram, FIG. 4B is a control circuit block diagram, FIG. 5 is a time chart diagram for explaining the PWM control operation of the circuit in FIG. 4, and FIG. 6 is a configuration showing another embodiment of the device of the present invention. Figure, Figure 7A
is a main circuit connection diagram for explaining the operation of the device in Fig. 6 during low frequency operation, Fig. 7B is a control circuit block diagram, and Fig. 8 is for explaining the PWM control operation of the circuit in Fig. 7. 9 is a block diagram showing still another embodiment of the device of the present invention, and FIG. 10 is a block diagram showing a conventional inverter device. v, i + Vdz'...DC voltage source INV-1...1st inverter INV-2...2nd inverter TR, TR2...output transformer S, ~SW,...opening/closing Device LOAD...Load device

Claims (2)

【特許請求の範囲】[Claims] (1)直列接続された2つの直流電圧源と、直流側で直
列接続された第1および第2の単相フルブリッジ結線電
圧形インバータ回路と、前記直流電圧源の中間点と前記
2台のインバータ回路の直流側中間点を開閉する第1の
開閉器と、前記第1のインバータ回路の出力側端子に第
2の開閉器を介して接続された第1の出力トランスと、
前記第2のインバータ回路の出力側端子に第3の開閉器
を介して接続された第2の出力トランスと、交流負荷と
、当該交流負荷に対して出力周波数がある設定値以上の
運転領域では前記第1〜第3の開閉器を投入した状態で
前記第1及び第2の出力トランスの出力電圧の和が印加
されるように投入される第4の開閉器と、前記交流負荷
に対して出力周波数が前記設定周波数より低い運転領域
では前記第1〜第4の開閉器を解放した状態で前記直流
電圧源の中間点と前記2台のインバータ回路の直流中間
点との間の出力電圧が印加されるように投入される第5
の開閉器とを具備してなるインバータ装置。
(1) Two DC voltage sources connected in series, first and second single-phase full-bridge connected voltage inverter circuits connected in series on the DC side, and an intermediate point between the DC voltage sources and the two a first switch that opens and closes an intermediate point on the DC side of the inverter circuit; a first output transformer connected to the output terminal of the first inverter circuit via a second switch;
A second output transformer connected to the output side terminal of the second inverter circuit via a third switch, an AC load, and an output frequency for the AC load in an operating region exceeding a certain set value. a fourth switch that is closed so that the sum of the output voltages of the first and second output transformers is applied with the first to third switches closed, and to the AC load; In an operating region where the output frequency is lower than the set frequency, the output voltage between the midpoint of the DC voltage source and the DC midpoint of the two inverter circuits is 5th input to be applied
An inverter device comprising a switch.
(2)直列接続された2つの直流電圧源と、直流側で直
列接続された第1および第2の単相フルブリッジ結線電
圧形インバータ回路と、前記直流電圧源の中間点と前記
2台のインバータ回路の直流側中間点を開閉する第1の
開閉器と、前記第1のインバータ回路の片側出力側端子
と前記直流電圧源の中間点との間に接続された第1の還
流用ダイオードと、前記第2のインバータ回路の片側出
力側端子と前記直流電圧源の中間点との間に接続された
第2の還流用ダイオードと、前記第1のインバータ回路
の出力側端子に第2の開閉器を介して接続された第1の
出力トランスと、前記第2のインバータ回路の出力側端
子に第3の開閉器を介して接続された第2の出力トラン
スと、交流負荷と、当該交流負荷に対して出力周波数が
ある設定値以上の運転領域では前記第1〜第3の開閉器
を投入した状態で前記第1及び第2の出力トランスの出
力電圧の和が印加されるように投入される第4の開閉器
と、前記交流負荷に対して出力周波数が前記設定周波数
より低い運転領域では前記第1〜第4の開閉器を解放し
た状態で前記直流電圧源の中間点と前記2台のインバー
タ回路の直流中間点との間の出力電圧が印加されるよう
に投入される第5の開閉器とを具備してなるインバータ
装置。
(2) two DC voltage sources connected in series; first and second single-phase full-bridge connected voltage-type inverter circuits connected in series on the DC side; a first switch that opens and closes an intermediate point on the DC side of the inverter circuit; a first freewheeling diode connected between one output side terminal of the first inverter circuit and an intermediate point of the DC voltage source; , a second freewheeling diode connected between one output side terminal of the second inverter circuit and the midpoint of the DC voltage source; and a second switching diode connected to the output side terminal of the first inverter circuit. a first output transformer connected to the output side terminal of the second inverter circuit via a third switch, an AC load, and the AC load. In an operating range where the output frequency exceeds a certain set value, the first to third switches are closed so that the sum of the output voltages of the first and second output transformers is applied. and a fourth switch that connects the DC voltage source to the intermediate point of the DC voltage source in a state where the first to fourth switches are released in an operating region where the output frequency for the AC load is lower than the set frequency. an inverter device comprising: a fifth switch that is turned on so that an output voltage between the inverter circuit and the DC intermediate point of the inverter circuit is applied;
JP1316440A 1989-12-07 1989-12-07 Inverter unit Pending JPH03178564A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1316440A JPH03178564A (en) 1989-12-07 1989-12-07 Inverter unit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1316440A JPH03178564A (en) 1989-12-07 1989-12-07 Inverter unit

Publications (1)

Publication Number Publication Date
JPH03178564A true JPH03178564A (en) 1991-08-02

Family

ID=18077111

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1316440A Pending JPH03178564A (en) 1989-12-07 1989-12-07 Inverter unit

Country Status (1)

Country Link
JP (1) JPH03178564A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003018886A (en) * 2001-06-29 2003-01-17 Toshiba Corp Motor drive controller
JP2016015883A (en) * 2015-09-17 2016-01-28 富士電機株式会社 Power conversion apparatus

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003018886A (en) * 2001-06-29 2003-01-17 Toshiba Corp Motor drive controller
JP4559665B2 (en) * 2001-06-29 2010-10-13 株式会社東芝 Electric motor drive control device
JP2016015883A (en) * 2015-09-17 2016-01-28 富士電機株式会社 Power conversion apparatus

Similar Documents

Publication Publication Date Title
US5031088A (en) Variable-voltage and variable-frequency power converter
JP4910078B1 (en) DC / DC converter and AC / DC converter
US6072707A (en) High voltage modular inverter
JP5282731B2 (en) Power converter
US20110316461A1 (en) Open Delta Motor Drive With Integrated Recharge
EP3252939B1 (en) Power converters
US6118932A (en) Method and arrangement for a high voltage single-stage variable speed drive
JPH03178564A (en) Inverter unit
JP3584686B2 (en) Voltage source power conversion circuit
KR0128346B1 (en) Power cpmversopm apparatus
JP2685256B2 (en) Power converter
WO2000048299A1 (en) Improved heavy duty isolating converter
JPS59127575A (en) Single-phase/3-phase converter circuit
JPH0746847A (en) Three-phase rectifier
CN211457015U (en) Bidirectional transformation structure suitable for split-phase power grid
JPH1155961A (en) Power conversion circuit
Farhadi et al. Enhanced finite control set model predictive control for a diode-clamped indirect matrix converter
RU2304839C2 (en) Method for controlling single-phase voltage inverter and single-phase voltage inverter controlled by using this method
JPH0637375A (en) High frequency power source for laser oscillator
JPH0757098B2 (en) Inverter device
JP3203965B2 (en) Inverter shared charge device
JP3053907B2 (en) Power converter
JP3222490B2 (en) POWER CONVERTER AND CONTROL METHOD THEREOF
JPH04150778A (en) Control method for power converter
RU2061994C1 (en) Dc=to-three-phase-ac voltage changer (options)