JPH031774A - Superimposing device for magnetic recording and reproducing device - Google Patents

Superimposing device for magnetic recording and reproducing device

Info

Publication number
JPH031774A
JPH031774A JP13678589A JP13678589A JPH031774A JP H031774 A JPH031774 A JP H031774A JP 13678589 A JP13678589 A JP 13678589A JP 13678589 A JP13678589 A JP 13678589A JP H031774 A JPH031774 A JP H031774A
Authority
JP
Japan
Prior art keywords
data
write
address
signal
storage means
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP13678589A
Other languages
Japanese (ja)
Inventor
Masahiro Nagase
長瀬 正浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP13678589A priority Critical patent/JPH031774A/en
Publication of JPH031774A publication Critical patent/JPH031774A/en
Pending legal-status Critical Current

Links

Landscapes

  • Studio Circuits (AREA)

Abstract

PURPOSE:To attain high speed transfer of a data and confirmation of the transfer state by applying write during the period of readout timing of a screen display data from a storage means by a readout section by means a timing generator. CONSTITUTION:When a write operation end signal is inputted to a microcomputer 1, a data to be superimposed and an address signal are outputted respectively to a write data register 3 and an address register 2 and a write data input end signal is outputted to a timing generator 12, which outputs a bus switching signal for a period of timing when a readout section 10 reads out a screen display data from a RAM 11 and brings the RAM 11 to the write mode. The data write is implemented in one cycle of the data readout signal and the write operation end signal is outputted and it is repeated till the data is lost. Thus, the content of the memory is rewritten at a high speed while applying screen display during superimposition.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、磁気記録再生装置のスーパーインポーズ画面
にタイトル文字や絵などのデータをスーパーインポーズ
するものに関するもので、さらに詳しくは、カメラ一体
型の磁気記録再生装置のスーパーインポーズ装置に関す
るものである。
[Detailed Description of the Invention] [Field of Industrial Application] The present invention relates to superimposing data such as title characters and pictures on the superimposing screen of a magnetic recording and reproducing device. The present invention relates to a superimposing device for an integrated magnetic recording/reproducing device.

〔従来の技術〕[Conventional technology]

記録された映像信号の画面表示データは、記憶手段から
読み出されて画面に表示される。記録された画面表示デ
ータの内容に、タイトル文字や絵などに関するデータを
スーパーインポーズする場合、カメラ一体型の磁気記録
再生装置によっておこなわれている。この場合、画面表
示データが記録されたアドレスバスおよびデータバスを
その期間中、たとえばスーパーインポーズ用のアドレス
カウンタおよびデータレジスタへそれぞれ切り換えてス
ーパーインポーズするデータを記憶手段に記憶している
のが現状である。
Screen display data of the recorded video signal is read out from the storage means and displayed on the screen. When data related to title characters, pictures, etc. are superimposed on the contents of recorded screen display data, this is done using a camera-integrated magnetic recording and reproducing device. In this case, during that period, the address bus and data bus on which screen display data are recorded are switched to an address counter and a data register for superimposition, respectively, and the data to be superimposed is stored in the storage means. This is the current situation.

複合同期映像信号の垂直同期信号における垂直ブランキ
ング期間中には、マイクロコンピュータは記憶手段から
画面表示データの読み出しをおこなっていない。したが
って、この期間中、アドレスバスおよびデータバスを上
述したように切り喚えれば、スーパーインポーズするデ
ータが記憶手段へ占き込める。
During the vertical blanking period in the vertical synchronization signal of the composite synchronization video signal, the microcomputer does not read screen display data from the storage means. Therefore, during this period, if the address bus and data bus are switched as described above, the data to be superimposed can be loaded into the storage means.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

上記従来の技術では、スーパーインポーズするデータが
垂直ブランキング期間中に書き込まれるので、テ゛−タ
転送の平均速度が遅くなる。また、記憶手段へ上記のデ
ータを高速に書き込む場合、この期間中、記憶手段から
のデータの読み出しを中断しなければならないので、画
面表示が中断されてデータの転送状況が確認できない。
In the above-mentioned conventional technique, since the superimposed data is written during the vertical blanking period, the average speed of data transfer becomes slow. Further, when writing the above-mentioned data to the storage means at high speed, reading of data from the storage means must be interrupted during this period, so the screen display is interrupted and the data transfer status cannot be confirmed.

また、外部装置からデータを転送する場合、シリアル転
送されるので、多量のデータを転送すると、それに要す
る時間が長くなるなどの問題点を有している。
Furthermore, when data is transferred from an external device, it is transferred serially, which poses problems such as the time required to transfer a large amount of data.

〔課題を解決するための手段〕[Means to solve the problem]

本発明に係る磁気記録再生装置のスーパーインポーズ装
置は、上記課題を解決するために、画面表示データを記
憶するとともに、タイミング発生器からの書き込みタイ
ミング信号によって読み出しモードから書き込みモード
へ移行して書き込み部で指定されるアドレスにそのデー
タを書き込む記憶手段と、タイミング発生器から書き込
み動作完了信号が入力されると、記憶手段へ書き込むデ
ータおよびそのアドレス信号を書き込み部へ出力すると
ともに、その出力の直後に書き込みデータ人力完了信号
をタイミング発生器へ出力するマイクロコンピュータと
、スーパーインポーズするデータを一時記憶する書き込
みデータレジスタと、そのデータを書き込む記憶手段の
アドレス信号を一時記憶するアドレスレジスタとを有す
る書き込み部と、読み出す画面表示データの記憶された
記憶手段のアドレスを指定するアドレスカウンタと、そ
こから読み出されたデータを一時記憶する読み出しデー
タレジスタとを有し、タイミ・ング発生器からの読み出
しタイミング信号に基づいて、記憶手段から画面表示デ
ータを読み出す読み出し部と、タイミング発生器からの
書き込みタイミング信号によって、記憶手段のアドレス
バスおよびデータバスの接続を読み出し部から書き込み
部へ切り換えるバス切り換え手段と、読み出しタイミン
グ信号を読み出し部へ出力するとともに、マイクロコン
ピュータからの書き込みデータ入力完了信号が入力され
ると、読み出し部が記憶手段から画面表示データを読み
出すタイミングの期間中に書き込みタイミング信号を出
力し、バス切り換え手段によって切り換えられた書き込
み部で指定される記憶手段のアドレスにデータが書き込
まれた後、書き込み動作完了信号をマイクロコンピュー
タへ出力するタイミング発生器とを備えていることを特
徴としている。
In order to solve the above-mentioned problems, a superimposing device for a magnetic recording/reproducing device according to the present invention stores screen display data and shifts from a read mode to a write mode using a write timing signal from a timing generator to write data. When a write operation completion signal is input from a storage means to write the data to an address specified by the timing generator, the data to be written to the storage means and its address signal are output to the writing part, and immediately after the output. A write data register having a microcomputer that outputs a manual write data completion signal to a timing generator, a write data register that temporarily stores data to be superimposed, and an address register that temporarily stores an address signal of a storage means to which the data is written. an address counter that specifies the address of the storage means in which the screen display data to be read is stored; and a read data register that temporarily stores the data read therefrom; a reading section that reads screen display data from the storage means based on a signal; a bus switching means that switches the connection of the address bus and data bus of the storage means from the reading section to the writing section according to a write timing signal from a timing generator; When a read timing signal is output to the read unit and a write data input completion signal from the microcomputer is input, the read unit outputs a write timing signal during the timing period when reading screen display data from the storage means, and the bus The present invention is characterized by comprising a timing generator that outputs a write operation completion signal to the microcomputer after data is written to the address of the storage means designated by the writing section switched by the switching means.

〔作 用〕 上記の構成によれば、記憶手段のアドレスバスおよびデ
ータバスは、通常は、読み出し部のアドレスカウンタお
よび読み出しデータレジスタへそれぞれ接続されている
。アドレスレジスタで指定されるアドレスに記憶された
記憶手段の画面表示データが、読み出しタイミング信号
に基づいて読み出される。
[Operation] According to the above configuration, the address bus and data bus of the storage means are normally connected to the address counter and read data register of the read section, respectively. The screen display data stored in the storage means at the address specified by the address register is read out based on the read timing signal.

ここで、書き込み動作完了信号がマイクロコンピュータ
へ入力されると、スーパーインポーズするデータと、そ
れを記憶すべき記憶手段のアドレス信号とが、マイクロ
コンピュータから、書き込み部の書き込みデータレジス
タおよびアドレスレジスタへそれぞれ出力される。この
出力の直後に、マイクロコンピュータから書き込みデー
タ入力完了信号がタイミング発生器へ出力される。
Here, when the write operation completion signal is input to the microcomputer, the data to be superimposed and the address signal of the storage means to store it are transferred from the microcomputer to the write data register and address register of the write section. Each is output. Immediately after this output, a write data input completion signal is output from the microcomputer to the timing generator.

タイミング発生器は、読み出し部が記憶手段から画面表
示データを読み出すタイミングの期間中に書き込みタイ
ミング信号を出力する。この信号によって、バス切り換
え手段は、記憶手段のアドレスバスおよびデータバスの
接続を読み出し部から書き込み部へ切り換える。そして
、書き込み部で指定される記憶手段のアドレスにデータ
が書き込まれる。データの書き込みが完了すると、タイ
ミング発生器からマイクロコンピュータへ書キ込み動作
完了信号が出力され、上述したような動作が、スーパー
インポーズするデータがなくなるまで繰り返される。こ
のようにして、スーパーインポーズするデータが記憶手
段へ書き込まれる。
The timing generator outputs the write timing signal during a timing period when the reading section reads out the screen display data from the storage means. In response to this signal, the bus switching means switches the connection of the address bus and data bus of the storage means from the reading section to the writing section. Then, data is written to the address of the storage means specified by the writing section. When data writing is completed, a write operation completion signal is output from the timing generator to the microcomputer, and the above-described operation is repeated until there is no more data to be superimposed. In this way, the data to be superimposed is written to the storage means.

〔実施例〕〔Example〕

本発明の一実施例を第1図および第2図に基づいて説明
すれば、以下の通りである。
An embodiment of the present invention will be described below based on FIGS. 1 and 2.

本発明に係る磁気記録再生装置のスーパーインポーズ装
置は、第1図に示すように、主として、マイクロコンピ
ュータ1、書き込み部4、バス切り換え手段としてのバ
ス切り換えスイッチ7、読み出し部10、記憶手段とし
てのRAMIIおよびタイミング発生器12から成って
いる。
As shown in FIG. 1, a superimposing device for a magnetic recording/reproducing device according to the present invention mainly includes a microcomputer 1, a writing section 4, a bus changeover switch 7 as a bus switching means, a reading section 10, and a storage means. RAM II and a timing generator 12.

マイクロコンピュータ1は、アドレスバスを介して書き
込み部4内のアドレスレジスタ20入力へ接続されてい
る。また、マイクロコンピュータ1は、データバスを介
して書き込み部4内の書き込みデータレジスタ3の入力
へ接続されている。
The microcomputer 1 is connected to an address register 20 input in the writing section 4 via an address bus. Further, the microcomputer 1 is connected to the input of a write data register 3 in the write section 4 via a data bus.

後述するタイミング発生器12から書き込み動作完了信
号が入力されると、マイクロコンピュータlは、RAM
IIへ書き込むデータと、そのアドレス信号とを書き込
み部4へ出力する。このデータは、画面表示データに追
加するタイトル文字や絵などに関するものである。RA
MIIには、画面表示データが記憶されている。マイク
ロコンピュータ1は、書き込み部4への出力の直後に、
第2図の書き込みデータ入力完了信号波形(a)に示す
ように、書き込みデータ入力完了信号をタイミング発生
器12へ出力する。
When a write operation completion signal is input from a timing generator 12, which will be described later, the microcomputer
The data to be written to II and its address signal are output to the writing section 4. This data relates to title characters, pictures, etc. that are added to the screen display data. R.A.
Screen display data is stored in the MII. Immediately after outputting to the writing unit 4, the microcomputer 1
As shown in the write data input completion signal waveform (a) in FIG. 2, the write data input completion signal is output to the timing generator 12.

書き込みデータ入力完了信号が入力されると、タイミン
グ発生器12は、第2図のアウトイネーブル信号波形(
b)に示すように、RAMIIのアウトイネーブル端子
OEへ2値論理でハイレベルのアウトイネーブル信号を
出力する。また、同発生器12は、第2図ライトイネー
ブル信号波形(C)に示すように、RAMIIのライト
イネーブル端子WEへ、ローレベルのライトイネーブル
信号を出力する。これに伴って、RAMIIは、読み出
しモードから書き込みモードへ移行するので、スーパー
インポーズするデータが、アドレスレジスタ2で指定さ
れるRAMIIのアドレスに書き込まれる。
When the write data input completion signal is input, the timing generator 12 generates the out enable signal waveform (
As shown in b), a high level out enable signal in binary logic is output to the out enable terminal OE of RAMII. Further, the generator 12 outputs a low-level write enable signal to the write enable terminal WE of RAMII, as shown in the write enable signal waveform (C) in FIG. Along with this, the RAM II shifts from the read mode to the write mode, so that the data to be superimposed is written to the address of the RAM II specified by the address register 2.

一方、RAMIIが読み出しモードの場合には、タイミ
ング発生器12は、第2図のアウトイネーブル信号波形
(b)に示すように、ローレベルのアウトイネーブル信
号をアウトイネーブル端子OEへ出力し、かつ、第2図
ライトイネーブル信号波形(e)に示すように、ライト
イネーブル端子WEへ、ハイレベルのライトイネーブル
信号を出力する、なお、上述したライトイネーブル信号
およびアウトイネーブル信号は、ローレベルでアクティ
ブな書き込みタイミング信号である。
On the other hand, when the RAMII is in the read mode, the timing generator 12 outputs a low-level out enable signal to the out enable terminal OE, as shown in the out enable signal waveform (b) in FIG. As shown in the write enable signal waveform (e) in FIG. 2, a high-level write enable signal is output to the write enable terminal WE. Note that the above-mentioned write enable signal and out enable signal are low-level and active write signals. It is a timing signal.

上記の書き込み部4は、アドレスレジスタ2および書き
込みデータレジスタ3から構成されている。書き込みデ
ータレジスタ3は、スーパーインポーズするデータを一
時記憶している。アドレスレジスタ2は、このデータを
書き込むRAMIIのアドレス信号を一時記憶している
。RAMIIが書き込みモードになると、書き込みデー
タレジスタ3に記憶されているデータが、アドレスレジ
スタ2で指定されるRAMIIのアドレスに書き込まれ
る。
The writing section 4 described above is composed of an address register 2 and a write data register 3. The write data register 3 temporarily stores data to be superimposed. The address register 2 temporarily stores the address signal of the RAM II into which this data is written. When the RAM II enters the write mode, the data stored in the write data register 3 is written to the address of the RAM II specified by the address register 2.

アドレスレジスタ2の出力は、バス切り換えスイッチ7
内のアドレスバス切り換えスイッチ5の接点5aに接続
されている。同スイッチ5は、同時に複数の接続線を切
り換えるものである。たとえば、マイクロコンピュータ
1が8ビツトのものであれば、16本のアドレス線が接
続されることになる。同スイッチ5の接点5cは、RA
MIIの対応する図示しないアドレス端子に接続されて
いる。同スイッチ5の接点5bは、後述する読み出し部
lO内のアドレスカウンタ8の出力に接続されている。
The output of the address register 2 is the bus selector switch 7.
It is connected to the contact 5a of the address bus changeover switch 5 inside. The switch 5 is for switching a plurality of connection lines at the same time. For example, if the microcomputer 1 is an 8-bit one, 16 address lines will be connected. The contact 5c of the switch 5 is RA
It is connected to a corresponding address terminal (not shown) of MII. A contact 5b of the switch 5 is connected to the output of an address counter 8 in a reading section 1O, which will be described later.

また、書き込みデータレジスタ3の出力は、読み出し部
10内のデータバス切り換えスイッチ6の接点6aに接
続されている。同スイッチ6は、同時に複数の接続線を
切り換えるものである。たとえば、マイクロコンピュー
タ1が8ビツトのものであれば、8本のデータ線が接続
されることになる。同スイッチ6の接点6cは、RAM
IIの対応する図示しないデータ端子に接続されている
。同スイッチ6の接点6bは、読み出しデータレジスタ
9の入力に接続されている。
Further, the output of the write data register 3 is connected to a contact 6a of a data bus changeover switch 6 in the read section 10. The switch 6 is used to switch a plurality of connection lines at the same time. For example, if the microcomputer 1 is an 8-bit one, eight data lines will be connected. The contact 6c of the switch 6 is the RAM
It is connected to a corresponding data terminal (not shown) of II. A contact 6b of the switch 6 is connected to an input of the read data register 9.

たとえば、画面表示データを読み出す場合には、RAM
11のアドレスバスは、接点5bの側へ接続される。こ
のとき、RAMIIのデータバスは、接点6bに接続さ
れている。スーパーインポーズ時には、アドレスバス切
り換えスイッチ5は、バス切り換え信号によって接点5
bから接点5aへ切り換えられる。これと同時に、デー
タバス切り換えスイッチ6は、バス切り換え信号によっ
て接点6bから接点6aへ切り換えられる。なお、バス
切り換え信号は、第2図のバス切り換え信号波形(d)
に示すように、ローレベルでアクティブな信号である。
For example, when reading screen display data, RAM
11 address buses are connected to the contact 5b side. At this time, the data bus of RAM II is connected to contact 6b. At the time of superimposing, the address bus changeover switch 5 is connected to contact 5 by the bus changeover signal.
b to contact 5a. At the same time, the data bus changeover switch 6 is switched from the contact point 6b to the contact point 6a by the bus changeover signal. The bus switching signal has the bus switching signal waveform (d) in Figure 2.
As shown in , this is a signal that is active at low level.

読み出し部10は、アドレスカウンタ8および読み出し
データレジスタ9から構成されている。アドレスカウン
タ8は、RA Mllから画面表示データを読み出す際
に、読み出すデータの書き込まれたアドレスを指定して
いる。読み出しデータレジスタ9は、この指定されたア
ドレスに書き込まれている画面表示データを読み出して
、それを−時記憶している。アドレスカウンタ8には、
カウントクロック信号が入力され、読み出しデータレジ
スタ9には、データ読み出し信号が入力される。
The reading unit 10 is composed of an address counter 8 and a read data register 9. The address counter 8 specifies the address where the data to be read is written when reading the screen display data from the RAM Mll. The read data register 9 reads out the screen display data written to this designated address and stores it for - hours. Address counter 8 has
A count clock signal is input, and a data read signal is input to the read data register 9.

カウントクロック信号およびデータ読み出し信号は、読
み出しタイミング信号である。
The count clock signal and data read signal are read timing signals.

たとえば、RAMIIの読み出しモード時には、アドレ
スカウンタ8で指定されるアドレスに書き込まれたRA
MIIの画面表示データをタイミング発生器12からの
カウントクロック信号に基づいてアドレスカウンタ8を
カウンタ動作させて読み出すべきアドレスを順次指定し
ている。指定されたアドレスに記憶されている画面表示
データは、データ読み出し信号に基づいて読み出される
。データ読み出し信号は、第2図のデータ読み出し信号
波形(e)に示すようなローレベルでアクティブなパル
ス信号である。なお、読み出しデータレジスタ9の出力
は、マイクロコンピュータ1のデータバスに接続されて
いる。
For example, in the RAM II read mode, the RA written to the address specified by address counter 8
The address counter 8 is operated based on the count clock signal from the timing generator 12 to sequentially designate addresses to read MII screen display data. Screen display data stored at the designated address is read out based on the data read signal. The data read signal is a low level active pulse signal as shown in the data read signal waveform (e) in FIG. Note that the output of the read data register 9 is connected to the data bus of the microcomputer 1.

上記の構成において、RAMIIのアドレスバスおよび
データバスは、通常は、読み出し部10のアドレスカウ
ンタ8および読み出しデータレジスタ9へそれぞれ接続
されている。アドレスカウンタ8で指定されるアドレス
に記憶されたRAMIIの画面表示データが、カウント
クロック信号およびデータ読み出し信号に基づいて、順
次、読み出される。そして、図示しない画像処理装置で
処理された後、図示しないモニタ用の受像機で再生され
る。
In the above configuration, the address bus and data bus of RAMII are normally connected to the address counter 8 and read data register 9 of the read section 10, respectively. The screen display data of the RAM II stored at the address specified by the address counter 8 is sequentially read out based on the count clock signal and the data read signal. After being processed by an image processing device (not shown), it is reproduced by a monitor receiver (not shown).

ここで、第2図の書き込み動作完了信号波形(r)に示
すハイレベルでアクティブな書き込み動作完了信号が、
マイクロコンピュータ1へ入力されると、スーパ7−イ
ンポーズするデータと、それを記憶すべきRAMIIの
アドレス信号とが、マイクロコンピュータ1から書き込
みデータレジスタ3およびアドレスレジスタ2へそれぞ
れ出力される。この出力の直後に、マイクロコンピュー
タ1から書き込みデータ入力完了信号がタイミング発止
器12へ出力される。
Here, the write operation completion signal active at a high level shown in the write operation completion signal waveform (r) in FIG.
When input to the microcomputer 1, the super 7-imposed data and the address signal of the RAM II in which it is to be stored are outputted from the microcomputer 1 to the write data register 3 and the address register 2, respectively. Immediately after this output, a write data input completion signal is output from the microcomputer 1 to the timing generator 12.

書き込みデータ入力完了信号が入力されると、タイミン
グ発生器12は、読み出し部10がRAMIIから画面
表示データを読み出すタイミングの期間中に、バス切り
換え信号をアドレスバス切り換えスイッチ5およびデー
タバス切り換えスイッチ6へ出力する。また、同発生器
12は、RAMIIを書き込みモードへ移行させる。こ
の結果、RAMIIのアドレスバスおよびデータバスの
接続は、読み出し部10から書き込み部4へ切り換えら
れる。そして、アドレスカウンタ8で指定されるRAM
IIのアドレスに、書き込みデータレジスタ3のデータ
が書き込まれる。データの書き込みは、データ読み出し
信号の1サイクル内でおこなわれる。データの書き込み
が完了すると、タイミング発生器12からマイクロコン
ピュータ1へ書き込み動作完了信号が出力され、上述し
たような動作が、スーパーインポーズするデータがなく
なるまで繰り返される。
When the write data input completion signal is input, the timing generator 12 sends a bus switching signal to the address bus changeover switch 5 and the data bus changeover switch 6 during the timing period when the readout unit 10 reads screen display data from the RAM II. Output. The generator 12 also causes RAM II to transition to write mode. As a result, the connection of the RAM II address bus and data bus is switched from the reading section 10 to the writing section 4. Then, the RAM specified by address counter 8
The data of the write data register 3 is written to the address II. Data writing is performed within one cycle of the data read signal. When data writing is completed, a write operation completion signal is output from the timing generator 12 to the microcomputer 1, and the above-described operation is repeated until there is no more data to be superimposed.

〔発明の効果〕〔Effect of the invention〕

本発明に係る磁気記録再生装置のスーパーインポーズ装
置は、以上のように、画面表示データを記憶するととも
に、タイミング発生器からの書き込みタイミング信号に
よって読み出しモードから書き込みモードへ移行して書
き込み部で指定されるアドレスにそのデータを書き込む
記憶手段と、タイミング発生器から書き込み動作完了信
号が入力されると、記憶手段へ書き込むデータおよびそ
のアドレス信号を書き込み部へ出力するとともに、その
出力の直後に書き込みデータ入力完了信号をタイミング
発生器へ出力するマイクロコンピュータと、スーパーイ
ンポーズするデータを一時記憶する書き込みデータレジ
スタと、そのデータを書き込む記憶手段のアドレス信号
を一時記憶するアドレスレジスタとを有する書き込み部
と、読み出す画面表示データの記憶された記憶手段のア
ドレスを指定するアドレスカウンタと、そこから読み出
されたデータを一時記憶する読み出しデータレジスタと
を有し、タイミング発生器からの読み出しタイミング信
号に基づいて、記憶手段から画面表示データを読み出す
読み出し部と、タイミング発生器からの書き込みタイミ
ング信号によって、記憶手段のアドレスバスおよびデー
タバスの接続を読み出し部から書き込み部へ切り換える
バス切り換え手段と、読み出しタイミング信号を読み出
し部へ出力するとともに、マイクロコンピュータからの
書き込みデータ入力完了信号が入力されると、読み出し
部が記憶手段から画面表示データを読み出すタイミング
の期間中に書き込みタイミング信号を出力し、バス切り
換え手段によって切り換えられた書き込み部で指定され
る記憶手段のアドレスにデータが書き込まれた後、書き
込み動作完了信号をマイクロコンピュータへ出力するタ
イミング発生器とを備えている構成である。
As described above, the superimposing device of the magnetic recording/reproducing device according to the present invention stores the screen display data, and shifts from the read mode to the write mode based on the write timing signal from the timing generator, and specifies the data in the write section. When a write operation completion signal is input from the timing generator and the storage means for writing the data to the address to be written, the data to be written to the storage means and its address signal are output to the writing section, and the write data is written immediately after the output. a writing unit having a microcomputer that outputs an input completion signal to a timing generator, a write data register that temporarily stores data to be superimposed, and an address register that temporarily stores an address signal of a storage means to write the data; It has an address counter that specifies the address of the storage means where the screen display data to be read is stored, and a read data register that temporarily stores the data read therefrom, and based on the read timing signal from the timing generator, A reading unit that reads screen display data from the storage unit; a bus switching unit that switches the connection of the address bus and data bus of the storage unit from the reading unit to the writing unit in response to a write timing signal from a timing generator; and a bus switching unit that reads out the read timing signal. At the same time, when a write data input completion signal from the microcomputer is input, the reading section outputs a write timing signal during the timing period when the screen display data is read from the storage means, and is switched by the bus switching means. The configuration includes a timing generator that outputs a write operation completion signal to the microcomputer after data is written to the address of the storage means specified by the write unit.

これにより、スーパーインポーズ中に、画面表示をおこ
ないながら、高速にメモリの内容を書き換えることがで
きる。したがって、ビデオ一体型の磁気記録再生装置に
おいて、外部装置からタイトル文字や絵などをメモリへ
転送する際、リアルタイムでデータの転送状況を確認で
きる。また、転送するデータの量が多い場合でも、高速
にメモリへ転送できる等の効果を併せて奏する。
Thereby, during superimposition, the contents of the memory can be rewritten at high speed while displaying the screen. Therefore, in the video-integrated magnetic recording and reproducing device, when title characters, pictures, etc. are transferred from an external device to the memory, the data transfer status can be checked in real time. Furthermore, even when the amount of data to be transferred is large, it can be transferred to the memory at high speed.

【図面の簡単な説明】[Brief explanation of drawings]

第1図および第2図は本発明の一実施例を示すものであ
る。 第1図は、本発明に係る磁気記録再生装置のスーパーイ
ンポーズ装置の構成を示すブロック図である。 第2図は、本発明に係る磁気記録再生装置のスーパーイ
ンポーズ装置の各部の信号波形を示す図である。 lはマイクロコンピュータ、4は書き込み部、7はバス
切り換えスイッチ(バス切り換え手段)、10は読み出
し部、11はRAM (記憶手段)、12はタイミング
発生器である。
1 and 2 show one embodiment of the present invention. FIG. 1 is a block diagram showing the configuration of a superimposing device of a magnetic recording/reproducing device according to the present invention. FIG. 2 is a diagram showing signal waveforms of various parts of the superimposing device of the magnetic recording/reproducing device according to the present invention. 1 is a microcomputer, 4 is a write unit, 7 is a bus changeover switch (bus changeover means), 10 is a readout unit, 11 is a RAM (storage means), and 12 is a timing generator.

Claims (1)

【特許請求の範囲】 1、画面表示データを記憶するとともに、タイミング発
生器からの書き込みタイミング信号によって読み出しモ
ードから書き込みモードへ移行して書き込み部で指定さ
れるアドレスにそのデータを書き込む記憶手段と、 タイミング発生器から書き込み動作完了信号が入力され
ると、記憶手段へ書き込むデータおよびそのアドレス信
号を書き込み部へ出力するとともに、その出力の直後に
書き込みデータ入力完了信号をタイミング発生器へ出力
するマイクロコンピュータと、 スーパーインポーズするデータを一時記憶する書き込み
データレジスタと、そのデータを書き込む記憶手段のア
ドレス信号を一時記憶するアドレスレジスタとを有する
書き込み部と、 読み出す画面表示データの記憶された記憶手段のアドレ
スを指定するアドレスカウンタと、そこから読み出され
たデータを一時記憶する読み出しデータレジスタとを有
し、タイミング発生器からの読み出しタイミング信号に
基づいて、記憶手段から画面表示データを読み出す読み
出し部と、タイミング発生器からの書き込みタイミング
信号によって、記憶手段のアドレスバスおよびデータバ
スの接続を読み出し部から書き込み部へ切り換えるバス
切り換え手段と、 読み出しタイミング信号を読み出し部へ出力するととも
に、マイクロコンピュータからの書き込みデータ入力完
了信号が入力されると、読み出し部が記憶手段から画面
表示データを読み出すタイミングの期間中に書き込みタ
イミング信号を出力し、バス切り換え手段によって切り
換えられた書き込み部で指定される記憶手段のアドレス
にデータが書き込まれた後、書き込み動作完了信号をマ
イクロコンピュータへ出力するタイミング発生器とを備
えていることを特徴とする磁気記録再生装置のスーパー
インポーズ装置。
[Scope of Claims] 1. Storage means for storing screen display data, shifting from a read mode to a write mode in response to a write timing signal from a timing generator, and writing the data to an address specified by a writing section; When a write operation completion signal is input from the timing generator, the microcomputer outputs the data to be written to the storage means and its address signal to the write section, and immediately after the output, outputs a write data input completion signal to the timing generator. a writing section having a write data register that temporarily stores data to be superimposed, an address register that temporarily stores an address signal of the storage means to which the data is written, and an address of the storage means in which the screen display data to be read is stored. a readout section that has an address counter that specifies the address counter and a readout data register that temporarily stores the data read out from the readout data register, and reads out the screen display data from the storage means based on a readout timing signal from the timing generator; bus switching means for switching the connection of the address bus and data bus of the storage means from the reading section to the writing section in response to the write timing signal from the timing generator; When the input completion signal is input, the reading section outputs a write timing signal during the timing period when reading screen display data from the storage means, and writes the data to the address of the storage means specified by the writing section switched by the bus switching means. A superimposing device for a magnetic recording/reproducing device, comprising a timing generator that outputs a write operation completion signal to a microcomputer after data is written.
JP13678589A 1989-05-30 1989-05-30 Superimposing device for magnetic recording and reproducing device Pending JPH031774A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13678589A JPH031774A (en) 1989-05-30 1989-05-30 Superimposing device for magnetic recording and reproducing device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13678589A JPH031774A (en) 1989-05-30 1989-05-30 Superimposing device for magnetic recording and reproducing device

Publications (1)

Publication Number Publication Date
JPH031774A true JPH031774A (en) 1991-01-08

Family

ID=15183462

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13678589A Pending JPH031774A (en) 1989-05-30 1989-05-30 Superimposing device for magnetic recording and reproducing device

Country Status (1)

Country Link
JP (1) JPH031774A (en)

Similar Documents

Publication Publication Date Title
JPS62193378A (en) System changing device
JPS60203084A (en) Digital television signal processor
KR100194922B1 (en) Aspect ratio inverter
JPH06233185A (en) Multi-screen split display device
US5438376A (en) Image processing apparatus and image reception apparatus using the same
US4941127A (en) Method for operating semiconductor memory system in the storage and readout of video signal data
KR920701936A (en) Monitor control circuit
JPH031774A (en) Superimposing device for magnetic recording and reproducing device
US5043825A (en) Intermediate picture field storage system for slow motion playback of video tape recording
JPS6028389A (en) Still picture reproducing device
JPS6258016B2 (en)
JP3145477B2 (en) Sub screen display circuit
RU1785034C (en) Information representation device for tv-indicator screen
JPS63256991A (en) Editing memory
JPH01112327A (en) Memory
JPS604988A (en) Image display
KR970057687A (en) Memory device of PDP TV
JPH031775A (en) Superimposing device for magnetic recording and reproducing device
KR0155770B1 (en) Digital signal processing circuit with plural memory
JP3427586B2 (en) Data processing device and storage device
JPH0278385A (en) Still picture processing circuit
JP2650266B2 (en) Still video playback device
JP2512945B2 (en) Image memory device
JPS63245079A (en) Picture taking-in and reproducing device
JPH01198878A (en) Memory for picture