JPH03173453A - 集積回路パツケージ検査方法 - Google Patents

集積回路パツケージ検査方法

Info

Publication number
JPH03173453A
JPH03173453A JP2279497A JP27949790A JPH03173453A JP H03173453 A JPH03173453 A JP H03173453A JP 2279497 A JP2279497 A JP 2279497A JP 27949790 A JP27949790 A JP 27949790A JP H03173453 A JPH03173453 A JP H03173453A
Authority
JP
Japan
Prior art keywords
package
via connection
integrated circuit
metal
light source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2279497A
Other languages
English (en)
Other versions
JPH0685406B2 (ja
Inventor
Rolf Clauberg
ロルフ・クラウベルク
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH03173453A publication Critical patent/JPH03173453A/ja
Publication of JPH0685406B2 publication Critical patent/JPH0685406B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/302Contactless testing
    • G01R31/308Contactless testing using non-ionising electromagnetic radiation, e.g. optical radiation

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Health & Medical Sciences (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 A、産業上の利用分野 本発明は、一般に電子回路の製作に関し、より詳しくは
、セラミック及び薄膜集積回路パッケージで、修理しな
ければバイア接続の故障を引き起こす恐れのある製造工
程の残留物があるかどうかバイア接続を検査することに
関する。
B、従来の技術 集積回路がますます複雑となり、そのスイッチング性能
がたえず速くなる趨勢であるため、その幾何形状の寸法
がサブミクロン台まで驚異的に縮小されてきた。異なる
回路相互間の接続線をできる限り短くしておく必要があ
るため、層間に複数の相互接続を設けた多層回路パッケ
ージが開発された。
これらの相互接続は、通常、「バイア接続」または「貫
通接続」と呼ばれる。というのは、集積回路のある面、
すなわちある段から1枚または複数のセラミックまたは
半導体基板を介して1つまたは複数の他の段まで延び、
回路量相互接続の設計で指示される通り電気導体を接続
するからである。
通例、バイア接続は、基板の一方の表面からもう一方の
表面へ延びるホール、ホール内の電気コネクタ、及びカ
バーから構成されている。ホールは、基板の製造時に「
その場で」作成されることもあり、後で基板の予め製造
された本体部に穿孔して作成されることもある。カバー
は、通常スタッドと呼ばれ、基板の両面にあってその上
の回路線を接触させる。ホールをその場で作成するのは
、たとえば通常のフォトリングラフィ法が使用できる。
穿孔は、通常、高度集束レーザ光線を用いて行なう。バ
イア・ホール内のコネクタは、たとえば、ホールの壁面
を覆う金属の導体層でよい。このような金属層は、蒸着
またはスバタリングで付着させることができる。
最新の集積回路を構成する構成部品の実装密度が非常に
高いため、バイア・ホールの直径はミクロン程度となっ
ている。かつ、1層または1モジユールに多数のホール
がある。
集積回路のメーカはすべて、製造中最大の注意と清潔さ
を守っているが、1つまたは複数の製造段階でバイア・
ホール内またはその近傍に望ましくない物質が残り、ホ
ール内での均一な金属層の付着、及びスタッドによる基
板上の回路線の適切な接触が損なわれることがあり得る
。その結果、電気接触の欠損や不良を、したがって欠陥
のある回路パッケージをもたらす恐れがある。絶縁材料
による被覆が、バイア・ホールの上面または内部よりも
その壁面のある領域の方が厚い場合は、特にそうである
集積回路パッケージの製造は非常に精巧な多数の工程段
階を含んでいるので、パッケージは急速にきわめて高価
なものになってきた。したがって、多くの場合、欠陥の
あるパッケージも簡単に処分せずに、その修理に多大の
努力を払う。これに関連する重要な態様は、製造の様々
な段階でパッケージを検査することである。
現在、セラミック及び薄膜集積回路パッケージの検査は
目視で行なわれており、したがってバイア・ホールの検
査が問題となる厳しい困難に直面している。一方では、
クロムやポリイミドなど、最新のパッケージで用いられ
る異なる材料を肉眼で区別するのは、たとえば光学的特
性が似ているため、はとんど不可能である。他方では、
各集積回路板のバイア・ホールは非常に小さくかつ非常
に多数あるので、その目視検査にはとうてい考えられな
いほど長い時間を要する。
製造工程で使用される材料相互間、特に金属と絶縁体の
十分大きなコントラストに基づく自動検査システムがで
きれば、集積回路パッケージの製造及びテストにおける
重要な改良となる。最も重要なことであるが、このよう
な検査システムは、バイア接続の表面の無視できない部
分を覆う絶縁体の残留物に関する情報を明確にかつ急速
に提供できなければならない。
C9発明が解決しようとする課題 本発明の一目的は、金属と絶縁体の間の大きなコントラ
ストに基づき、短い信号積分時間で上記のコントラスト
を得ることができる検査システムを提供することである
本発明の他の目的は、コンピュータ制御下で自動操作が
可能な、上記の検査システムを提供することである。
本発明の他の目的は、大量の計算機時間とコンピュータ
中の大きな記憶空間を要する画像処理を必要としない、
上記の検査システムを提供することである。
00課題を解決するための手段 本発明は、光線誘導光電子放出で生じる金属と半導体の
間の大きなコントラストを利用した、セラミック及び薄
膜パッケージのバイア・ホール検査のための自動検査シ
ステムを対象とする。光電子放出技術は、周波数の充分
に高い放射線がある物質に衝突すると、束縛された電子
が放射線の周波数に比例する、すなわち光子の全エネル
ギーに比例する最大速度で放出されるという、周知の光
電効果に基づくものである。必要とされる周波数のほぼ
単色の光を出すどのような光源でもよいが、おそらくは
レーザ装置が最良の選択である。
集積回路のレーザ・テストは当技術分野では周知の技法
である。以下に簡単に説明するいくつかの異なる方法が
区別されるが、それらはいずれも本発明の技法の代用に
はならない。
直接法は、レーザ光を試料表面に照射して、反射光を光
検出器及び関連する電子回路で監視するものである。試
料表面上に欠陥があると、光が光学系の光学軸から偏向
されて、予想される反射波よりも弱くなる。この方法は
、たとえば、スイス特許出願第662888号明細書に
記載されている。
欧州特許出願第284481号及び欧州特許第2844
82号明細書などに所載の第2の方法は、集束レーザ光
線を使用して、試料のある領域に照射し、光線の当った
スポットに電子の光電子放出により正電荷を発生させる
ものである。電荷は、衝突スポットに接続されたすべて
の導体材料が同じ電圧をとるように分布する。試料に第
2のレーザ光線をフラッド照射すると、前に帯電してい
なかった領域からの光電子放出が検出可能になる。
上記の方法とは違って、本発明の方法は、集積回路に用
いられる金属で4eV程度、絶縁体で約7eV程度以上
と、仕事関数の差が大きいために金属と絶縁体の間に高
いコントラストが生じる、約5eVの光子エネルギーに
よる光電子放出の特別な特徴に基づいている。
したがって、本発明は、バイア接続を光源で照射し、パ
ッケージから放出された電子を検出器で検出することを
含み、所望の回路に従ったパターンの電気導体を少なく
とも片面に担持する少なくとも1つの基板を含む少なく
とも1つの単層と、上記の少なくとも1つの基板の両面
に配列された上記導体のうちの選択されたもの同士を相
互接続する複数のバイア接続とから構成される集積回路
パッケージを、光電子放出によって検査する方法を対象
としている。この方法は、上記光源が、上記導体に用い
られている金属の仕事関数よりも高く、上記パッケージ
の製造に用いられているどの絶縁材料の仕事関数よりも
低いエネルギーをもつ光子ビームを放出し、上記検出器
が、上記バイア接続に影響する最小量ながら依然として
重要な不純物の寸法よりも小さい寸法の等しいセグメン
トに分割された、少なくとも1枚のチャネル・プレート
を含み、上記検出器の出力信号を、理想的な全金属製バ
イア接続を表す予め記憶された基準値と比較し、所定の
強度よりも低い強度を与えるセグメントをカウントし、
このカウント値は、非金属であることを示すセグメント
の数が予め規定した値を超えるかどうかに応じて、良い
バイア接続か不良なバイア接続かを表し、上記バイア接
続及びその関連する導体上に蓄積した電荷が、自由電子
の供給によって相殺されることを特徴とする。
E、実施例 第1図に、集積回路パッケージを製造する一連の段階が
原理的に示されている。これらの段階は、本発明の一部
には含まれないが、それらについて簡単に説明してお(
と、その実行中に起こり得る問題を理解するのに役立つ
ものと思われる。段階aで、誘電体担持材料のシート1
にたとえばレーザ穿孔により、あるパターンのホール2
.3.4を設ける。この図は実寸通りの寸法比ではない
が、ホールの中心間距離は一般に50μm程度であると
見なすことができる。
段階すて、金属層5を、シート1全体の上にその上面と
下面及びホール2.3.4の壁面を覆うようにブランケ
ット付着する。段階Cで、それぞれシート1の上面及び
下面によって担持される回路6のレイアウトに従って通
常のフォトリングラフィ法で金属層5をエッチする。
段階dで、キャリア8上に付着された、金属層9及び上
面メタライゼーション10を含む、予め製造されたバイ
ア・スタッド7を、シートlの両面にあるホール2.3
.4と位置合せする。次いで、段階eで、サンドインチ
構造をプレス加工し、金属層9を部分的にリフローさせ
る。このとき、金属層9は金属層5との電気的接触を確
立し終り、当該のホール2.3.4に入り始めている。
このとき、単層11は、単層12など他の単層と組み合
わせて、第2図に示すような集積回路パッケージを形成
する準備ができている。
単層11と12の接合は、予め当該の上面メタライゼー
ション10上に付着させておいた接合用メタライゼーシ
ョン14をリフローさせることによって行なう。第2図
に示されているように、接合段階は、バイア・ホールが
、リフローされたメタライゼーション9で完全に覆われ
たその金属層5で終端するように、金属層9を完全にリ
フローさせることを含む。
第3図に移ると、第2図の構造をもたらす多くの工程段
階のうち1つまたは複数の段階を実行する際に、第3図
の不純物15.16.17など何らかの不純物がシート
1の表面または金属層5上に残っている場合、ホール2
.3.4の適正なメタライゼーションまたはバイア・ス
タッド7の金属層5への積層あるいはその両方が損傷さ
れ、あるいは不可能になる。明らかに、その結果、含ま
れる導体の間の電気接続が完全に欠損し、あるいはその
間の抵抗が高くなりすぎる。
したがって、本発明によれば、集積回路製造の様々な段
階で、残りの処理段階を危険にさらしたり欠陥のあるパ
ッケージをもたらしたりする恐れのある絶縁性残留がバ
イア・ホール内またはその近功にあるかどうか、個々の
バイア接続18.19を検査する方法が提案されている
。上述のように、この方法は、選んだバイア接続にレー
ザ光線を当てて、その結果生じる放射線を監視して絶縁
性の破片を検出するものである。
バイア接続中またはそこでの絶縁性残留物は、より大き
な表面領域にわたって連続して分布するのでなく、ある
寸法のかさばった形で生じ、また表面を覆う非常に薄い
絶縁体でさえも光電子放出を完全に抑制し、したがって
容易に検出可能であるという経験にもとづいて、本発明
によれば、次のような特徴をもつ検査法が提唱される。
金属と絶縁体の間の大きなコントラストを利用する。
このコントラストを得るのに、非常に短い信号積分時間
しか必要としない。
自動化が可能である。
イメージ・データの処理を必要としない。
本発明の方法を実施するための装置−式の好ましい実施
例が、第4図に示されている。電子回路の第1の単層2
2と第2の単層23を含む、第2図に示したタイプの集
積回路パッケージ21が、接地された支持構造20上に
配設されている。単層22および23は、たとえば、セ
ラミック材料のシートまたは非導電性酸化物材料の薄膜
から構成される。バイア接続24〜26は、単層22お
よび23の当該の面上に担持された電子回路によって決
定される場所で、単層22または単層23あるいはその
両方を貫通して延びる。
光線が回路パッケージ21の各バイア・ホールにそれぞ
れ集束されるように、光源27、好ましくは約5eVの
光エネルギーをもつ(250nmの波長に対応する)光
子を出すレーザが、回路パッケージ21の上方に装着さ
れている。約5eV前後の光子エネルギーを用いる理由
は次の通りである。ポリイミドなど集積回路に用いられ
る種類の絶縁体は、光電子放出仕事関数が約7eV(ま
たはそれ以上)なので、5eVの光子で電子の光電子放
出を誘起することはできない。これに反して、金属は、
光電子放出仕事関数が4eV前後なので、理論上、その
光電子放出が最大となるはずである。
実際には、コントラストMC 1金属 は、絶縁体材の上端にある光電子放出性表面不純物の寄
与により、97%を少し超えるだけである。
このコントラストMCは、1.25ミリ秒未満の信号積
分時間内に得られる。
光電子放出コントラスト測定で期待されるSN比Np+
、の理論的推定から、次式が得られる。
ただし、pはバイア接続に衝突する光子1個当り電子1
個を検出する確率、MCは金属と絶縁体の間の材料コン
トラストN Kconrは測定の信頼度定数である。K
 conf ” 3の場合、その測定で96%の確率で
金属と絶縁体が正しく区別されることを意味する。K 
cant = 5の場合は、誤りの確率が5XIO−5
%にまで減少する。
金属からの光電子放出の検出確率pは、p=ηDY1す
なわち光電子放出収率Yと電子検出器の効率η。の積で
ある。この積は10−7〜10−6程度である。このた
め、信頼度定数をKco、、=5に選んだ場合、Nph
=5x 107個の光子を所望の信号積分時間内に出す
ことが必要になる。現在のレーザ・システムを用いると
、この光子強度は1マイクロ秒未満に実現できる。
したがって、光電子放出コントラスト測定は、上記の要
件のうちの初めの2つに理想的に合致している。残念な
がら、バイア接続の検査への光電子放出コントラスト測
定の適用に関連して2つの間・題がある。第1の問題は
、金属と絶縁体の間のコントラストは非常に高いものの
、金属面からの光電子放出強度の変動が平均光電子強度
の30〜50%に達することがあることに関連するもの
である。こうした変動は、金属の組成、金属の結晶格子
中の構造欠陥、または表面不純物によるものと考えられ
る。変動が50%の場合、コントラストが100%の(
絶縁体からの電子放出がない)ときでも、全光電子放出
強度を全金属光電子放出の可能な変動の範囲外の値まで
減少させるには絶縁体がバイア接続の表面の50%以上
を覆うことが必要である。したがって、バイア接続の全
表面にわたって積分された光電子放出信号は、バイア接
続が、次に実行する電気接続段階にとって良いかそれと
も不良かを判定するには不適である。
第2の問題は、パッケージ中のバイア接続が必ずしもす
べて固定電位に接続されるわけでないことである。パッ
ケージ構造の内部点を接続するだけのバイア接続は、外
部へアクセス可能な接続をもたないことがあり、したが
って電位が浮動することがある。それらのバイア接続に
結合された回路網の静電容1に応じである遅延の後、そ
れらのバイア接続は、光電子放出測定でその後の電子放
出を妨げる電位にまで充電される。
第1の問題を克服し、ソフトウェアによるイメージ処理
を必要とせずに自動光電子放出測定を可能とするため、
本発明によれば、次のような検査戦略が提唱される。
1、誘起された光電子放出電子をチャネル・プレート検
出器28.29上に結像させる。この検出器は、第5図
に示すように、寸法の等しい100個のセグメント30
に区分されている。これは、検査するバイア接続の表面
を同数のセグメントに分割することと同等であり、この
数は、各セグメントの寸法が、バイア接続で予想される
、最小量ながら依然として重要な絶縁性アイランドの寸
法よりもやや小さくなるように選ぶ。このようなアイラ
ンドで覆われた。セグメントでは、光電子放出強度が上
記の光電子放出強度変動の不確実性よりはるかに低い値
に減少する。第5図に、チャネル・プレート28のセグ
メント30上に投射された、汚染されたバイア接続のイ
メージを示す。
2、同時に(すなわち並行して)、各セグメントからの
強度信号を、バイア接続中の対応する全金属セグメント
からの放出を表す予め記憶された理想値と電子的に比較
し、所期の放出強度に合致しないセグメントの数をカウ
ントする。第6図に、こうしたバイア接続を表す信号を
示す。
3、非金属セグメントの数がある所定の値を超えるかど
うかに応じて、検査中のバイア接続に「良」または「不
良」の指示を割り当てる。
この戦略は、集積回路パッケージ21の上方に装置され
、適当な電子光学系を介して光源27が集束されるスペ
ントを「監視する」、チャネル・プレート28と検出器
29の組合せを用いて実施される。チャネル・プレート
28、検出器29、光源27を共通のフレーム中に配置
して、回路パッケージに対して移動できるようにするこ
とができる。逆に、回路パッケージ21を移動可能に配
置して、こうした部品間の制御された相互移動が可能と
なるようにすることもできる。
検出器29の出力信号は、信号評価装置32に送られ、
さらに、適当な記憶機構を備えた処理装置33に送られ
る。信号評価装置32は、チャネル・プレート28から
受は取ったデータを処理装置33に記憶された基準デー
タと比較する比較回路を含むことができる。チャネル・
プレート28、検出器29、電子光学系31は、すべて
従来型の市販品である。電子カウント・ハードウェア及
び比較回路も同じである。
第2の問題、すなわち検査中のバイア接続に接続された
回路網が電子サブトラクンジンによって充電される問題
を解決するため、電子ビームが集積回路パッケージ21
の表面の少なくとも一部分に当たるように、エネルギー
の拡がりが非常に狭い電子銃34を取りつける。このよ
うな電子ビームを使用すると、エネルギーの非常に低い
電子の雲が光電子放出領域を囲むようになる。光電子放
出電子が失われたために、浮動バイア接続が充電され始
めるや否や、この正電荷が上記電子雲からの電子を引き
つけて、関係するバイア接続を再び放電させ、それによ
って光電子放出によって起こる充電と低エネルギーの自
由電子による放電の平衡を確立する。
もたらされる低エネルギー電子に対処する方法が2つあ
る。第1の方法は、低エネルギー電子を付加的なほぼ一
定のバックグラウンドとして受は入れるものである。こ
れは、金属と絶縁体の間のフントラストが低下するので
、問題が生じることがある。第2の方法は、電子光学系
31にエネルギー選択素子を追加して、低エネルギー光
電子がチャネル・プレート28及び検出器29に達する
のを防止するものである。これは、補償電子を出す電子
フラッド銃34が、光電子放出電子のエネルギー分布に
比べてエネルギーの拡がりが小さくしたがってそれを明
確に分離できるものであることしか必要とせず、許容可
能な解決方法である。
当業者には明らかなように、上記のような電子銃34を
使用する場合、それを検査中の集積回路パッケージ21
、電子光学系31、チャネル・プレート28、及び検出
器29と一緒に、真空チェンバ35内に配置するこ七が
必要であるが、光源27−は真空チェンバ35の内側に
配置しても外側に配置してもよい。
集積回路パッケージでのバイア接続の幾何配列が固定さ
れている場合、光源27、チャネル・プレート28、検
出器29からなる複数の組合せと電子光学系30は、直
線配列で設けることもでき、さらには行列配列で設けて
、同時により多数のバイア接続を並列検査すなわち同時
検査できるようにしてもよい。
F1発明の効果 本発明により、金属と絶縁体の間の大きなコントラスト
に基づき、短い信号積分時間でそのコントラストを得る
ことができる検査システムが提供される。
【図面の簡単な説明】
第1図は、集積回路パッケージの1枚の製作の主要段階
(aないしe)を示す断面図である。 第2図は、第1図に示したタイプの集積回路パッケージ
の2枚の単層の組合せの断面図である。 第3図は、第1図に示したタイプの汚染された単層の断
面図である。 第4図は、本発明の方法を実施するのに用いられる装置
の可能な配置構成の一例を示す図である。 第5図は、第4図のセグメントに分けられたチャネル・
プレート上に投影された1対のバイア・スタッドを示す
図である。 第6図は、第4図の検出器で見える第5図のバイア・ス
タッドを表す信号を示す図である。 1・・・・基[,2,3,4・・・・ホール、5.9・
・・・金属層、6・・・・導体、7・・・・バイア・ス
タッド、8・・・・キャリア、10・・・・上面メタラ
イゼーシヨン、27・・・・光源、28・・・・チャネ
ル・プレート、29・・・・検出器。 FIG、1

Claims (5)

    【特許請求の範囲】
  1. (1)バイア接続を光源で照射すること、及び集積回路
    パッケージから放出された電子を検出器で検出すること
    を含む、所望の回路に従ったパターンの電気導体を少な
    くともその片面に担持する少なくとも1枚の基板を含む
    、少なくとも1枚の単層と、上記の少なくとも1枚の基
    板の両面上に配列された上記導体のうちの選択されたも
    の同士を相互接続する複数のバイア接続とから構成され
    る集積回路パッケージを、光電子放出によって検査する
    方法であって、 上記光源が、上記導体に用いられている金属の仕事関数
    よりも高く、上記パッケージの製造に用いられているど
    の絶縁材料の仕事関数よりも低いエネルギーをもつ光子
    ビームを放出し、 上記検出器が、上記バイア接続に影響する最小量ながら
    依然として重要な不純物の寸法よりも小さい寸法の等し
    いセグメントに分割された、少なくとも1枚のチャネル
    ・プレートを含み、 上記検出器の出力を、理想的な全金属製バイア接続を表
    す予め記憶された基準値と比較し、所定の強度よりも低
    い強度を与えるセグメントの数をカウントし、このカウ
    ントは、非金属であることを示すセグメントの数が予め
    規定した値を超えるかどうかに応じて、良いバイア接続
    か不良なバイア接続かを表し、 上記バイア接続及びその関連する導体上に蓄積した電荷
    が、自由電子の供給によって相殺されることを特徴とす
    る、上記方法。
  2. (2)上記光源が、250nmの波長に対応する5eV
    程度のエネルギーをもつ光子ビームを放出するレーザで
    あることを特徴とする、請求項(1)に記載の方法。
  3. (3)上記レーザ装置から放出されるビームを集束させ
    て、1度に1個のバイア接続が検査できるようにするこ
    とを特徴とする、請求項(1)に記載の方法。
  4. (4)寸法の等しい100個程度のセグメントを有する
    少なくとも1つのチャネル・プレートを使用することを
    特徴とする、請求項(1)に記載の方法。
  5. (5)上記の電荷相殺を、検査中の集積回路パッケージ
    の表面に低エネルギー電子のビームを当てて、この表面
    の上方に自由電子雲を発生させる、電子銃によって行な
    うことを特徴とする、請求項(1)に記載の方法。
JP2279497A 1989-11-28 1990-10-19 集積回路パツケージ検査方法 Expired - Lifetime JPH0685406B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP89810908.7 1989-11-28
EP89810908A EP0429739B1 (en) 1989-11-28 1989-11-28 Method for photoemission inspection of via studs in integrated circuit packages

Publications (2)

Publication Number Publication Date
JPH03173453A true JPH03173453A (ja) 1991-07-26
JPH0685406B2 JPH0685406B2 (ja) 1994-10-26

Family

ID=8203189

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2279497A Expired - Lifetime JPH0685406B2 (ja) 1989-11-28 1990-10-19 集積回路パツケージ検査方法

Country Status (4)

Country Link
US (1) US5122737A (ja)
EP (1) EP0429739B1 (ja)
JP (1) JPH0685406B2 (ja)
DE (1) DE68910322T2 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5179279A (en) * 1991-01-25 1993-01-12 Rensselaer Polytechnic Institute Non-contact electrical pathway
US5459409A (en) * 1991-09-10 1995-10-17 Photon Dynamics, Inc. Testing device for liquid crystal display base plate
JP2870379B2 (ja) * 1993-10-18 1999-03-17 住友電装株式会社 連結素子検査方法およびその装置
US5610710A (en) * 1996-05-28 1997-03-11 International Business Machines Corporation Dual mode illumination system for optical inspection
US6392289B1 (en) * 1999-04-15 2002-05-21 Micron Technology, Inc. Integrated circuit substrate having through hole markings to indicate defective/non-defective status of same
FR2801680B3 (fr) * 1999-11-26 2002-02-15 Christophe Vaucher Methode de test electrique de la conformite de l'interconnexion de conducteurs electriques disposes sur un substrat, sans contact et sans outillage
IL135522A (en) * 2000-04-06 2005-11-20 Orbotech Ltd Optical inspection of laser vias
US6496559B1 (en) 2000-06-28 2002-12-17 Advanced Micro Devices, Inc. Sample preparation for inspection of ball contacts and internal vias
US6710351B2 (en) 2001-09-18 2004-03-23 Euv, Llc EUV mirror based absolute incident flux detector
US6894518B1 (en) * 2002-03-29 2005-05-17 Advanced Micro Devices, Inc. Circuit analysis and manufacture using electric field-induced effects
US6774990B2 (en) * 2002-08-23 2004-08-10 Intel Corporation Method to inspect patterns with high resolution photoemission
US20060170444A1 (en) * 2005-02-02 2006-08-03 Wu Zong M Novel fluorescent and photoemission apparatus and method for submicron IC failure analysis
FR2881835B1 (fr) * 2005-02-04 2007-07-27 Beamind Soc Par Actions Simpli Procede et systeme de test ou de mesure d'elements electriques
US8290239B2 (en) * 2005-10-21 2012-10-16 Orbotech Ltd. Automatic repair of electric circuits
KR101184489B1 (ko) * 2009-11-16 2012-09-19 삼성전기주식회사 기판의 회로패턴 결함 검사방법
US20150289372A1 (en) * 2014-04-03 2015-10-08 Yikang Deng Fluorescent conductive fill material for plated through hole structures and methods of defect inspection utilizing the same

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3237826A1 (de) * 1982-10-12 1984-04-12 Siemens AG, 1000 Berlin und 8000 München Vorrichtung zur optischen erkennung von defekten auf reflektierenden oberflaechen von mit strukturen im (my)m-bereich versehenen substraten
EP0236738A3 (en) * 1986-02-05 1988-12-21 OMRON Corporation Input method for reference printed circuit board assembly data to an image processing printed circuit board assembly automatic inspection apparatus
EP0264482B1 (en) * 1986-10-23 1991-12-18 International Business Machines Corporation Method for contactless testing of integrated circuit packaging boards under atmospheric conditions
DE3685331D1 (de) * 1986-10-23 1992-06-17 Ibm Verfahren zur pruefung von platinen fuer integrierte schaltungen mittels eines lasers im vakuum.
US4841242A (en) * 1987-04-10 1989-06-20 Siemens Aktiengesellschaft Method for testing conductor networks
US4902963A (en) * 1988-01-28 1990-02-20 Brust Hans D Method and arrangement for recording periodic signals with a laser probe
US4870357A (en) * 1988-06-03 1989-09-26 Apple Computer, Inc. LCD error detection system

Also Published As

Publication number Publication date
EP0429739A1 (en) 1991-06-05
EP0429739B1 (en) 1993-10-27
US5122737A (en) 1992-06-16
DE68910322D1 (de) 1993-12-02
JPH0685406B2 (ja) 1994-10-26
DE68910322T2 (de) 1994-05-05

Similar Documents

Publication Publication Date Title
US4443278A (en) Inspection of multilayer ceramic circuit modules by electrical inspection of green specimens
US4578279A (en) Inspection of multilayer ceramic circuit modules by electrical inspection of unfired green sheets
JPH03173453A (ja) 集積回路パツケージ検査方法
EP0066070B1 (en) Method and apparatus for contactless electrical testing
US4999577A (en) Method for contactless testing of conducting paths in a substrate using photon-assisted tunneling
US6753524B2 (en) Inspection system and inspection process for wafer with circuit using charged-particle beam
US4415851A (en) System for contactless testing of multi-layer ceramics
US11688067B2 (en) Methods and systems for detecting defects in devices using X-rays
US5384463A (en) Pattern inspection apparatus and electron beam apparatus
US7078690B2 (en) Monitoring of contact hole production
JPH03206983A (ja) 電子放射レーザ刺激テスト
JPH0614084B2 (ja) 導電経路のテスト方法
EP0196475B1 (en) Noncontact testing of integrated circuits
JP4606443B2 (ja) 荷電粒子線を用いた回路パターン用基板検査方法および基板検査装置
US6204075B1 (en) Method of detecting defects in a wiring process
US6177681B1 (en) Apparatus method for testing opening state for hole in semiconductor device
US20040084622A1 (en) Specimen current mapper
US4562455A (en) Semiconductor element
TWI854687B (zh) 用於測試封裝基板的方法和用於測試封裝基板的裝置
WO2023193890A1 (en) Method and apparatus for testing a packaging substrate
WO2023208350A1 (en) Method for testing a packaging substrate, and apparatus for testing a packaging substrate
WO2024008309A1 (en) Method for testing a packaging substrate, and apparatus for testing a packaging substrate
KR20010065639A (ko) 반도체 소자의 콘택/비아 결함 검사방법
WO2023217354A1 (en) Method for testing a packaging substrate, and apparatus for testing a packaging substrate
WO2023217355A1 (en) Methods and apparatuses for identifying defective electrical connections of a substrate