JPH03172720A - Load cell scale - Google Patents

Load cell scale

Info

Publication number
JPH03172720A
JPH03172720A JP31166889A JP31166889A JPH03172720A JP H03172720 A JPH03172720 A JP H03172720A JP 31166889 A JP31166889 A JP 31166889A JP 31166889 A JP31166889 A JP 31166889A JP H03172720 A JPH03172720 A JP H03172720A
Authority
JP
Japan
Prior art keywords
analog
resolution
load
converters
digital
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP31166889A
Other languages
Japanese (ja)
Other versions
JPH07113576B2 (en
Inventor
Yoshihisa Nishiyama
西山 義久
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba TEC Corp
Original Assignee
Tokyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electric Co Ltd filed Critical Tokyo Electric Co Ltd
Priority to JP31166889A priority Critical patent/JPH07113576B2/en
Publication of JPH03172720A publication Critical patent/JPH03172720A/en
Publication of JPH07113576B2 publication Critical patent/JPH07113576B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Analogue/Digital Conversion (AREA)

Abstract

PURPOSE:To attain a high-accuracy measurement by providing a computing element which increases the resolution of A/D converters by N<1/2> times or above when the number of the A/D converters is N and divides the sum of their digital outputs by the multiple. CONSTITUTION:The outputs of respective load cells 2a - 2d are amplified by operational amplifiers 11a - 11d and A/D-converted 12a - 12d. The results are added 14, the sum is divided by the resolution through a divider 15, and the load value is stored 16. Further, the cells 2a - 2d which are A/D-converted 12a - 12d are put in relation between the load and digital outputs based upon the load. Further, the quantization error of the A/D converters is constant regardless of whether the resolution is large or small, so when the number of the A/D converters in use is N, the error of the load generated by the addition becomes N<1/2> times by a variance adding method, so the digital outputs are added while the resolution of the individual A/D converters is set >=N<1/2> times as large as necessary irreducible resolution. The value after the addition is equalized to the sum of values divided by the multiple of the resolution and the quantization error can be improved to the value where one A/D converter is used.

Description

【発明の詳細な説明】 〔発明の目的〕 (産業上の利用分野) 本発明は、(M数のロードセルの出力を複数のアナログ
・デジタル変換器にて変換し、重量を計測するロードセ
ル秤に関する。
[Detailed Description of the Invention] [Object of the Invention] (Industrial Application Field) The present invention relates to a load cell scale that measures weight by converting the outputs of M number of load cells using a plurality of analog-to-digital converters. .

(従来の技術) 従来のこの種のロードセル秤は、複数のロードセルに対
してそれぞれアナログ・デジタル変換器を接続し、これ
らアナログ・デジタル変換器の出力を加算して重量を測
定している。
(Prior Art) A conventional load cell scale of this type connects an analog-to-digital converter to each of a plurality of load cells, and measures the weight by adding up the outputs of these analog-to-digital converters.

(発明が解決しようとする課題) しかしながら、各ロードセルからの出力を、それぞれの
アナログ・デジタル変換器で、アナログ・デジタル変換
器にて変換した後に加算すると、アナログ・デジタル変
換器の量子化誤差も加算されるので、アナログ・デジタ
ル変換器がN個の場合、加算後の精度は1/、rTに低
下する問題を有している。
(Problem to be solved by the invention) However, if the outputs from each load cell are converted by each analog-to-digital converter and then added together, the quantization error of the analog-to-digital converter also increases. Since they are added, there is a problem in that when there are N analog-to-digital converters, the accuracy after addition decreases to 1/rT.

本発明は上記問題点に鑑みなされたもので、複数のアナ
ログ・デジタル変換器を用いても、精度の高い計測を行
なうことかできるロードセル秤を提供することを目的と
る。
The present invention was made in view of the above problems, and an object of the present invention is to provide a load cell scale that can perform highly accurate measurements even when using a plurality of analog-to-digital converters.

〔発明の構成〕[Structure of the invention]

(課題を解決するための手段) 本発明は、複数個のロードセルの出力を、複数個のアナ
ログ・デジタル変換器で変換し、これらアナログ・デジ
タル変換器のデジタル出力を加算手段で加算して重量を
計測するロードセル秤において、前記アナログ・デジタ
ル変換器の個数がN個であるとき、アナログ・デジタル
変換器の分解能をFx倍以上とし、加算された前記デジ
タル出力をこの倍数で除算する除算手段を具備するもの
である。
(Means for Solving the Problems) The present invention converts the outputs of a plurality of load cells using a plurality of analog-to-digital converters, and adds the digital outputs of these analog-to-digital converters by an adding means to calculate the weight. In a load cell scale for measuring, when the number of analog-to-digital converters is N, the resolution of the analog-to-digital converter is set to be Fx times or more, and a dividing means is provided for dividing the added digital output by this multiple. It is equipped with.

(作用) 本発明は、複数個のロードセルの出力を、複数個のアナ
ログ・デジタル変換器で変換し、これらアナログ・デジ
タル変換器のデジタル出力を加算手段で加算し、除算手
段で除算して軽量を計測する。また、各アナログ・デジ
タル変換器の量子化誤差は、分解能の大小に関係なく一
定値であるために、アナログ・デジタル変換器の使用個
数をN個とすると、加算に発生する荷重の誤差はFV倍
になるので、個々のアナログ・デジタル変換器の分解能
を必要最小分解能のfl−以上にした状態で加算し、加
算後の値を分解能の倍率で除算した値を加算した値とす
ることにより、量子化誤差をアナログ・デジタル変換器
の1個を使用した場合の(直にすることができる。
(Function) The present invention converts the outputs of a plurality of load cells with a plurality of analog-to-digital converters, adds the digital outputs of these analog-to-digital converters with an adding means, and divides them with a dividing means. Measure. In addition, since the quantization error of each analog-to-digital converter is a constant value regardless of the resolution, if the number of analog-to-digital converters used is N, the error in the load that occurs during addition is FV Therefore, by adding the resolution of each analog-to-digital converter to the required minimum resolution fl- or more, and dividing the value after the addition by the resolution magnification, the value is the sum of the values. The quantization error can be directly reduced by using one analog-to-digital converter.

(実施例) 以下、本発明のロードセル秤を図面を参照して説明する
(Example) Hereinafter, a load cell scale of the present invention will be explained with reference to the drawings.

第2図において、1はアルミニウム材などにて形成され
る四角形状の基体で、この基体1の」−面四隅に、ロー
ドセル2a、 2b、 2c、 2dが取付けられてい
る。そして、これらのロードセル2a、  2b2c、
 2dは側面間に連通した略8字状の連通孔3a3b、
 3c、 3dを有した略長方体状に形成され、この各
ロードセル2a、 2b、 2c、 2+lの連通孔3
a、  3b、 3c。
In FIG. 2, reference numeral 1 denotes a rectangular base made of aluminum or the like, and load cells 2a, 2b, 2c, and 2d are attached to the four corners of the base 1. And these load cells 2a, 2b2c,
2d is a substantially 8-shaped communication hole 3a3b that communicates between the side surfaces;
The communication holes 3 of each load cell 2a, 2b, 2c, 2+l are formed into a substantially rectangular parallelepiped shape with 3c and 3d.
a, 3b, 3c.

3d上方の薄肉部上面には、それぞれ2ケ所ずつストレ
ンジゲージ4a、 4b、 4c、 4dが装着され、
ロバパル機構となっている。一方、これらロードセル2
a、 2b、 2e、 2d下面の一方端が、基体1に
設けられた取付台5a、 5b、 5c、 5dに取付
けられ、下面の他方端は基体1に設けられた過荷重スト
ッパ6a。
Two strange gauges 4a, 4b, 4c, and 4d are attached to the upper surface of the thin wall portion above 3d, respectively.
It is a donkey pal mechanism. On the other hand, these load cells 2
One end of the lower surface of the components a, 2b, 2e, and 2d is attached to a mounting base 5a, 5b, 5c, and 5d provided on the base 1, and the other end of the lower surface is an overload stopper 6a provided on the base 1.

6b、 6c、 6dに対向するようになっている。ま
た、ロードセル2a、 2b、 2c、 2dの上面の
他方端には突部7L 7b、 7c、 7dが取付られ
ている。そして、突部7a、 7b、  7c、 7d
の先端は、下方が開口し、前記基体1よりやや大きい載
せ皿8の内部に当接し、載せ皿8を上下方向移動自在に
支持している。
6b, 6c, and 6d. Furthermore, protrusions 7L 7b, 7c, and 7d are attached to the other ends of the upper surfaces of the load cells 2a, 2b, 2c, and 2d. And protrusions 7a, 7b, 7c, 7d
The tip is open at the bottom and abuts on the inside of a tray 8, which is slightly larger than the base 1, and supports the tray 8 so as to be movable in the vertical direction.

また、基体1には電子部品等が収納される収納ケース9
が設けられている。
The base body 1 also includes a storage case 9 in which electronic components and the like are stored.
is provided.

さらに、基体1に設けられた取付台5a、 5b。Furthermore, mounting stands 5a and 5b provided on the base 1.

5c、 5dの略裏面には高さが可変できる脚部IhI
Qb 、 IOc 、 It’dが設けられ、基体1を
水平に保持するようになっている。
5c and 5d have legs IhI whose height can be changed on the back surface.
Qb, IOc, and It'd are provided to hold the base 1 horizontally.

そして、これらロードセル2a、 2b、 2c、  
2dは、第1図に示すように、それぞれたとえばオペア
ンプなどの増幅手段11a 、 flb 、 llc 
、 lldにそれぞれ接続され、これら増幅手段11a
 、 llb 、 llc 。
And these load cells 2a, 2b, 2c,
2d are amplification means 11a, flb, llc, such as operational amplifiers, respectively, as shown in FIG.
, lld, respectively, and these amplifying means 11a
, llb, llc.

11dは、アナログ・デジタル変換器(A/D変換器)
 12a 、  12b 、  12c 、  12d
に接続され、これらアナログ・デジタル変換器12a 
、  12b 、 12c 。
11d is an analog-to-digital converter (A/D converter)
12a, 12b, 12c, 12d
These analog-to-digital converters 12a
, 12b, 12c.

12dはマイクロコンピュータなどのCP U 13の
前記アナログ・デジタル変換器12a 、  12b 
、  12c 。
12d is the analog-to-digital converter 12a, 12b of the CPU 13 such as a microcomputer;
, 12c.

+2tlの出力を加算する加算手段としての加算器!・
1に接続され、この加算器14は分解能にて除算する除
算手段としての除算器)5に接続され、この除算器15
は、荷重値等を記憶する記憶手段16に接続されている
。さらに、このCPUl3にはテンキーなどのキーボー
ド17および表示手段としての表示器18に接続されて
いる。
An adder as an addition means to add the output of +2tl!・
1, and this adder 14 is connected to a divider 5 (as a division means for dividing by resolution), and this divider 15
is connected to storage means 16 for storing load values and the like. Further, this CPU 13 is connected to a keyboard 17 such as a numeric keypad and a display 18 as a display means.

次に上記実施例の動作について説明する7、まず、載せ
皿8に被検量物を載置し、各ロードセルIa、  Ib
、  Ic、  Idの出力を、オペアンプl1a11
b 、 Ilc 、 lidにて増幅し、アナログ・デ
ジタル変換器12a 、  12b 、  12c 、
  INにて、それぞれアナログ・デジタル変換する。
Next, the operation of the above embodiment will be explained 7. First, the object to be tested is placed on the mounting plate 8, and each load cell Ia, Ib
The outputs of , Ic, and Id are connected to the operational amplifier l1a11.
b, Ilc, lid, and analog-to-digital converters 12a, 12b, 12c,
Analog to digital conversion is performed at IN.

そして、加算器I4にて各値を加算し、除算器15にて
分解能にて除算し、荷重値を記憶手段16に記憶する。
Then, the adder I4 adds each value, the divider 15 divides by the resolution, and the load value is stored in the storage means 16.

また、各アナログ・デジタル変換Xl2a。Also, each analog/digital conversion Xl2a.

12b 、  12c 、  12dでアナログ・デジ
タル変換されたロードセル2a、 2b、 2c、 2
dは、第3図ニ示−t ヨうな、荷重とこの荷重による
デジタル出力との関係となる。
Load cells 2a, 2b, 2c, 2 converted from analog to digital by 12b, 12c, 12d
d is the relationship between the load and the digital output due to this load, as shown in FIG.

ここで、たとえば本実施例のように4個のロードセル2
a、 2b、 2c、 2dを用いてそれぞれアナログ
吻デジタル変換器12a 、  12b 、  12c
 、  12dで変換した場合には、分散加算法の ばらつきS= a  +b  +c2+d’となること
より、1個のロードセルを用いた場合のJ4=2倍以上
のばらつきが生じる。このため、1個のロードセル使用
の場合と同一のばらつきにするには、それぞれアナログ
・デジタル変換器2a 、  12b 、  12c 
、 12dの分解能は2倍以上必要となる。たとえば、
アナログ・デジタル変換器1個を用いた場合、定格荷重
15kg、計測可能な最小荷重を0.5gとすると、分
解能は1500010.530000 となる。したが
って、アナログ・デジタル変換器を4個用いた場合には
、各アナログ・デジタル変換器の分解能を60000以
上とし、除算も2倍の数にて行なえば、1個のアナログ
・デジタル変換器を用いた場合と同じばらつきに抑える
ことができる。
Here, for example, as in this embodiment, four load cells 2
Analog-to-digital converters 12a, 12b, 12c using a, 2b, 2c, 2d, respectively
, 12d, the variance of the dispersion addition method becomes S=a+b+c2+d', resulting in a variation that is J4=2 times or more than when one load cell is used. Therefore, in order to achieve the same variation as when using one load cell, analog-to-digital converters 2a, 12b, and 12c are required, respectively.
, 12d requires more than twice the resolution. for example,
When one analog-to-digital converter is used, and the rated load is 15 kg and the minimum measurable load is 0.5 g, the resolution is 1500010.530000. Therefore, when four analog-to-digital converters are used, if the resolution of each analog-to-digital converter is set to 60,000 or more, and division is also performed by twice the number, one analog-to-digital converter can be used. The variation can be suppressed to the same level as if it were.

すなわち、各アナログ・デジタル変換器の量子化誤差は
分解能の大小に関係なく一定値であるために、アナログ
・デジタル変換器の使用個数をN個とすると、加算によ
り発生する荷重の誤差は分散加算法により、FT倍にな
るので、個々のアナログ・デジタル変換器の分解能を必
要最小分解能の、r下−倍以上にした状態で加算し、加
算後の値を分解能の倍率で除算した値を加算した値とす
ることにより、量子化誤差をアナログ・デジタル変換器
を1個用いた場合の値にまて改善てきるっさらに、重量
と対する価格等を求める場合は、キーボード17で単価
を入力し、CPU]3で演算し、表示器18にて重量お
よび価格を表示する。
In other words, since the quantization error of each analog-to-digital converter is a constant value regardless of the resolution, if the number of analog-to-digital converters used is N, the error in the load caused by addition is distributed addition. According to the method, it is multiplied by FT, so add the resolution of each analog-to-digital converter to be more than r lower than the required minimum resolution, and then add the value obtained by dividing the added value by the resolution magnification. By using this value, the quantization error can be improved to the value when one analog-to-digital converter is used.Furthermore, when calculating the price for weight, etc., input the unit price using the keyboard 17. , CPU] 3, and the weight and price are displayed on the display 18.

(発明の効果〕 本発明によれば、アナログ・デジタル変換器をN個用い
たとき、アナログ・デジタル変換器の最小分解能をアナ
ログ・デジタル変換器を1個用いた場合の、/]−倍以
上で、この倍数にて除算器が除算することにより、アナ
ログ・デジタル変換器をN個用いてもアナログ・デジタ
ル変換器を1個用いた場合と同様の精度で重はを測定で
きるので、精度の高い計測を行なうことができる。
(Effect of the invention) According to the present invention, when N analog-to-digital converters are used, the minimum resolution of the analog-to-digital converter is /]- times or more as compared to when one analog-to-digital converter is used. By dividing by this multiple, the weight can be measured with the same accuracy even if N analog-to-digital converters are used as when one analog-to-digital converter is used. Highly accurate measurements can be made.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明のロードセル秤の一実施例を示すブロッ
ク図、第2図は同上載せ皿を取除いた斜視図、第3図は
アナログ・デジタル変換器の出力をttわすグラフであ
る。 2a、  2b、  2c、  2d−−ロードセル、
12a 、  12b12C、12d   ・アナログ
・デジタル変換器(A/D変換器)、14・・加算手段
としての加算器、15・除算手段としての演算器。 遵暑l駐
FIG. 1 is a block diagram showing one embodiment of the load cell scale of the present invention, FIG. 2 is a perspective view of the same with the mounting plate removed, and FIG. 3 is a graph showing the output of the analog-to-digital converter. 2a, 2b, 2c, 2d--load cell,
12a, 12b12C, 12d - Analog-to-digital converter (A/D converter), 14... Adder as addition means, 15. Arithmetic unit as division means. Zunxia Station

Claims (1)

【特許請求の範囲】[Claims] (1)複数個のロードセルの出力を、複数個のアナログ
・デジタル変換器で変換し、これらアナログ・デジタル
変換器のデジタル出力を加算手段で加算して重量を計測
するロードセル秤において、 前記アナログ・デジタル変換器の個数がN個であるとき
、アナログ・デジタル変換器の分解能を√N倍以上とし
、加算された前記デジタル出力をこの倍数で除算する除
算手段を具備することを特徴としたロードセル秤。
(1) In a load cell scale that measures weight by converting the outputs of a plurality of load cells with a plurality of analog-to-digital converters and adding the digital outputs of these analog-to-digital converters with an adding means, A load cell scale characterized in that, when the number of digital converters is N, the resolution of the analog-to-digital converter is set to √N times or more, and is provided with a dividing means for dividing the added digital output by this multiple. .
JP31166889A 1989-11-30 1989-11-30 Load cell scale Expired - Fee Related JPH07113576B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP31166889A JPH07113576B2 (en) 1989-11-30 1989-11-30 Load cell scale

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31166889A JPH07113576B2 (en) 1989-11-30 1989-11-30 Load cell scale

Publications (2)

Publication Number Publication Date
JPH03172720A true JPH03172720A (en) 1991-07-26
JPH07113576B2 JPH07113576B2 (en) 1995-12-06

Family

ID=18020047

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31166889A Expired - Fee Related JPH07113576B2 (en) 1989-11-30 1989-11-30 Load cell scale

Country Status (1)

Country Link
JP (1) JPH07113576B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007108250A1 (en) 2006-03-16 2007-09-27 Omron Healthcare Co., Ltd. Weighing machine
JP2009036740A (en) * 2007-08-06 2009-02-19 Kamacho Scale Co Ltd Weight-measuring device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007108250A1 (en) 2006-03-16 2007-09-27 Omron Healthcare Co., Ltd. Weighing machine
JP2009036740A (en) * 2007-08-06 2009-02-19 Kamacho Scale Co Ltd Weight-measuring device

Also Published As

Publication number Publication date
JPH07113576B2 (en) 1995-12-06

Similar Documents

Publication Publication Date Title
US4690230A (en) Multi-range load cell weighing instrument
JPH0325325A (en) Method and equipment for calibration and weighing of scale
US7126065B2 (en) Weighing scale adapted for allowing a user to find an optical weighing position on the scale
JPH10274555A (en) Electronic weighing instrument
JPH03172720A (en) Load cell scale
JPH02253130A (en) Load cell weighing instrument
JP3621188B2 (en) Mass measuring device
JPH02238327A (en) Load cell balance
CN2395259Y (en) Dynamic electronic automobile scale
JP2528181B2 (en) Load cell scale
JPH05312623A (en) Electronic balance
Ferris Strain gauge balance calibration and data reduction at NASA Langley research center
JPH0337691B2 (en)
KR102538936B1 (en) Electronic scales with imporved precision
JP3120883B2 (en) Counting scale
JPH0795001B2 (en) Load cell scale
JPS6150012A (en) Multiple-range load cell scale
JP3039416U (en) Net weighing scale
JPS6144327A (en) Load detector circuit of load cell type electronic scale
JP4995004B2 (en) Multi-tank weighing device
JPH05107102A (en) Electrical balance
JPH03246424A (en) Load cell balance
KR20000032340A (en) Load cell and platform for electronic balance
JP2000227343A (en) Measuring device
JPH03245019A (en) Load cell scale

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees