JPH031707A - Base current compensation circuit - Google Patents
Base current compensation circuitInfo
- Publication number
- JPH031707A JPH031707A JP1137150A JP13715089A JPH031707A JP H031707 A JPH031707 A JP H031707A JP 1137150 A JP1137150 A JP 1137150A JP 13715089 A JP13715089 A JP 13715089A JP H031707 A JPH031707 A JP H031707A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- base
- current
- resistor
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 claims abstract description 8
- 238000010586 diagram Methods 0.000 description 3
- 239000013256 coordination polymer Substances 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Landscapes
- Amplifiers (AREA)
Abstract
Description
【発明の詳細な説明】
皇１上Ω■貝分互
本発明は集積回路等において用いられるトランジスタの
ベース電流補償回路に関するものであり、より特定的に
は差動増幅器を構成する一対のトランジスタの少なくと
も一方のベースに抵抗を介してバイアス電圧を印加する
場合に前記抵抗に電流が流れることによるバイアス電圧
変化が生じないように前記ベースに流れ込む電流を補償
するベース電流補償回路に関するものである。[Detailed Description of the Invention] The present invention relates to a base current compensation circuit for transistors used in integrated circuits, etc., and more specifically to a base current compensation circuit for a pair of transistors constituting a differential amplifier. The present invention relates to a base current compensation circuit that compensates for a current flowing into at least one base so that when a bias voltage is applied to at least one base through a resistor, a bias voltage change does not occur due to a current flowing through the resistor.
■米勿玖歪
第３図は従来使用されている差動増幅器におけるベース
電流補償回路を示しており、差動対トランジスタ（ＴＩ
） ＣＴｔ） 、定電流用トランジスタ（７４） （Ｔ
ｓ）＋抵抗（Ｒ＋ ） 、負荷抵抗（Ｒ２）等より成る
差動増幅器のトランジスタ（Ｔ、）のベースには入力電
圧（Ｖ＋）が与えられ、トランジスタ（Ｔ２）のベース
には電源（Ｅｏ）からの電圧が抵抗（ＲＯ）を介してバ
イアス電圧として与えられるようになっている。ここで
、電源（Ｅｏ）から抵抗（Ｒｏ）を通して電流がトラン
ジスタ（Ｔ２）のベースに流れると、抵抗（Ｒｏ）によ
って電圧降下が生じ、ベースバイアスが変化してしまう
ので、前記抵抗（Ｒｏ）を流れる電流が実質的に零にな
るようにするベース電流補償回路（１）が設けられる。Figure 3 shows the base current compensation circuit in a conventionally used differential amplifier.
) CTt), constant current transistor (74) (T
The input voltage (V+) is applied to the base of the transistor (T, ) of the differential amplifier, which consists of a resistor (R+), a load resistor (R2), etc., and a power supply (Eo) is applied to the base of the transistor (T2). The voltage from RO is applied as a bias voltage through a resistor (RO). Here, when current flows from the power supply (Eo) through the resistor (Ro) to the base of the transistor (T2), a voltage drop occurs due to the resistor (Ro) and the base bias changes, so the resistor (Ro) is A base current compensation circuit (1) is provided which ensures that the current flowing is substantially zero.
このベース電流補償回路（１）はトランジスタ（Ｔ２）
のコレクタと負荷抵抗（Ｒ２）との間に挿入された電流
検出用のトランジスタ（Ｔａ）と、トランジスタ（Ｔ２
）のベース電流■、を供給するＰＮＰ型のトランジスタ
（Ｔ７）と、前記トランジスタ（Ｔ、）のベースにトラ
ンジスタ（Ｔ、）と共にベース電流１１３を供給するト
ランジスタ（Ｔ６）と、トランジスタ（Ｔ６） （Ｔ？
）のコレクタにそれぞれ接続されたトランジスタ（Ｔａ
） （Ｔ、）と、トランジスタ（Ｔｂ）（Ｌ）のエミッ
タに接続された電源（２）とから成っている。This base current compensation circuit (1) is a transistor (T2)
A current detection transistor (Ta) inserted between the collector of the transistor and the load resistor (R2), and a transistor (T2
), a PNP transistor (T7) supplies a base current 113 to the base of the transistor (T, ), a transistor (T6) supplies a base current 113 to the base of the transistor (T, ), T?
) are connected to the collectors of the transistors (Ta
) (T,) and a power supply (2) connected to the emitter of the transistor (Tb) (L).
ここで、この従来回路におけるベース電流補償の原理は
以下の通りである。まず、トランジスタ（Ｔ２）と（Ｔ
ａ）のコレクタ電流は等しいので、■８□−■、３であ
る。ＰＮＰ トランジスタの電流増幅率をｈ ＦＥ？＋
そのベース電流を■８１．コレクタ電流を■ＣＰとし、
１．＝ｈの状態を考えると、Ｉ １３＝ ２１ ＊ｐ＋
ｈ ｙｔｐ Ｉ ＩＩＰ＝ （２＋ ｈ ＦＥＦ）
Ｔ ｇｐ −曲−−■Ｉｃｒ＝ｈｒ□ＩＩＩＦ
’−’−・−−−−−一−−−・−・・−
■１１Ｍ＝Ｉｌ：Ｐ １ｉ２
−Ｉ ＣＰ Ｉ ０＝ ２１ ＩＦ −−−−
−−−−−■ｈ ＦＥＰは一般に５０〜１００程度で、
このベース電流補償回路により
１１Ｎ＝ Ｉ ５３１５０ ・−−−
−一−−・−■にできる。これは電Ｂ （Ｅｏ）から出
た抵抗（Ｒｏ）を流れる電流ｒ＋Ｍが殆ど零とみなせる
ことを意味する。Here, the principle of base current compensation in this conventional circuit is as follows. First, transistors (T2) and (T
Since the collector currents in a) are equal, ■8□-■,3. The current amplification factor of the PNP transistor is h FE? +
Its base current is ■81. Let the collector current be ■CP,
1. Considering the state of =h, I 13= 21 *p+
h ytp I IIP= (2+ h FEF)
T gp -song--■Icr=hr□IIIF
'−'−・−−−−−1−−−・−・・−
■11M=Il:P 1i2 -I CP I 0= 21 IF -----
-----■h FEP is generally around 50 to 100,
With this base current compensation circuit, 11N=I 53150 ・---
−1−−・−■ Can be done. This means that the current r+M flowing through the resistor (Ro) from the electric current B (Eo) can be considered to be almost zero.
これによって、トランジスタ（Ｔ２）のベース電流が補
償される。尚、電流！、、 Ｔ２を流すのはＴＢ３が少
なくなったとき、トランジスタ（Ｔａ）のヘースインピ
ーダンスが高くなるのを抑えるためである。This compensates the base current of the transistor (T2). Furthermore, electric current! ,, The purpose of flowing T2 is to suppress the increase in the heath impedance of the transistor (Ta) when TB3 decreases.
■が１決しようとする課題
しかしながら、上記従来の回路では差動増幅器の出力振
幅は入力電圧ｖ２．入力電位差（Ｖｚ Ｖ＋）電圧（
Ｖ３）、並びに抵抗（Ｒ＋）（Ｒｚ）に関係し、この出
力振幅を大きくするためには電圧（Ｖ、）を下げる必要
があり、電圧（ｖ３）用の電ａ（２）或いはこれに代る
バイアス素子が必要となる欠点がある。However, in the conventional circuit described above, the output amplitude of the differential amplifier is limited to the input voltage v2. Input potential difference (Vz V+) Voltage (
V3) and the resistance (R+) (Rz), and in order to increase this output amplitude, it is necessary to lower the voltage (V,), and the voltage (V3) is connected to the voltage a(2) or its substitute. The disadvantage is that a bias element is required.
即ち、第３図において出力振幅ｖ０はトランジスタＴ、
のコレクタに流れる電流をＩ３＋ 人力振幅を±Δｖ１
とすると、
Ｖ６＝ＶＣＣｈＲｚ＋ΔＶ ＩＲｚ ／ Ｒ＋≧Ｖ３
２ＶＩ！となり、上限は電源ライン（３）の電圧Ｖｃｃ
であるが、下限はトランジスタＴ３のエミッタ電圧（Ｖ
３ ２Ｖ１１、）で制限される。ただし、トランジスタ
Ｔ３とＴ。That is, in FIG. 3, the output amplitude v0 is the transistor T,
The current flowing through the collector of I3+ is the human power amplitude ±Δv1
Then, V6=VCChRz+ΔV IRz/R+≧V3
2VI! The upper limit is the voltage Vcc of the power line (3)
However, the lower limit is the emitter voltage of transistor T3 (V
3 2V11,). However, transistors T3 and T.
のベース・エミッタ順方向電圧をそれぞれＶＩＩＥとす
る。而して、出力振幅Ｖ０を太き（するためにはり３を
小さくするこ七が必要となり、その小さなり３を与える
手段が必要となるのである。Let the base-emitter forward voltage of each be VIIE. Therefore, in order to increase the output amplitude V0, it is necessary to reduce the beam 3, and a means for providing the small beam 3 is required.
本発明はこのような欠点を除去した新規なベース電流補
償回路を提供することを目的とする。An object of the present invention is to provide a novel base current compensation circuit that eliminates such drawbacks.
晋 を”° るための
上記の目的を達成するため本発明では、差動増幅器を構
成する一対のトランジスタの少なくとも一方のベースに
抵抗を介してバイアス電圧を印加する場合に前記抵抗に
電流が流れることによるバイアス電圧変化が生じないよ
うに前記ベースに流れ込む電流を補償する手段を設けた
ベース電流補償回路において、前記抵抗を介してベース
バイアス電圧が与えられるＮＰＮ型の第１トランジスタ
のエミッタ側に接続された電流検出用のＮＰＮ型の第２
トランジスタと、ベースが前記第１トランジスタのベー
スと共通に前記抵抗の一端に接続された第３トランジス
タと、該第３トランジスタの出力電流を前記第２トラン
ジスタのベースに接続する手段と、電源供給ラインにエ
ミッタが接続されコレクタが前記第１トランジスタのベ
ースに接続されたＰＮＰ型の第４トランジスタと、前記
電源ラインにエミッタが接続されベースが自己のコレク
タに接続されると共に前記第４トランジスタのベースに
接続されコレクタが前記第３トランジスタに接続された
第５トランジスタ、とから成る構成としている。In order to achieve the above-mentioned object of "°", in the present invention, when a bias voltage is applied to the base of at least one of a pair of transistors constituting a differential amplifier via a resistor, a current flows through the resistor. In the base current compensation circuit, the base current compensation circuit is provided with a means for compensating the current flowing into the base so that the bias voltage does not change due to the bias voltage change. A second NPN type for current detection
a third transistor whose base is connected to one end of the resistor in common with the base of the first transistor; means for connecting an output current of the third transistor to the base of the second transistor; and a power supply line. a PNP type fourth transistor having an emitter connected to the base of the first transistor and a collector connected to the base of the first transistor; an emitter connected to the power supply line and a base connected to the collector of the fourth transistor; and a fifth transistor whose collector is connected to the third transistor.
作用
このような構成によると、第１．第２トランジスタのベ
ース電流は略等しく、一方第２トランジスタのベース電
流と同値の電流が第４トランジスタから第１トランジス
タのベースに流れる。従って、上記抵抗を介して第１ト
ランジスタのベースに流れる電流は実質的に零とみなす
ことができ、第１トランジスタのベース電流が補償され
ることになる。そして、この場合、電流検出用の第２ト
ランジスタは第１トランジスタのエミッタ側に接続され
ていて、コレクタと負荷抵抗の間にないので、第２トラ
ンジスタの電極電位が差動増幅器の出力振幅に影響を与
えない。第４．第５トランジスタのエミッタは電源ライ
ンに接続できる。Effect: According to this configuration, the first. The base currents of the second transistors are substantially equal, and on the other hand, a current having the same value as the base current of the second transistor flows from the fourth transistor to the base of the first transistor. Therefore, the current flowing to the base of the first transistor via the resistor can be considered to be substantially zero, and the base current of the first transistor is compensated. In this case, the second transistor for current detection is connected to the emitter side of the first transistor and is not between the collector and the load resistor, so the electrode potential of the second transistor affects the output amplitude of the differential amplifier. not give. 4th. The emitter of the fifth transistor can be connected to a power supply line.
災」〔班 以下本発明の実施例を図面を参照して説明する。Disaster” [group Embodiments of the present invention will be described below with reference to the drawings.
第１図において、第３図の従来例と同一素子には同一の
符号を付して重複説明を省略する。本実施例では、差動
増幅器（１）を構成するＮＰＮ型のトランジスタ（Ｔ２
）のエミッタ側に電流検出用のトランジスタ（Ｔ３）を
接続している。そして、トランジスタ（Ｔ２）のベース
電流はカレントミラー回路（４）から供給するようにし
ている。カレントミラーＤ ｉＷ （４）はエミッタが
電源ライン（３）に接続された一対のＰＮＰ型のトラン
ジスタ（Ｑ６）（口、）と、それらのベースをトランジ
スタ（Ｑｙ）のコレクタに接続するＰＮＰ型のトランジ
スタ（Ｑ８）とから成っている。トランジスタ（Ｑ８）
のコレクタは接地ライン（５）に直結されている。トラ
ンジスタ（Ｑ？）のコレクタはトランジスタ（Ｑ、）の
コレクタに接続され、該トランジスタ（Ｑ、）のエミッ
タはトランジスタ（Ｔ、）のベースに接続されていて、
カレントミラー電流■１をトランジスタ（Ｔ、）のベー
スに供給する。トランジスタ（Ω、）のベースはトラン
ジスタ（Ｔ２）のベースと共に抵抗（Ｒｏ）を介してバ
イアス電圧電源（Ｅｏ）に接続されている。この第１図
の回路において、静的状態ではトランジスタ（ｈ）（７
１）のコレクタ電流は等しいので、それらのベース電流
■、と１１＋３も略等しくなる。一方、トランジスタ（
Ｑ６）からトランジスタ（Ｔ２）のベースに与えられる
電流はカレントミラー回路〔４）の作用によりトランジ
スタ（Ｑ、）を流れる電流、即ち１．と同値である。こ
の場合、トランジスタ（Ｑ、）のベース電流は無視しう
る程、小さいので、Ｉ ＩＮ＝ １１＋３ １ ｍｚ’
、Ｏとなり、電源（Ｅｏ）から抵抗（Ｒｅ）を介して電
流は流れない。而して、トランジスタ（Ｔ２）のベース
電流は補償される。In FIG. 1, the same elements as those in the conventional example shown in FIG. 3 are given the same reference numerals, and redundant explanation will be omitted. In this embodiment, an NPN transistor (T2
) is connected to the emitter side of the transistor (T3) for current detection. The base current of the transistor (T2) is supplied from a current mirror circuit (4). The current mirror D iW (4) consists of a pair of PNP type transistors (Q6) (mouth, ) whose emitters are connected to the power supply line (3), and a PNP type transistor whose bases are connected to the collector of the transistor (Qy). It consists of a transistor (Q8). Transistor (Q8)
The collector of is directly connected to the ground line (5). The collector of the transistor (Q?) is connected to the collector of the transistor (Q,), the emitter of the transistor (Q,) is connected to the base of the transistor (T,),
A current mirror current ■1 is supplied to the base of the transistor (T, ). The base of the transistor (Ω, ) and the base of the transistor (T2) are connected to a bias voltage power source (Eo) via a resistor (Ro). In the circuit shown in Fig. 1, in a static state, transistor (h) (7
Since the collector currents of 1) are equal, their base currents 1 and 11+3 are also approximately equal. On the other hand, the transistor (
The current applied from Q6) to the base of the transistor (T2) is the current flowing through the transistor (Q,) due to the action of the current mirror circuit [4], that is, 1. is equivalent to In this case, the base current of the transistor (Q,) is so small that it can be ignored, so I IN= 11+3 1 mz'
, O, and no current flows from the power source (Eo) through the resistor (Re). Thus, the base current of the transistor (T2) is compensated.
尚、第１図の回路において、トランジスタ（Ｑ８）の代
りに第２図に示す如く線路（６）によってトランジスタ
（Ｌンのベース・コレクタを直結してもよく、この場合
にはトランジスタ（Ｑ６）を削除できるという利点があ
る。In the circuit of FIG. 1, the base and collector of the transistor (L) may be directly connected by a line (6) as shown in FIG. 2 instead of the transistor (Q8). In this case, the transistor (Q6) It has the advantage that it can be deleted.
光凱少四来
以上の通り本発明によれば、差動増幅器を構成する第１
トランジスタのベース電流を補償するに際し、該第１ト
ランジスタのエミッタ側に電流検出用の第２トランジス
タを接続して、このトランジスタのベース電流と同値の
電流をカレントミラー接続の第５トランジスタ及び第４
トランジスタを通して第１トランジスタのベースに与え
るようにしているので、第１トランジスタの出力側の出
力振幅は第２トランジスタに影響されず、第４゜第５ト
ラシジスタのエミッタも電源ラインに接続することがで
きるので、ベース電流補償に関し、特別な電源やこれに
代るバイアス素子を用意する必要がない。As described above, according to the present invention, the first
When compensating the base current of a transistor, a second transistor for current detection is connected to the emitter side of the first transistor, and a current having the same value as the base current of this transistor is connected to a fifth transistor connected in a current mirror and a fourth transistor.
Since the power is applied to the base of the first transistor through the transistor, the output amplitude on the output side of the first transistor is not affected by the second transistor, and the emitters of the fourth and fifth transistors can also be connected to the power supply line. Therefore, regarding base current compensation, there is no need to prepare a special power supply or a bias element in place of it.
第１図は本発明を実施したベース電流補償回路を示す回
路図である。第２図は第１図の一部の構成の変形例を示
す回路図である。第３図は従来例の回路図である。
（Ｒｏ）・−抵抗、（Ｅｏ）’−バイアス電圧用電源。
（Ｔ２）−・・・第１トランジスタ。
（Ｔｘ）−一一第２トランジスタ。
（Ｑ、）・・・第３トランジスタ。
（Ｑ、）・−第４トランジスタ。
（口、）−・・第５トランジスタ、 （３）−電源ライ
ン。FIG. 1 is a circuit diagram showing a base current compensation circuit embodying the present invention. FIG. 2 is a circuit diagram showing a modification of a part of the configuration of FIG. 1. FIG. 3 is a circuit diagram of a conventional example. (Ro) - resistance, (Eo)' - power supply for bias voltage. (T2)--first transistor. (Tx) - 11 second transistor. (Q,)...Third transistor. (Q,)--fourth transistor. (mouth)--fifth transistor, (3)-power line.
Claims (1)
くとも一方のベースに抵抗を介してバイアス電圧を印加
する場合に前記抵抗に電流が流れることによるバイアス
電圧変化が生じないように前記ベースに流れ込む電流を
補償する手段を設けたベース電流補償回路において、前
記抵抗を介してベースバイアス電圧が与えられるＮＰＮ
型の第１トランジスタのエミッタ側に接続された電流検
出用のＮＰＮ型の第２トランジスタと、ベースが前記第
１トランジスタのベースと共通に前記抵抗の一端に接続
された第３トランジスタと、該第３トランジスタの出力
電流を前記第２トランジスタのベースに接続する手段と
、電源供給ラインにエミッタが接続されコレクタが前記
第１トランジスタのベースに接続されたＰＮＰ型の第４
トランジスタと、前記電源ラインにエミッタが接続され
ベースが自己のコレクタに接続されると共に前記第４ト
ランジスタのベースに接続されコレクタが前記第３トラ
ンジスタに接続された第５トランジスタ、とから成るこ
とを特徴とするベース電流補償回路。(1) When applying a bias voltage to the base of at least one of a pair of transistors constituting a differential amplifier via a resistor, current flows into the base so as to prevent a change in bias voltage due to current flowing through the resistor. In the base current compensation circuit provided with means for compensating for the NPN current, the base bias voltage is applied via the resistor.
a second transistor of NPN type for current detection connected to the emitter side of the first transistor of the type; a third transistor whose base is connected to one end of the resistor in common with the base of the first transistor; means for connecting the output current of the third transistor to the base of the second transistor; and a fourth transistor of PNP type whose emitter is connected to the power supply line and whose collector is connected to the base of the first transistor.
A transistor, and a fifth transistor whose emitter is connected to the power supply line, whose base is connected to its own collector, and which is connected to the base of the fourth transistor and whose collector is connected to the third transistor. Base current compensation circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1137150A JPH07112137B2 (en) | 1989-05-30 | 1989-05-30 | Base current compensation circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1137150A JPH07112137B2 (en) | 1989-05-30 | 1989-05-30 | Base current compensation circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH031707A true JPH031707A (en) | 1991-01-08 |
| JPH07112137B2 JPH07112137B2 (en) | 1995-11-29 |
Family
ID=15191989
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1137150A Expired - Fee Related JPH07112137B2 (en) | 1989-05-30 | 1989-05-30 | Base current compensation circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07112137B2 (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5231473A (en) * | 1990-09-05 | 1993-07-27 | Sony Corporation | Lens barrel |
| EP1760565A1 (en) * | 2005-09-01 | 2007-03-07 | Stmicroelectronics SA | Current mirror |
| JP2008252244A (en) * | 2007-03-29 | 2008-10-16 | New Japan Radio Co Ltd | Differential amplifier circuit |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6480108A (en) * | 1987-09-21 | 1989-03-27 | Toshiba Corp | Base current compensation circuit |
-
1989
- 1989-05-30 JP JP1137150A patent/JPH07112137B2/en not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6480108A (en) * | 1987-09-21 | 1989-03-27 | Toshiba Corp | Base current compensation circuit |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5231473A (en) * | 1990-09-05 | 1993-07-27 | Sony Corporation | Lens barrel |
| EP1760565A1 (en) * | 2005-09-01 | 2007-03-07 | Stmicroelectronics SA | Current mirror |
| JP2008252244A (en) * | 2007-03-29 | 2008-10-16 | New Japan Radio Co Ltd | Differential amplifier circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07112137B2 (en) | 1995-11-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5153529A (en) | Rail-to-rail input stage of an operational amplifier | |
| US5307024A (en) | Linearized level-shifting amplifier | |
| JP2559392B2 (en) | Bridge amplifier | |
| WO1998023027A1 (en) | Folded-cascode amplifier stage | |
| JPH11514193A (en) | Temperature compensated amplifier | |
| JPH0476524B2 (en) | ||
| EP0586251B1 (en) | Power amplifier having high output voltage swing and high output drive current | |
| US4425551A (en) | Differential amplifier stage having bias compensating means | |
| US5406222A (en) | High gain transistor amplifier | |
| JPH031707A (en) | Base current compensation circuit | |
| CA1281386C (en) | Accurate current conveyor | |
| US20070159255A1 (en) | High output current buffer | |
| US4573019A (en) | Current mirror circuit | |
| US4293824A (en) | Linear differential amplifier with unbalanced output | |
| US4510550A (en) | Relay driver | |
| US5764105A (en) | Push-pull output circuit method | |
| JPH0362042B2 (en) | ||
| JPH04127703A (en) | Operational amplifier | |
| JP3627368B2 (en) | Amplifier | |
| JP2739905B2 (en) | Interface circuit | |
| JP3135590B2 (en) | Transistor circuit | |
| JPS63133707A (en) | Differential amplifier circuit | |
| US4829264A (en) | All NPN differential to single ended amplifier | |
| JP2567869B2 (en) | Voltage / current conversion circuit | |
| JPS634962B2 (en) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081129 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |