JPH03169260A - Resonance type converter - Google Patents

Resonance type converter

Info

Publication number
JPH03169260A
JPH03169260A JP30306689A JP30306689A JPH03169260A JP H03169260 A JPH03169260 A JP H03169260A JP 30306689 A JP30306689 A JP 30306689A JP 30306689 A JP30306689 A JP 30306689A JP H03169260 A JPH03169260 A JP H03169260A
Authority
JP
Japan
Prior art keywords
voltage
capacitor
current
switching
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP30306689A
Other languages
Japanese (ja)
Other versions
JP2701172B2 (en
Inventor
Kazuo Kobayashi
和雄 小林
Fumiaki Ihara
文明 伊原
Yoshihisa Kaji
芳久 梶
Minoru Nakano
実 中野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Telecom Networks Ltd
Original Assignee
Fujitsu Telecom Networks Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Telecom Networks Ltd filed Critical Fujitsu Telecom Networks Ltd
Priority to JP1303066A priority Critical patent/JP2701172B2/en
Publication of JPH03169260A publication Critical patent/JPH03169260A/en
Application granted granted Critical
Publication of JP2701172B2 publication Critical patent/JP2701172B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PURPOSE:To facilitate the reduction of size, the increase of a frequency and the improvement of an efficiency by applying a rectified voltage to the primary winding of a transformer via a second capacitor when a first switching element is turned on and via a first capacitor when a second switching element is turned on. CONSTITUTION:The rectified output voltage of a full-wave rectifying circuit 1 is applied to the primary winding of a transformer 7 via a second capacitor 3 and a reactor 6 when a first switching element 4 is turned on and via a first capacitor 2 and the reactor 6 when a second switching element 5 is turned on. Therefore, the first and second capacitors 2 and 3, respectively, act for cutting a DC. Thus, a charging current with a large peak value does not flow and a power-factor can be sharply improved. Further, the increase of a switching frequency is facilitated.

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、交流電源から安定化直流電圧を得る為の共振
型コンハータに関するものである。
DETAILED DESCRIPTION OF THE INVENTION [Industrial Application Field] The present invention relates to a resonant converter for obtaining a stabilized DC voltage from an AC power supply.

交流電源から直流負荷に安定化した直流電圧を印加する
コンハータに於いては、交流電源の交流電圧を整流し、
その整流出力電圧を}・ランジスタ等のスイッチング素
子を介してトランスの一次巻線に印加し、そのトランス
の二次巻線の誘起電圧を整流平滑回路により整流して平
滑化して出力直流電圧とし、この出力直流電圧が設定さ
れた値となるように、スイッチング素子を制御するもの
であり、既に各種の構威が提案されている。このような
コンハー夕に於いて、効率及び力率の改善が要望されて
いる。
In a converter that applies a stabilized DC voltage from an AC power supply to a DC load, it rectifies the AC voltage of the AC power supply,
The rectified output voltage is applied to the primary winding of the transformer via a switching element such as a transistor, and the induced voltage in the secondary winding of the transformer is rectified and smoothed by a rectifying and smoothing circuit to obtain an output DC voltage. The switching element is controlled so that the output DC voltage becomes a set value, and various structures have already been proposed. Improvements in efficiency and power factor are desired in such converters.

〔従来の扱術] 従来例のコンハー夕は、例えば、第6図に示ず構威を有
ずるものて、31は交流電源、32は全波整流回路、3
3はコンデンサ、34はトランス、35ぱスイノチング
素子としての1〜ランジスタ、36は整流平滑回路、3
7は制御回路である。
[Conventional Handling Technique] For example, a conventional converter has a structure not shown in FIG.
3 is a capacitor, 34 is a transformer, 35 is a transistor as a switching element, 36 is a rectifier and smoothing circuit, 3
7 is a control circuit.

l・ランス34の−次巻線に1・ランジスタ35が接続
され、二次巻線に整流平滑回路36が接続されている。
A 1 transistor 35 is connected to the negative winding of the 1 lance 34, and a rectifying and smoothing circuit 36 is connected to the secondary winding.

この整流平滑回路36は、ダイオー1・38 39とリ
アクタ40とコンデンサ4Iとから構成されている場合
を示す。又交流電源31の交流電圧は余波整流回路32
により整流されてコンデンサ33に充電され、それによ
り平滑された電圧はトランジスタ35を介してl・ラン
ス34の一次巻線に加えられ、このトランス34の二次
巻線に誘起された電圧は、整流平滑回路36により整流
されて平滑化され、出力直流電圧となる。この出力直流
電圧は制御回路37に於いて設定電圧と比較され、誤差
分に対応して1・ランシスタ35のオン期間が制御され
るから、出力直流電圧は安定化される。
This rectifying and smoothing circuit 36 is shown as being composed of diodes 1, 38, 39, a reactor 40, and a capacitor 4I. Also, the AC voltage of the AC power supply 31 is passed through the aftereffect rectifier circuit 32.
The voltage that has been rectified and charged to the capacitor 33 is applied to the primary winding of the lance 34 via the transistor 35, and the voltage induced in the secondary winding of this transformer 34 is rectified and charged to the capacitor 33. The voltage is rectified and smoothed by the smoothing circuit 36 to become an output DC voltage. This output DC voltage is compared with a set voltage in the control circuit 37, and the on-period of the 1-run transistor 35 is controlled in accordance with the error, so that the output DC voltage is stabilized.

第7図は電圧及び電流の説明図であり、(a)は全波整
流出力電圧42及びコンデンサ33の端子電圧43の波
形を示し、(b)はコンデンサ33の充電電流44と直
流出力電流45とを示す。正弦波の交流電圧が全波整流
回路32により整流されて、大きな脈流電圧となるが、
コンデンサ33により43で示ず波形の整流出力電圧と
なる。その場合に、コンデンサ33には交流電圧の1/
2周!lJILの中のt. 1の比較的短い期間(導通
角)のみ充電電流44が流れ、残りの期間L2の間は零
となる。
FIG. 7 is an explanatory diagram of voltage and current, where (a) shows the waveforms of the full-wave rectified output voltage 42 and the terminal voltage 43 of the capacitor 33, and (b) shows the charging current 44 of the capacitor 33 and the DC output current 45. and The sine wave AC voltage is rectified by the full wave rectifier circuit 32 and becomes a large pulsating voltage.
The capacitor 33 provides a rectified output voltage with a waveform shown at 43. In that case, the capacitor 33 has 1/1/2 of the AC voltage.
2 laps! t. in lJIL. The charging current 44 flows only during one relatively short period (conduction angle), and becomes zero during the remaining period L2.

その場合の充電電流44の平均値は、直流出力電流45
と等しくなる必要があるから、この充電電流44のピー
ク値は、導通角t1が小さい程大きくなる。
In that case, the average value of the charging current 44 is the DC output current 45
Therefore, the peak value of this charging current 44 becomes larger as the conduction angle t1 becomes smaller.

(発明が解決しようとする問題点〕 前述のように、従来例のコ〉′デンザ・インプソト型の
整流電源を用いた場合、コンデンザ33に流れる充電電
流が、第7図の(b)に示すように、比較的短い期間L
1のみ流れるので、交流電源31側から見た力率が非常
に悪くなる。このような正弦波形と異なる波形の歪波の
力率cosθは、cosθ一(電力)÷(皮相電ノj) 一(vo to +v,+I  COSθ,+V212
cosθ2!−V. l3cosθ3+・・・)÷(,
/−V’,;”+ V ’;”TV”−;2’−+ f
−2−1 − − 一x1o +I+ ++z +13
・・・1と表すことができる。なお、Vo.lo は直
流分の電圧7電流、■1、TI.V2. 12.V3.
 +3  ” ”=ま基本波,第2高調波,第3高調波
,・・・の電圧電流、θ1.θ2,θ3 ・・・は各調
波の電圧,電流間の位相角を示す。
(Problems to be Solved by the Invention) As mentioned above, when the conventional capacitor impsoto type rectifier power supply is used, the charging current flowing through the capacitor 33 is as shown in FIG. 7(b). , for a relatively short period L
Since only 1 flows, the power factor as seen from the AC power supply 31 side becomes very poor. The power factor cosθ of a distorted wave with a waveform different from a sine waveform is cosθ - (power) ÷ (apparent electric power j) - (vo to +v, +I COSθ, +V212
cosθ2! -V. l3cosθ3+...)÷(,
/-V',;"+V';"TV"-;2'-+f
-2-1 - - 1x1o +I+ ++z +13
...It can be expressed as 1. In addition, Vo. lo is the DC voltage 7 current, ■1, TI. V2. 12. V3.
+3 ” ” = fundamental wave, 2nd harmonic, 3rd harmonic, ... voltage current, θ1. θ2, θ3... indicate the phase angle between the voltage and current of each harmonic.

従って、正弦波電流が流れる場合に比較して、第7図の
(b)に示すような歪波形の電流が流れる場合には、直
流分及び基本波或分が少ない波形となるから力率cos
θは小さくなる。従来例のコンデンサ・インプソト型の
整流電源の場合には、力率cosθば45〜60%程度
である。
Therefore, compared to the case where a sine wave current flows, when a current with a distorted waveform as shown in FIG.
θ becomes smaller. In the case of a conventional capacitor-impact type rectified power supply, the power factor cos θ is about 45 to 60%.

又前述のコンデンサ33の充電電流のピーク値を低減す
る為に、全波整流回路32とコンデンサ33との間にチ
ョーク・コイルを接続したチョーク・インプノト型の整
流電源とすることが考えられる。しかし、このチョーク
・インプソ1〜型の場合は、整流出力電圧は脈流電圧の
平均値となるので、人力電圧の実効値に対して約0.9
倍となり、又出力電流が小さい時には、整流出力電圧が
急激に上昇する欠点がある。又このような欠点を改善す
るには、チョーク・コイルのインダクタンスを相当大き
くする必要があり、その場合には大型のチョーク・コイ
ルを用いるので、大型化する欠点がある。
Furthermore, in order to reduce the peak value of the charging current of the capacitor 33 mentioned above, it is conceivable to use a choke impunto type rectifier power supply in which a choke coil is connected between the full-wave rectifier circuit 32 and the capacitor 33. However, in the case of the Choke Impso 1~ type, the rectified output voltage is the average value of the pulsating current voltage, so it is approximately 0.9% of the effective value of the human voltage.
In addition, when the output current is small, there is a drawback that the rectified output voltage rises rapidly. Furthermore, in order to improve this drawback, it is necessary to considerably increase the inductance of the choke coil, and in this case, a large choke coil is used, which has the disadvantage of increasing the size.

従って、小型化を図る為に、チョーク・インプンl・型
の整流電源よりコンデンザ・インプノ1・型の整流電源
の方が多く採用されている。
Therefore, in order to achieve miniaturization, condenser Impno 1 type rectified power supplies are more commonly used than choke Impun 1 type rectified power supplies.

又トランジスタ35は、完全にオン又はオフとなるまで
の時間の為に、スイッチング損失が生しるものであり、
スイノチング周波数をIMHz程度以上の高周波として
、トランス34や整流平滑回路36の小型化を図ること
が考えられるが、スインチング周波数の上昇にほぼ比例
してスイッチング損失が増加することになり、損失によ
る温度上昇等の点から所望の高周波化を図ることが困難
である。
In addition, the transistor 35 causes switching loss due to the time it takes to completely turn on or off.
It is possible to reduce the size of the transformer 34 and the rectifying and smoothing circuit 36 by setting the switching frequency to a high frequency of about IMHz or higher, but this will increase the switching loss almost in proportion to the increase in the switching frequency, and the temperature will rise due to the loss. For these reasons, it is difficult to achieve a desired high frequency.

そこで、共振特性を利用して、電流又は電圧が零となる
タイミングでスイッチングする共振型コンハー夕が提案
されている。このような共振型コンハー夕に於いては、
出力直流電圧を安定化する為に、周波数可変制御方弐を
用いている。
Therefore, a resonant converter has been proposed that uses resonance characteristics to switch at the timing when the current or voltage becomes zero. In such a resonant converter,
In order to stabilize the output DC voltage, variable frequency control method 2 is used.

しかし、この周波数可変制御方式に於いては、無負荷か
ら最大負荷までの間の周波数の変化範囲を、数10KI
Il−数Mllzとずる必電があり、最低周波数に対応
した回路定数を決定することになるから、小型化が困難
となる欠点があった。
However, in this frequency variable control method, the frequency change range from no load to maximum load is limited to several tens of kilometres.
Since there is a necessary current that is Il - several Mllz, and the circuit constants corresponding to the lowest frequency are determined, there is a drawback that miniaturization is difficult.

本発明は、小型化及び高周波化が容易で、且つ高力率化
することができる共振型コンハータを提供することを目
的とするものである。
SUMMARY OF THE INVENTION An object of the present invention is to provide a resonant converter that can be easily miniaturized and operated at a high frequency, and can have a high power factor.

〔課題を解決するための手段〕[Means to solve the problem]

本発明の共振型コンハータは、第1図を参照して説明す
ると、商用電源等の交流電源の交流電圧を整流する全波
整流回路1と、この全波整流回路1の整流出力電圧を印
加する直列接続の第l,第2のコンデンサ2,3及び直
列接続の第1.第2のI・ランジスタ等からなるスイッ
チング素子45と、直列接続の第1,第2のコンデンサ
2.3の接続点と、直列接続の第1,第2のスイッチン
グ素子4.5の接続点との間に、リアクl・ル6を介し
て一次巻線を接続したトランス7と、このトランス7の
一次巻線と並列に前記リアクトル6とによる共振回路を
構成する為のコンデンサ8と、トランス7の二次巻線に
接続した整流平滑回路9と、前記直列接続の第1.第2
のスインチング素子4,5を交互に制御して、前記整流
平滑回路9の出力直流電圧を安定化する為の制御回路1
0とから構成したものである。
The resonant converter of the present invention will be described with reference to FIG. 1. The resonant converter includes a full-wave rectifier circuit 1 that rectifies an alternating current voltage of an alternating current power source such as a commercial power source, and a rectified output voltage of the full-wave rectifier circuit 1 that is applied. The first and second capacitors 2 and 3 are connected in series, and the first capacitors are connected in series. A switching element 45 consisting of a second I transistor or the like, a connection point between the first and second capacitors 2.3 connected in series, and a connection point between the first and second switching elements 4.5 connected in series. A transformer 7 with a primary winding connected thereto via a reactor 6, a capacitor 8 for forming a resonant circuit with the reactor 6 in parallel with the primary winding of this transformer 7, and a transformer 7. rectifying and smoothing circuit 9 connected to the secondary winding of the first . Second
a control circuit 1 for stabilizing the output DC voltage of the rectifying and smoothing circuit 9 by alternately controlling the switching elements 4 and 5;
0.

〔作用] 全波整流回路1の整流出力電圧は、第1のスイッチング
素子4がオンの時に、第2のコンデンサ3とリアクトル
6とを介してトランス7の一次巻線に印加され、第2の
スイッチング素子5がオンの時に、第■のコンデンザ2
とリアク1・ル6とを介してトランス7の−次巻線乙こ
印加される。従って、第1,第2のコンデンJJ゜2.
3は、直流カソI・用として作用し,、コンデンザ・イ
ンプノ1・型の整流電ti.乙こ於けるコンテンサとは
異なる作用を行・)ことになる。
[Function] When the first switching element 4 is on, the rectified output voltage of the full-wave rectifier circuit 1 is applied to the primary winding of the transformer 7 via the second capacitor 3 and the reactor 6, and is applied to the primary winding of the transformer 7 through the second capacitor 3 and the reactor 6. When the switching element 5 is on, the second capacitor 2
The current is applied to the second winding of the transformer 7 via the reactor 1 and the reactor 6. Therefore, the first and second condensers JJ゜2.
3 acts as a DC cassette I, and a capacitor impno 1 type rectifier ti. It will have a different effect than the condenser in this case.

又リアク1・ル6とコンデンサ8とを主とした共振回路
により、第1,第2のスイノヂング素子45には共振電
疏か流れることになり、電流又は電IE零の点でスイッ
チングすることが可能となる。
Also, due to the resonant circuit mainly consisting of the reactor 1 and the capacitor 8, a resonant current flows through the first and second switching elements 45, and switching cannot be performed at the point where the current or current IE is zero. It becomes possible.

従って、スイノチング損失を無視てきる程度とすること
ができる。
Therefore, the switching loss can be made negligible.

又制御回路10は、整流平滑回路9の出力直流電圧を安
定化するようCこ、第12第2のスイノチング素子4.
5を制御するもので、共振周波数より高い周波数に於い
てスイノチング制御を行い、出力直流電流が増加するに
従ってスイッチング周波数を低下し、定格負荷の場合に
ほぼ共振周波数となる3J、うにずることにより、零篭
流又は零電圧のスイノチングを行い、スイッチングtt
4失を無くずことができる。
In addition, the control circuit 10 operates the 12th switching element 4 to stabilize the output DC voltage of the rectifying and smoothing circuit 9.
5, performs switching control at a frequency higher than the resonant frequency, lowers the switching frequency as the output DC current increases, and shifts to 3J, which is approximately the resonant frequency at the rated load. Perform switching with zero current or zero voltage, and perform switching tt.
4 You can eliminate losses.

q 〔実施例〕 以下図面を参照して本発明の実施例について詳相ζこ説
明する。
q [Embodiments] Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.

第1図は本発明の実施例の要部回路図であり、前述のよ
うに、交流雷源11の交流電圧を全波整流回路1により
整流し、その整流出力電圧を、直列接続の第1,第2の
コンデンザ2.3と、直列接続の第l,第2のスインチ
ング素子4.5とに印加し、第1,第2のコンデンサ2
.3の接続点と、第1.第2のスイソヂング素子4.5
の接続点との間に、リアク1・ル6を介してI・ランス
7の一次巻線を接続し、その一次巻線に並列にコンデン
サ8を接続して、リアク1・ル6とによる共振回路を構
威し、又トランス7の二次巻線に接続した整流平滑回路
9の出力直流電圧を制御回路10に於いて監視し、設定
した電圧となるように、第1第2のスインチング素子4
,5を制御ずるものである。
FIG. 1 is a circuit diagram of the main part of the embodiment of the present invention. As mentioned above, the AC voltage of the AC lightning source 11 is rectified by the full-wave rectifier circuit 1, and the rectified output voltage is transferred to the first circuit connected in series. , the second capacitor 2.3, and the first and second switching elements 4.5 connected in series.
.. 3 connection point, and the 1st connection point. Second switching element 4.5
Connect the primary winding of I/lance 7 to the connection point of reactor 1 and 6 via reactor 1 and 6, and connect capacitor 8 in parallel to the primary winding to prevent resonance with reactor 1 and 6. The control circuit 10 monitors the output DC voltage of the rectifying and smoothing circuit 9 which constitutes the circuit and is connected to the secondary winding of the transformer 7, and controls the first and second switching elements so that the voltage reaches the set voltage. 4
, 5.

又1・ランス7の二次巻線はセンククノプを有する構戒
とした場合を示し、それに対応して、整流l0 平滑同路!N,i,ダイオート12.13とコンデンサ
14とからなる場合を示す。又スイノチング素了4,5
は、′准界効果トランンスクを用いるもので、寄生ダイ
オード15.16及び寄生容量1718を有ずる場合を
示す。この寄生容量は外イ4けのコンデンザとすること
もできる。
In addition, the secondary winding of lance 7 is shown in a configuration with a senku-kunoppu, and correspondingly, the rectifier l0 is smooth and the same path! A case of N,i, diode 12, 13 and capacitor 14 is shown. Also Suinoching Soryo 4,5
1 uses a quasi-field effect transistor and has parasitic diodes 15, 16 and parasitic capacitance 1718. This parasitic capacitance can also be a four-digit capacitor.

第2図は共振特性説明図であり、リアクトル6とコンデ
ンサ8とを含む共振回路の共振周波数をfoとすると、
定格負荷以下の場合には、スイノチング素子4,5のオ
ン,オフを制御するスイソチンク周波数を、共振周波数
f。より高い例えばrIとし、定柊負荷に近つく程、ス
イノチング周波数を共振周波数r0に近づけるものであ
る。即ち、スイッチング周波数は、共振周波数r.とず
るものであるから、回路定数は共振周波数f。を基に設
定すれば良いことになり、回路部品の小型化を図ること
ができる。
FIG. 2 is an explanatory diagram of resonance characteristics, where fo is the resonance frequency of the resonance circuit including the reactor 6 and capacitor 8.
When the load is below the rated load, the switching frequency that controls turning on and off of the switching elements 4 and 5 is set to the resonance frequency f. The higher the rI is, for example, and the closer the load is to the fixed hiiragi load, the closer the switching frequency is to the resonant frequency r0. That is, the switching frequency is equal to the resonance frequency r. Therefore, the circuit constant is the resonant frequency f. Therefore, it is possible to make the circuit components smaller.

第3図はスイ,チング素子4,5の一例のMOS  F
ET (MOS電界効果トランジスタ)の説明図であり
、21はソース電極、22はトレイン] 1 電極、23はゲー1−′11極、24はゲーI−施絹j
摸、25は寄生ダイオードを示す。ソース電極21ぱ十
例のコンタク1・領域N′乙こ接続され、又トレイン電
極22は下側のコンタクト領域N″6こ接続されている
。又ゲー1・絶縁膜24は通常は酸化膜が用いられる。
Figure 3 shows an example of MOS F switching elements 4 and 5.
It is an explanatory diagram of ET (MOS field effect transistor), where 21 is a source electrode, 22 is a train] 1 electrode, 23 is a gate 1-'11 pole, and 24 is a gate I-gate.
25 indicates a parasitic diode. The source electrode 21 is connected to the contact 1 area N' of the 10th example, and the train electrode 22 is connected to the lower contact area N''6. used.

ゲー1・電極23にケー1・電圧を印加することにより
、P領域に反転層が生して、ソース電極21→N′領域
→P領域→N−領域→N′領域→トレイン電極22の経
路で電流が流れ、この電流のオン オフをゲーI・電圧
により制御することができる。又1)領域とN−領域と
の間6こ、点線で示す寄生ダイオード25が形威される
。この寄生ダイオド25は、第1図に於いては、15.
16の符号で示している。又ソース電極21とトレイン
電1曇22間に寄生容量が形成される。
By applying the K1 voltage to the G1 electrode 23, an inversion layer is generated in the P region, and the path of the source electrode 21 → N' region → P region → N- region → N' region → train electrode 22 is formed. A current flows through the capacitor, and the on/off state of this current can be controlled by gate I and voltage. Furthermore, a parasitic diode 25 shown by a dotted line is formed between the 1) region and the N- region. This parasitic diode 25 is 15. in FIG.
It is indicated by the symbol 16. Also, a parasitic capacitance is formed between the source electrode 21 and the train electrode 22.

このような縦型FETの基本セルを数千個或いは数万個
、1ヂノプ−1二に形威してパワーMOSFETが構威
されている。
A power MOSFET is constructed by combining several thousand or tens of thousands of such vertical FET basic cells in a 1-12 configuration.

制御回路10により整流平滑回路9からの出力12 直流電圧が設定値であるか否か比較され、設定値に対す
る誤差乙こ応して第1,第2のスイッチング素子4.5
のスイノヂング周波数が制御される。
The control circuit 10 compares the output 12 of the DC voltage from the rectifying and smoothing circuit 9 to see if it is the set value, and the error with respect to the set value is determined by the first and second switching elements 4.5.
The switching frequency of is controlled.

第1のスイノチング素子4がオンとなると、全波整流回
路1の整流出力電圧が、コンデンサ3とリクア1・ル6
とを介してトランス7の一次巻線に印加され、又第2の
スイノチング素子5がオンとなると、コンデンサ2とリ
アクトル6とを介してI・ランス7の一次巻線6ご印加
され、その一次巻線には、交番電圧が印加されることC
こなる。それによって、1一ランス7の二次巻線に電圧
が誘起され、その電圧は整流平滑回路9により整流され
て平滑化され、出力直流電圧となって、図示を省略した
負荷6こ供給される。
When the first switching element 4 turns on, the rectified output voltage of the full-wave rectifier circuit 1 changes between the capacitor 3 and the rectifier 6.
When the second switching element 5 is turned on, the voltage is applied to the primary winding 6 of the I lance 7 through the capacitor 2 and the reactor 6, and the primary An alternating voltage is applied to the winding C
This will happen. As a result, a voltage is induced in the secondary winding of the lance 7, which is rectified and smoothed by the rectifier and smoothing circuit 9, and becomes an output DC voltage, which is supplied to the load 6 (not shown). .

第I.第2のコンデンサ2,3は、全波整流回路Iの整
流出力の平滑化を行うものではなく、直流電流阻止用と
して作用するものであり、共振回路による共振′改流を
流ずようにイ1川ずるから、コンデンサ・インブノI・
型のように、大きなリソプル電流が流れること番よなく
なる。従って、力率を13 改善することかでぎる。又共振周波数或いはそれに近い
周波数でスイノチングすることにより、スイッチング素
子4,5に於げろスイノチング損失を無視できる程度に
低減することができるから、高周波化が容易となる。
Part I. The second capacitors 2 and 3 do not smooth the rectified output of the full-wave rectifier circuit I, but act as a direct current blocker. Ichikawa Zurkara, Capacitor Inbuno I.
As with molds, it is no longer possible for large lithoplast currents to flow. Therefore, it is only possible to improve the power factor by 13%. Furthermore, by performing switching at the resonance frequency or a frequency close to it, switching losses in the switching elements 4 and 5 can be reduced to a negligible level, making it easy to increase the frequency.

第4図は木発明の実施例の動作説明図であり、(a)は
第1のスイノチング素子4のソース・1・レイン間電圧
、(b)は第2のスイッチング素子5のソース・ドレイ
ン間電圧を示し、オン状態に於いてはソース・I・レイ
ン間電圧がOとなる。又(C). (d)は第1,第2
のスインチング素子4,5に流れる電流、(e)はりア
ク1−ル6とコンデンサ8とを含む共振回路による共振
電流を示す。
FIG. 4 is an explanatory diagram of the operation of the embodiment of the invention, in which (a) shows the voltage between the source and the drain of the first switching element 4, and (b) shows the voltage between the source and the drain of the second switching element 5. In the on state, the voltage between the source, I and the rain is O. Also (C). (d) is the first and second
(e) shows the resonant current due to the resonant circuit including the beam AC 1-6 and the capacitor 8;

スイッチング周波数を共振周波数より高くすることによ
り、スイッチング素子4,5側からめた時に、スイ・冫
チング素子4.5に流れる電流は遅れ電流となる。この
遅れ電流がスイッチング素子4,5の寄生ダイオー1”
15.16を介して流れるので、(Cl, (d)に示
すように、負の方向の電流となる。即ち、第1のスイッ
チング素子4が(a)に示14 ずよ・うにオンとなると、(C)に示すように、寄生ダ
イオーl・15を介して逆方向に遅れ電流が流れた後、
共振霊流の一部が1頃方向Qこ流れる。
By setting the switching frequency higher than the resonant frequency, when the switching elements 4 and 5 are engaged, the current flowing through the switching element 4.5 becomes a delayed current. This delayed current flows through the parasitic diodes of switching elements 4 and 5.
15.16, the current flows in the negative direction as shown in (d). That is, when the first switching element 4 is turned on as shown in (a), , as shown in (C), after a delayed current flows in the opposite direction via the parasitic diode l.15,
A part of the resonant spiritual stream flows in the Q direction around 1.

第5図は本発明の実施例の電圧,雷流の説明図であり、
(a)は負荷電流が少ない時のスイノチング素子4,5
の電圧v1(実線)及び電流II(点線)を示す。又(
b)は負荷電流が多い時のスイ,チング素子4.5の電
圧V2(実線)及び電流■2(点線)を示す。即ち、負
荷重流が少ない時はスイッチング周波数が高く、負荷電
流が多い時はスイノチング周波数が低くなり、電流I2
が零となる点でスインチングすることができる。従って
、負荷電流が多くなった時に、スイノチング損失を無視
できる程度に低滅することができる。
FIG. 5 is an explanatory diagram of voltage and lightning current in an embodiment of the present invention,
(a) shows switching elements 4 and 5 when the load current is low.
The voltage v1 (solid line) and current II (dotted line) are shown. or(
b) shows the voltage V2 (solid line) and current 2 (dotted line) of the switching element 4.5 when the load current is large. That is, when the load current is small, the switching frequency is high, and when the load current is large, the switching frequency is low, and the current I2
Swinging can be performed at the point where becomes zero. Therefore, when the load current increases, the switching loss can be reduced to a negligible level.

(C)は全波整流回路1による整流出力電圧■3、(d
)は電流I3を示し、スイッチング素子4.5が整流出
力電圧■3の周期でオン,オフしたとすると、(d)に
示す電流I3が流れることになる。即ち、二lンデンリ
を充′1Eずる為の大きなリノブル毒流が全波整流回路
1を流れるものではなく、ほぼ半周l5 期の期間にわたって流れる電流となる。それにより、(
e)に示す交流電圧■4に対して、(f)に示す交流電
流I4が流れることになる。即ち、歪波形の電流■4と
なるが、遵通角が大きくなるから、電流■4のピーク値
は低くても良くなる。それによって、交流電流I4の基
本波或分が多いことになり、力率を改善することができ
、例えば、90%以上とすることが可能となった。
(C) is the rectified output voltage ■3, (d
) indicates the current I3, and if the switching element 4.5 is turned on and off at the cycle of the rectified output voltage 3, the current I3 shown in (d) will flow. In other words, a large current to charge the 210V does not flow through the full-wave rectifier circuit 1, but rather flows over a period of approximately half a cycle. Thereby,(
The alternating current I4 shown in (f) flows in response to the alternating current voltage ■4 shown in e). That is, the current 4 has a distorted waveform, but since the compliance angle becomes large, the peak value of the current 4 may be low. As a result, the fundamental wave of the alternating current I4 increases to some extent, and the power factor can be improved, for example, to 90% or more.

本発明は、前述の実施例にのみ限定されるものではなく
、種々付加変更することができるものである。
The present invention is not limited to the above-described embodiments, but can be modified in various ways.

(発明の効果〕 以上説明したように、本発明は、第1,第2のコンデン
サ2.3の接続点と、第1,第2のスインチング素子4
,5の接続点との間に、リアクl・ル6を介して1・ラ
ンス7の一次巻線を接続すると共に、その一次巻線に並
列にコンデン′り゜8を接続して、リアクトル6とコン
デンサ8とを含む共振回路を形威したものであり、第1
,第2のコンデンサ2,3は共振電流を流すように作用
し、コン16 デン“り“ インプノト型のような全波整流出ノノの平
滑化を行うものではないから、ピーク値の大きい充雷電
流が流れることはなくなり、それによって力率を大幅に
改善することができる。
(Effects of the Invention) As explained above, the present invention provides a connection point between the first and second capacitors 2.3 and the first and second switching elements 4.
, 5, the primary winding of lance 7 is connected via reactor 6, and a capacitor 8 is connected in parallel to the primary winding to connect reactor 6. and a capacitor 8, and the first
, the second capacitors 2 and 3 act to cause a resonant current to flow, and do not smooth out the full-wave rectification flow like the impunto type capacitors, so they do not smooth out the full-wave rectification flow, so the charging charge with a large peak value is No current will flow, thereby significantly improving the power factor.

又1′t荷電流が大きい程、共振回路の共振周波数に近
いスイノチング周波数として、電圧又は電流か零の点で
スイッチングを行わせることが可能となるから、スイノ
チング損失を無視できる程度に低減することができる。
In addition, the larger the 1't charge current is, the closer the switching frequency is to the resonant frequency of the resonant circuit, and the switching can be performed at the point where the voltage or current is zero, so the switching loss can be reduced to a negligible level. Can be done.

従って、スイノチング周波数の高周波化を容易に図るこ
とができる。
Therefore, it is possible to easily increase the switching frequency to a high frequency.

【図面の簡単な説明】[Brief explanation of the drawing]

’IS +目し.1本発明の丈施例の要部同路図、第2
レ1は共振特性説明図、第3図はMOS  FETの説
明図、第4図は本発明の実施例の動作説明図、第5図は
本発明の実施例の電圧及び電流の説明図、第6図は従来
例の要部回路図、第7図は従来例の重圧及び重流の説明
図である。 ■は全波整流回路、2.3は第1,第2のコンデンザ、
4.5は第1,第2のスイノチング素子、6はリアクl
・ル、7はトランス、8はコンデンサ、17 9は整流平滑回路、 10は制御回路、 1 1は交流 電源である。
'IS + eyes. 1. Route diagram of main parts of length embodiment of the present invention, 2nd
1 is an explanatory diagram of resonance characteristics, Fig. 3 is an explanatory diagram of MOS FET, Fig. 4 is an explanatory diagram of operation of the embodiment of the present invention, Fig. 5 is an explanatory diagram of voltage and current of the embodiment of the present invention, FIG. 6 is a circuit diagram of the main part of the conventional example, and FIG. 7 is an explanatory diagram of the heavy pressure and heavy flow of the conventional example. ■ is a full-wave rectifier circuit, 2.3 is the first and second capacitor,
4.5 is the first and second switching element, 6 is the reactor
・7 is a transformer, 8 is a capacitor, 17 9 is a rectifying and smoothing circuit, 10 is a control circuit, and 1 1 is an AC power supply.

Claims (1)

【特許請求の範囲】 交流電圧を整流する全波整流回路(1)と、該全波整流
回路(1)の整流出力電圧を印加する直列接続の第1、
第2のコンデンサ(2、3)及び直列接続の第1、第2
のスイッチング素子(4、5)と、 前記直列接続の第1、第2のコンデンサ(2、3)の接
続点と、前記直列接続の第1、第2のスイッチング素子
(4、5)の接続点との間に、リアクトル(6)を介し
て一次巻線を接続したトランス(7)と、 該トランス(7)の一次巻線と並列に前記リアクトル(
6)とによる共振回路を構成する為のコンデンサ(8)
と、 前記トランス(7)の二次巻線に接続した整流平滑回路
(9)と、 前記直列接続の第1、第2のスイッチング素子(4、5
)を交互に制御して、前記整流平滑回路(9)の出力直
流電圧を安定化する為の制御回路(10)と を備えたことを特徴とする共振型コンバータ。
[Claims] A full-wave rectifier circuit (1) that rectifies an alternating current voltage, a first circuit connected in series that applies a rectified output voltage of the full-wave rectifier circuit (1),
the second capacitor (2, 3) and the first and second capacitors connected in series;
A connection point between the switching elements (4, 5), the first and second capacitors (2, 3) connected in series, and a connection between the first and second switching elements (4, 5) connected in series. A transformer (7) with a primary winding connected to the point via a reactor (6), and a transformer (7) with a primary winding connected to the reactor (
6) and a capacitor (8) to form a resonant circuit.
, a rectifying and smoothing circuit (9) connected to the secondary winding of the transformer (7), and the first and second switching elements (4, 5) connected in series.
) for stabilizing the output DC voltage of the rectifying and smoothing circuit (9).
JP1303066A 1989-11-24 1989-11-24 Resonant converter Expired - Fee Related JP2701172B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1303066A JP2701172B2 (en) 1989-11-24 1989-11-24 Resonant converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1303066A JP2701172B2 (en) 1989-11-24 1989-11-24 Resonant converter

Publications (2)

Publication Number Publication Date
JPH03169260A true JPH03169260A (en) 1991-07-22
JP2701172B2 JP2701172B2 (en) 1998-01-21

Family

ID=17916491

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1303066A Expired - Fee Related JP2701172B2 (en) 1989-11-24 1989-11-24 Resonant converter

Country Status (1)

Country Link
JP (1) JP2701172B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100591034B1 (en) * 2000-04-28 2006-06-22 주식회사 아이디코리아 Half Bridge Power Converter

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5887486U (en) * 1981-12-08 1983-06-14 ヤマハ株式会社 power supply

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5887486U (en) * 1981-12-08 1983-06-14 ヤマハ株式会社 power supply

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100591034B1 (en) * 2000-04-28 2006-06-22 주식회사 아이디코리아 Half Bridge Power Converter

Also Published As

Publication number Publication date
JP2701172B2 (en) 1998-01-21

Similar Documents

Publication Publication Date Title
US4814962A (en) Zero voltage switching half bridge resonant converter
US7489116B2 (en) Power factor correction control circuit
JPH08168249A (en) Current resonance switching power source circuit
US6671188B2 (en) Soft-switching power supply
JP2000032750A (en) Ac/dc converter
US11152849B2 (en) Soft-switching, high performance single-phase AC-DC converter
JP4683364B2 (en) Composite resonant switching power supply
JP2799410B2 (en) DC converter device
US5327334A (en) Zero current switching DC-DC converter incorporating a tapped resonant inductor
JPH03169260A (en) Resonance type converter
JP3087846B1 (en) Switching power supply
US9705409B2 (en) Equations for an LLC converter having increased power output capabilities
US20030161169A1 (en) Single-stage converter compensating power factor
JP2917857B2 (en) Resonant converter device
JP6829220B2 (en) Switching power supply and its control method
JP4269588B2 (en) Switching power supply
JPH0823676A (en) Voltage converter
JPH09131055A (en) Switching regulator
JP3194550B2 (en) AC / DC converter
JPH06284723A (en) Power-supply device
KR20030025427A (en) Zero Voltage Switching Fullbridge Converter
JPH03135367A (en) Dc-dc converter
JPH114578A (en) Voltage converter device
JP3235295B2 (en) Power supply
JPH01291663A (en) Dc converter

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees