JP3087846B1 - Switching power supply - Google Patents
Switching power supplyInfo
- Publication number
- JP3087846B1 JP3087846B1 JP11059466A JP5946699A JP3087846B1 JP 3087846 B1 JP3087846 B1 JP 3087846B1 JP 11059466 A JP11059466 A JP 11059466A JP 5946699 A JP5946699 A JP 5946699A JP 3087846 B1 JP3087846 B1 JP 3087846B1
- Authority
- JP
- Japan
- Prior art keywords
- switches
- power supply
- circuit
- primary winding
- noise
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Dc-Dc Converters (AREA)
Abstract
【要約】
【課題】 スイッチング電源装置において、ノイズの低
減が要求されている。
【解決手段】 入力整流平滑回路4の一対の直流出力ラ
イン9a、9b間に第1及び第2のスイッチQ1,Q2
の直列回路を接続する。第1及び第2のスイッチQ1,
Q2に並列にコンデンサC1,C2を接続する。第2の
スイッチQ2に並列にトランスの1次巻線N1と電流共
振用コンデンサCrの直列回路を接続する。2次巻線N
2に出力整流平滑回路5を接続する。第1及び第2のス
イッチQ1,Q2をデフドタイムを有して交互にオン・
オフする。トランスTの1次巻線N1と2次巻線N2と
をコア10の異なる位置に配置し、相互間の浮遊容量を
小さくする。また、コア10をコールドエンドに接続す
る。A switching power supply device is required to reduce noise. SOLUTION: A first and a second switch Q1, Q2 are provided between a pair of DC output lines 9a, 9b of an input rectifying / smoothing circuit 4.
Connected in series. First and second switches Q1,
Capacitors C1 and C2 are connected in parallel with Q2. A series circuit of a primary winding N1 of a transformer and a capacitor Cr for current resonance is connected in parallel with the second switch Q2. Secondary winding N
2 is connected to an output rectifying / smoothing circuit 5. The first and second switches Q1 and Q2 are alternately turned on with a delay time.
Turn off. The primary winding N1 and the secondary winding N2 of the transformer T are arranged at different positions on the core 10 to reduce the stray capacitance therebetween. Also, the core 10 is connected to a cold end.
Description
【0001】[0001]
【発明の属する技術分野】本発明は、DC−DCコンバ
−タ等のスイッチング電源装置に関し、更に詳細にはノ
イズを低減することができるスイッチング電源装置に関
する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a switching power supply such as a DC-DC converter, and more particularly to a switching power supply capable of reducing noise.
【0002】[0002]
【従来例の技術】スイッチング電源装置として、一石
型、ハ−フブリッジ型、フルブリッジ型等のDC−DC
コンバ−タが知られている。2. Description of the Related Art As a switching power supply, DC-DC of a single type, a half bridge type, a full bridge type and the like are used.
Converters are known.
【0003】[0003]
【発明が解決しようとする課題】ところで、スイッチン
グ電源装置はノイズを発生する。このノイズには伝導ノ
イズと輻射ノイズとがあり、その主な発生源はスイッチ
ング素子と整流ダイオ−ドである。スイッチング素子で
のノイズはオン時、及びオフ時の電圧の過渡的な変化、
電流の過度的な変化によって発生する。ダイオ−ドでの
ノイズは、主にオフ時のリカバリタイムの過渡的な電流
変化によって発生する。最近低ノイズの切り札として共
振型の1つである電圧型のソフトスイッチングが注目さ
れている。電圧型のソフトスイッチング回路はメインス
イッチのオン時及びオフ時の短期間のみLCを使って共
振させ、ゼロからスタ−トする共振電圧の一部をスイッ
チの電圧として使い。スイッチングロスを減らすように
構成されている。しかし、コストの上昇を抑えてノイズ
低減及び効率向上を図ることは困難であった。The switching power supply generates noise. This noise includes conduction noise and radiation noise, and its main sources are a switching element and a rectifier diode. Noise in the switching element is a transient change in voltage when turning on and off,
Caused by excessive changes in current. The noise in the diode is mainly caused by a transient current change in the recovery time when the diode is off. Recently, voltage-type soft switching, which is one of resonance types, has attracted attention as a low-noise trump card. The voltage type soft switching circuit resonates using LC only for a short period of time when the main switch is on and off, and uses a part of the resonance voltage starting from zero as the switch voltage. It is configured to reduce switching loss. However, it has been difficult to reduce noise and improve efficiency while suppressing an increase in cost.
【0004】そこで、本発明の第1の目的は、コストの
上昇を抑えてノイズの低減を図ることができるスイッチ
ング電源装置を提供することにある。また、本発明の第
2の目的は、コストの上昇を抑えてノイズの低減及び効
率の向上を図ることができるスイッチング電源装置を提
供することにある。Accordingly, a first object of the present invention is to provide a switching power supply device capable of suppressing an increase in cost and reducing noise. A second object of the present invention is to provide a switching power supply device capable of suppressing an increase in cost and reducing noise and improving efficiency.
【0005】[0005]
【課題を解決するための手段】上記課題を解決し、上記
第1の目的を達成するための発明は、直流電源と、前 記
直流電源の一対の直流端子間に接続された第1及び第2
のスイッチの直列回路と、コアとこのコアに巻回された
1次巻線及び2次巻線とを有する出力トランスと、前記
第2のスイッチに対して前記1次巻線を介して並列に接
続された共振用コンデンサと、前記2次巻線に接続され
た出力整流平滑回路と、前記第1及び第2のスイッチを
交互にオン・オフ制御するための制御回路とを備え、
前記1次巻線と前記2次巻線とは相互間の浮遊容量を低
減するようにトランスのコアの異なる位置に配置され、
且つ前記1次巻線の高周波が重畳されない側の端が前記
2次巻線に対して前記1次巻線の高周波が重畳される側
の端よりも近くなるように前記1次巻線が配置され、且
つ前記コアが、高周波が重畳されない回路導体に接続さ
れていることを特徴とするスイッチング電源装置に係わ
るものである。To solve the above problems SUMMARY OF THE INVENTION The first invention for achieving the purpose of a DC power supply, pre-Symbol
First and second terminals connected between a pair of DC terminals of a DC power supply.
A series circuit of switches and a core and wound on this core
An output transformer having a primary winding and a secondary winding;
A second switch is connected in parallel via the primary winding.
Connected to the resonance capacitor connected to the secondary winding.
Output rectifying / smoothing circuit, and the first and second switches.
A control circuit for alternately on / off control,
The primary winding and the secondary winding are arranged at different positions of a transformer core so as to reduce stray capacitance therebetween.
The primary winding is arranged such that the end of the primary winding on which high frequency is not superimposed is closer to the secondary winding than the end of the primary winding on which high frequency is superimposed. Wherein the core is connected to a circuit conductor on which a high frequency is not superimposed.
【0006】なお、上記第2の目的を達成するために、
請求項2に示すように第1及び第2のスイッチに並列コ
ンデンサ又は寄生容量を接続することが望ましい。ま
た、請求項3に示すように、高周波が重畳されない回路
導体(コ−ルドエンド)は第2のスイッチを直流電源に
接続する導体とすることが望ましい。In order to achieve the second object,
As described in claim 2, the first and second switches are connected in parallel.
It is desirable to connect a capacitor or a parasitic capacitance . Further, a circuit in which a high frequency is not superimposed is provided.
The conductor (cold end) turns the second switch into a DC power supply
It is desirable to use a conductor to be connected .
【0007】[0007]
【発明の効果】各請求項の発明によれば、トランスの1
次巻線と2次巻線とをコアの異なる位置に配置し、且つ
1次巻線の高周波が重畳されない側(コ−ルドエンド
側)の端が2次巻線に対して1次巻線の高周波が重畳さ
れる側(ホットエンド側)の端よりも近くなるように1
次巻線を設け、且つコアを高周波が重畳されない回路導
体(コ−ルドエンド)に接続したので、1次巻線と2次
巻線との間の浮遊容量が少なくなり、2次巻線から1次
巻線及びこれと逆方向のノイズの伝導を低減することが
できる。また、漏れ電流を低減することができる。ま
た、請求項2の発明によれば、共振によって第1及び第
2のスイッチタ−ンオン時及びタ−ンオフ時のスイッチ
ング損失、及びノイズの低減を図ることができる。According to the invention of each claim, one of the transformers
The secondary winding and the secondary winding are arranged at different positions of the core, and
The end of the primary winding on which the high frequency is not superimposed (cold end side) is closer to the secondary winding than the end of the primary winding on which the high frequency of the primary winding is superimposed (hot end side). 1
Since the secondary winding is provided and the core is connected to a circuit conductor (cold end) on which the high frequency is not superimposed, the stray capacitance between the primary winding and the secondary winding is reduced, so that the secondary winding has It is possible to reduce the transmission of noise in the next winding and in the opposite direction. Further, the leakage current can be reduced. According to the second aspect of the present invention, the first and the second are caused by resonance .
2, it is possible to reduce the switching loss and noise when the switch is turned on and when the switch is turned off.
【0008】[0008]
【実施形態及び実施例】次に、図1〜図15を参照して
本発明の実施例及び実施形態を説明する。[Embodiment and Examples] Next, with reference to FIGS. 1 to 15 illustrating the examples and embodiments of the present invention.
【0009】図1に示す実施例に従うスイッチング電源
装置は、交流電源端子1a、1bと、高周波成分除去用
フィルタ2と、直流電源としての入力整流平滑回路4
と、第1及び第2のスイッチQ1 、Q2 と、第1及び第
2のダイオ−ドD1 、D2と、第1及び第2のコンデン
サC1 、C1 と、出力高周波トランスTと、直列共振用
コンデンサCr と、出力整流平滑回路5と、一対の出力
端子6a、6bと、制御回路7とを有する。The switching power supply according to the embodiment shown in FIG. 1 has AC power supply terminals 1a and 1b, a filter 2 for removing high frequency components, and an input rectifying and smoothing circuit 4 as a DC power supply.
, First and second switches Q1, Q2, first and second diodes D1, D2, first and second capacitors C1, C1, an output high-frequency transformer T, and a series resonance capacitor. It has a Cr, an output rectifying and smoothing circuit 5, a pair of output terminals 6a and 6b, and a control circuit 7.
【0010】一対の交流電源端子1a、1bは例えば5
0Hz の商用交流電源に接続される。高周波成分除去フ
ィルタ3は、第1、第2、第3及び第4のフィルタ用コ
ンデンサCf1、Cf2、Cf3、Cf4と、第1第2及び第3
のフィルタ用リアクトルLf1、Lf2、Lf3とから成る。
第1及び第2のフィルタ用コンデンサCf1、Cf2は一対
のライン間に接続され、第3及び第4のフィルタ用コン
デンサCf3、Cf4は一対のラインとグランド導体8との
間にそれぞれ接続されている。Cf1、Cf2は例えば0.33
μFであり、Cf3、Cf4は例えば2200pFである。A pair of AC power supply terminals 1a and 1b
Connected to 0Hz commercial AC power supply. The high-frequency component removing filter 3 includes first, second, third and fourth filter capacitors Cf1, Cf2, Cf3 and Cf4, and first, second and third capacitors.
Of the filter reactors Lf1, Lf2, Lf3.
The first and second filter capacitors Cf1 and Cf2 are connected between a pair of lines, and the third and fourth filter capacitors Cf3 and Cf4 are connected between the pair of lines and the ground conductor 8, respectively. . Cf1 and Cf2 are, for example, 0.33
μF, and Cf3 and Cf4 are, for example, 2200 pF.
【0011】入力整流平滑回路4は、ブリッジ接続され
た4つのダイオ−ド4a、4b、4c、4dと平滑用コンデンサ4
eとから成り、交流電源端子1a、1b、供給された交流
電圧を直流電圧に変換して一対の直流ライン9a、9b間に
出力する。The input rectifying / smoothing circuit 4 comprises four bridge-connected diodes 4a, 4b, 4c, 4d and a smoothing capacitor 4.
e, and converts the supplied AC voltage into a DC voltage and outputs the DC voltage between a pair of DC lines 9a and 9b.
【0012】第1及び第2のスイッチQ1 、Q2 は互い
に直列に接続され、この直列回路は一対の直流ライン9
a、9b間に接続されている。第1及び第2のダイオ−
ドD1 、D2 は第1及び第2のスイッチQ1 、Q2 に逆
方向並列に接続されている。第1及び第2のコンデンサ
C1 、Cも第1及び第2のスイッチQ1 、Q2 に並列に
接続されている。この実施例では第1及び第2のスィツ
チQ1 、Q2 のソ−スがボデイに接続された構造の絶縁
ゲ−ト型電界効果トランジスタであるので、本来のFE
Tスイッチの他にダイオ−ドが内蔵されている。第1及
び第2のダイオ−ドD1 、D2 はFETの内蔵ダイオ−
ドであるが、ここでは理解を容易にするために独立のダ
イオ−ドのように示されている。勿論ダイオ−ドD1 、
D2 を個別部品とすることもできる。また、第1及び第
2のスイッチQ1 、Q2はドレイン・ソ−ス間に寄生容
量を有する。図1の第1及び第2のコンデンサC1 、C
2には第1及び第2のスイッチQ1 、Q2 のドレイン・
ソ−ス間の寄生容量が含められている。なお、第1及び
第2のスイッチQ1 、Q2 の寄生容量が大きい場合に
は、第1及び第2のコンデンサC1 、C2 のための個別
コンデンサは不要である。The first and second switches Q 1 and Q 2 are connected in series with each other, and this series circuit includes a pair of DC lines 9.
a and 9b. First and second diodes
The switches D1 and D2 are connected to the first and second switches Q1 and Q2 in reverse parallel. The first and second capacitors C1, C are also connected in parallel to the first and second switches Q1, Q2. In this embodiment, the source of the first and second switches Q1 and Q2 is an insulated gate field effect transistor having a structure in which the source is connected to the body.
A diode is built in in addition to the T switch. The first and second diodes D1 and D2 are built-in diodes of the FET.
, But are shown here as independent diodes for ease of understanding. Of course, diode D1,
D2 can also be an individual component. The first and second switches Q1 and Q2 have a parasitic capacitance between the drain and the source. The first and second capacitors C1, C2 of FIG.
2 has drains of the first and second switches Q1 and Q2.
The parasitic capacitance between the sources is included. If the parasitic capacitances of the first and second switches Q1 and Q2 are large, individual capacitors for the first and second capacitors C1 and C2 are unnecessary.
【0013】高周波トランスTは、磁性体コア10と1
次巻線N1 と2次巻線N2 とから成る。1次巻線N1 は
直列共振用コンデンサCr を介して第2のスイッチQ2
に並列に接続されている。1次巻線N1 は図3の等価回
路に示す漏洩インダクタンスLs1、Ls2と励磁インダク
タンスLp とを有する。2次巻線N2 はセンタタップ1
1を有し、第1及び第2の2次巻線N2a、N2bに分割さ
れている。1次巻線N1 と2次巻線N2 とは図4に説明
的に示すようにコア10の異なる位置に巻回されてい
る。従って、漏洩インダクタンスLs1、Ls2が大きくな
り、また、1次巻線N1 と2次巻線N2 との間の浮遊容
量Cs7、Cs8が従来よりも小さくなる。The high-frequency transformer T includes magnetic cores 10 and 1
It comprises a secondary winding N1 and a secondary winding N2. The primary winding N1 is connected to a second switch Q2 via a series resonance capacitor Cr.
Are connected in parallel. The primary winding N1 has the leakage inductances Ls1 and Ls2 and the excitation inductance Lp shown in the equivalent circuit of FIG. Secondary winding N2 is center tap 1
1 and is divided into first and second secondary windings N2a and N2b. The primary winding N1 and the secondary winding N2 are wound at different positions on the core 10 as illustrated in FIG. Therefore, the leakage inductances Ls1 and Ls2 are increased, and the stray capacitances Cs7 and Cs8 between the primary winding N1 and the secondary winding N2 are smaller than in the prior art.
【0014】鉄心即ちコア10には金具が接着され、こ
の金具がコ−ルドエンド側ライン9bに接続されてい
る。なお、高周波成分が乗らないコ−ルドエンドとして
のライン9bには、第1及び第2のスイッチQ1 、Q2
及び制御回路7を含むICのケ−スも接続されている。
また、本実施例では、伝導ノイズの低減効果を確実に得
るために、1次巻線N1 のコ−ルドエンド側、即ち図1
で共振用コンデンサCrに近い下側が図4においても下
側に配置されている。従って、図4において1次巻線N
1 のコ−ルドエンド側が2次巻線N2 に最も近く、ホッ
トエンド(高周波の重畳される部分)側が2次巻線N2
から遠くなる。なお、図1の下側の直流ライン9bはコ
−ルドエンドであって、例えば2200pFコンデンサCg
を介してグランド導体8に結合されている。A metal fitting is adhered to the iron core, that is, the core 10, and this metal fitting is connected to the cold end side line 9b. The first and second switches Q1 and Q2 are connected to a line 9b as a cold end where no high-frequency component is applied.
And an IC case including the control circuit 7 is also connected.
Further, in this embodiment, in order to surely obtain the effect of reducing the conducted noise, the cold end side of the primary winding N1, ie, FIG.
The lower side close to the resonance capacitor Cr is also disposed on the lower side in FIG. Therefore, in FIG.
1 is closest to the secondary winding N2, and the hot end (the portion where the high frequency is superimposed) is the secondary winding N2.
From far away. The lower DC line 9b shown in FIG. 1 is a cold end, for example, a 2200 pF capacitor Cg.
To the ground conductor 8.
【0015】本実施例では、1次巻線N1 と2次巻線N
2 とが離間配置され且つコア10がコ−ルドエンドライ
ン9bに接続されているので、1次巻線N1 と2次巻線
N2との間の浮遊容量が極めて小さくなり、50W電源
において3.5pFである。なお、コア10をコ−ルド
エンドに接続しない場合には、1次巻線N1 と2次巻線
N2 との間には上記の3.5pFの容量の他に、1次巻
線N1 とコア10との間の容量(約8pF)と2次巻線
N2 とコア10との間の容量(約9pF)とを有し、こ
れ等の合成容量は約7.7pFになる。In this embodiment, the primary winding N1 and the secondary winding N
2 and the core 10 is connected to the cold end line 9b, so that the stray capacitance between the primary winding N1 and the secondary winding N2 is extremely small. 5 pF. When the core 10 is not connected to the cold end, the primary winding N1 and the core 10 are connected between the primary winding N1 and the secondary winding N2 in addition to the above-mentioned capacitance of 3.5 pF. (Approximately 8 pF) and the capacitance between the secondary winding N2 and the core 10 (approximately 9 pF), resulting in a combined capacitance of approximately 7.7 pF.
【0016】出力整流平滑回路5は第1及び第2の出力
整流ダイオ−ドDo1、Do2と出力平滑用コンデンサCo
とからなる。センタタップ型全波整流回路を構成するた
めに2つのダイオ−ドDo1、Do2のアノ−ドが2次巻線
N2 の一端と他端とに接続され、2つのカソ−ドが共通
接続されている。コンデンサCo の一端は2つのカソ−
ドに接続され、他端はセンタタップ11に接続されてい
る。コンデンサCo に接続された一対の出力端子6a、
6b間には負荷が接続される。The output rectifying and smoothing circuit 5 includes first and second output rectifying diodes Do1 and Do2 and an output smoothing capacitor Co.
Consists of To form a center tap type full-wave rectifier circuit, the anodes of two diodes Do1 and Do2 are connected to one end and the other end of the secondary winding N2, and the two cathodes are commonly connected. I have. One end of the capacitor Co has two cathodes.
The other end is connected to the center tap 11. A pair of output terminals 6a connected to the capacitor Co,
A load is connected between 6b.
【0017】制御回路7は第1及び第2のスイッチQ1
、Q2 をデッドタイムを有して交互にオン・オフする
ものである。なお、一対の出力端子6a、6b間の電圧
を一定に制御するために、制御回路7は一対の出力端子
6a、6bに接続されており、ここの電圧を検出する。
また、制御回路7は可変周波数発振器を含んでおり、出
力電圧を制御する時に第1及び第2のスイッチQ1 、Q
2 のオン・オフ繰返し周波数を変える。The control circuit 7 includes a first switch Q1 and a second switch Q1.
, And Q2 are alternately turned on and off with a dead time. In addition, in order to control the voltage between the pair of output terminals 6a and 6b to be constant, the control circuit 7 is connected to the pair of output terminals 6a and 6b and detects the voltage there.
The control circuit 7 includes a variable frequency oscillator, and controls the first and second switches Q1, Q2 when controlling the output voltage.
Change the on / off repetition frequency of 2.
【0018】図2は図1のスイッチング電源装置の主要
部のみを示す。但し、図2では、図1の入力整流平滑回
路4が電圧Eiの直流電源4′で示されている。また、
出力平滑用コンデンサCo に負荷Ro が接続されてい
る。FIG. 2 shows only the main part of the switching power supply of FIG. However, in FIG. 2, the input rectifying / smoothing circuit 4 of FIG. 1 is represented by a DC power supply 4 'having a voltage Ei. Also,
The load Ro is connected to the output smoothing capacitor Co.
【0019】図3は図2の等価回路を示す。トランスT
は漏洩インダクタンスLs1、Ls2と励磁インダクタンス
Lp と理想トランスに分けて示されている。励磁インダ
クタンスLp は理想トランスの1次巻線N1と第2の漏洩
インダクタンスLs2に対して並列に接続されている。第
1の漏洩インダクタンスLs1は励磁インダクタンスLp
に対して直列に接続されている。なお、第2の漏洩イン
ダクタンスLs2を無視して等価回路を概略的に示すこと
もできる。図3のコンデンサCq は図2の第1及び第2
のコンデンサC1 、C2 の和に相当する。FIG. 3 shows an equivalent circuit of FIG. Transformer T
Are divided into the leakage inductances Ls1 and Ls2, the excitation inductance Lp, and the ideal transformer. The exciting inductance Lp is connected in parallel with the primary winding N1 of the ideal transformer and the second leakage inductance Ls2. The first leakage inductance Ls1 is the excitation inductance Lp
Are connected in series. Note that an equivalent circuit can be schematically shown ignoring the second leakage inductance Ls2. The capacitor Cq of FIG. 3 is the first and second capacitors of FIG.
Of the capacitors C1 and C2.
【0020】本実施例のスイッチング電源装置を駆動す
る時には、第1及び第2のスイッチQ1 、Q2 を図5に
示す約50%のデュ−テイサイクルのパルスから成るゲ
−ト・ソ−ス間電圧Vgs1 、Vgs2 で駆動する。第1及
び第2のゲ−ト・ソ−ス間電圧Vgs1 、Vgs2 のパルス
の相互間にはソフトスイッチングを行うためにt1 〜t
2 区間、t6 〜t7 区間に示すようなデットタイムが設
けられている。第1及び第2のスイッチQ1 、Q2 のオ
ン・オフ繰返し周波数(動作周波数)は、励磁インダク
タンスLp と共振用コンデンサCr とで決まる直列共振
周波数よりも高く設定されている。このため、スイッチ
ング素子から見た負荷は誘導性インピダンスとなり、デ
ッドタイム中はこの誘導性インピダンスであるインダク
タンスLs1+Lp とスイッチの寄生容量であるコンデン
サCq との電圧共振を利用してソフトスイッチングして
いる。また、ソフトスイッチングするため、ゲ−ト信号
は第1及び第2のスイッチQ1 、Q2 が零電圧になるま
ではゲ−ト信号を入らないようにコントロ−ルしてい
る。そして、その制御は最も簡単な周波数制御のみで全
域をカバ−している。動作は大別して、無負荷軽負荷動
作、重負荷動作、負荷短絡動作にわけられる。本実施例
の装置は全ての動作で安定してZVS(ソフトスイッチ
ング)ができ、且つ全ての負荷領域に渡って効率がよ
い。なお,電流共振を伴うDC-DCコンバ−タにおい
て、出力電圧がスイッチング周波数に対して反比例的に
変化することは周知である。When the switching power supply of this embodiment is driven, the first and second switches Q1 and Q2 are switched between the gate and source consisting of a pulse having a duty cycle of about 50% shown in FIG. It is driven by the voltages Vgs1 and Vgs2. Between the pulses of the first and second gate-source voltages Vgs1 and Vgs2, t1 to t1 are used for soft switching.
A dead time is provided as shown in two sections, t6 to t7. The ON / OFF repetition frequency (operating frequency) of the first and second switches Q1 and Q2 is set higher than the series resonance frequency determined by the exciting inductance Lp and the resonance capacitor Cr. For this reason, the load viewed from the switching element becomes inductive impedance, and during the dead time, soft switching is performed using voltage resonance between the inductance Ls1 + Lp, which is the inductive impedance, and the capacitor Cq, which is a parasitic capacitance of the switch. Further, in order to perform soft switching, the gate signal is controlled so as not to input the gate signal until the first and second switches Q1 and Q2 become zero voltage. The control covers the entire area with only the simplest frequency control. The operation is roughly divided into a no-load light-load operation, a heavy-load operation, and a load short-circuit operation. The device of this embodiment can perform ZVS (soft switching) stably in all operations and is efficient over all load regions. It is well known that in a DC-DC converter with current resonance, the output voltage changes in inverse proportion to the switching frequency.
【0021】次に、このスイッチング電源装置の無負荷
軽負荷の動作を図5を参照して次の条件のもとで詳しく
説明する。 (a) コンデンサ、トランス、インタクタンスは理想
的なものとし内部抵抗は無視する。 (b) スイッチQ1 、Q2 、ダイオ−ドDo1、Do2は
理想的なものとし、オン抵抗による電圧降下及びスイッ
チング時間は零とする。 (c) コンデンサCq は第1及び第2のスイッチQ1
、Q2 の寄生容量を含んだ並列コンデンサとする。 (d) 全ての浮遊容量と、配線の抵抗は無視する。図
5は無負荷軽負荷動作の時の各期間の各部の波形を示
す。t1 〜t11の1周期の間に10の期間が存在し、前
半の5つの期間(1〜5)と後半の5つの期間(6〜1
0)はそれぞれ対称的な動作をする。無負荷に近付くに
従って、期間3、4、8、9の時間が短くなり、出力電
圧は正弦波状のピ−ク電圧を整流した形になる。Next, the operation of the switching power supply at no load and light load will be described in detail with reference to FIG. 5 under the following conditions. (A) The capacitors, transformers, and inductances are ideal and the internal resistance is ignored. (B) The switches Q1 and Q2 and the diodes Do1 and Do2 are ideal, and the voltage drop due to the on-resistance and the switching time are zero. (C) The capacitor Cq is connected to the first and second switches Q1
, Q2 in parallel. (D) All stray capacitances and wiring resistances are ignored. FIG. 5 shows the waveform of each part in each period during the no-load light-load operation. There are ten periods during one cycle from t1 to t11, and the first five periods (1 to 5) and the second five periods (6-1)
0) operate symmetrically. As the load approaches, the periods 3, 4, 8, and 9 become shorter, and the output voltage becomes a rectified sinusoidal peak voltage.
【0022】[0022]
【t1 〜t2 期間】t1 〜t2 期間には、図3の等価回
路でLp −Ls1−Cq −Cr の並列共振回路が形成され
る。t1 よりも前には第2のスイッチQ2 に電流が流れ
ており、t1 で第2のスイッチQ2 がオフにされると、
トランスのインダクタンスLs1+Lp に蓄えられていた
エネルギによって、トランスのインダクタンスLs1+L
p と電圧共振コンデンサCq とが共振し、ソフトスイッ
チングする。第2のスイッチQ2 がオフした時、ここに
流れていた電流がコンデンサCq に転流し、第2のスイ
ッチQ2 の電流負担が零になる。これによって、第2の
スイッチQ2 のスイッチングロスが大幅に低減される。
エネルギ−の流れが生じることによって、インダクタン
スLs1+Lp のエネルギで電圧共振コンデンサCp が極
性反転され、電流共振コンデンサCr が充電される。t
2 時点で第1のスイッチQ1 の電圧Vq1はゼロになり、
第2のスイッチQ2 の電圧Vq2は電源電圧Eiになる。
なお、負荷Ro はコンデンサCo から電力が供給され
る。[Period from t1 to t2] During the period from t1 to t2, a parallel resonance circuit of Lp-Ls1-Cq-Cr is formed in the equivalent circuit of FIG. Before t1, a current flows through the second switch Q2, and when the second switch Q2 is turned off at t1,
Due to the energy stored in the inductance Ls1 + Lp of the transformer, the inductance Ls1 + L of the transformer is obtained.
p and the voltage resonance capacitor Cq resonate and perform soft switching. When the second switch Q2 is turned off, the current flowing there is diverted to the capacitor Cq, and the current load on the second switch Q2 becomes zero. As a result, the switching loss of the second switch Q2 is greatly reduced.
As a result of the flow of energy, the polarity of the voltage resonance capacitor Cp is inverted with the energy of the inductance Ls1 + Lp, and the current resonance capacitor Cr is charged. t
At time 2, the voltage Vq1 of the first switch Q1 becomes zero,
The voltage Vq2 of the second switch Q2 becomes the power supply voltage Ei.
The load Ro is supplied with power from the capacitor Co.
【0023】[0023]
【t2 〜t3 期間】t2 〜t3 期間には、図3でLp −
Ls1−D1 −4′−Cq の閉回路で電流が流れる。この
期間には、t2 時点でゼロ電圧になった第1のスイッチ
Q1 の並列ダイオ−ドD1 を通って逆電流が流れる。即
ちt2 〜t3 期間には、インダクタンスLs1+Lp に蓄
えられたエネルギがダイオ−ドD1 を通って放出され
る。この期間内に第1のスイッチQ1 のゲ−ト信号を入
力し、ゼロ電圧で第1のスイッチQ1 をオンにする。こ
の期間のエネルギの流れによって、インダクタンスLs1
+Lp に蓄えられたエネルギとコンデンサCr に蓄えら
れたエネルギがコンデンサCr を放電しながら入力端子
に帰還される。t2 〜t3 期間は、トランスTの2次電
圧Vt /Nが出力電圧E0 と等しくなった時に終了す
る。なお、負荷RoにはコンデンサCo から電力が供給
される 。[Period from t2 to t3] During the period from t2 to t3, Lp −
A current flows in a closed circuit of Ls1-D1-4'-Cq. During this period, a reverse current flows through the parallel diode D1 of the first switch Q1, which has become zero voltage at time t2. That is, during the period from t2 to t3, the energy stored in the inductance Ls1 + Lp is released through the diode D1. During this period, the gate signal of the first switch Q1 is inputted, and the first switch Q1 is turned on at zero voltage. Due to the energy flow during this period, the inductance Ls1
The energy stored in + Lp and the energy stored in the capacitor Cr are fed back to the input terminal while discharging the capacitor Cr. The period from t2 to t3 ends when the secondary voltage Vt / N of the transformer T becomes equal to the output voltage E0. The load Ro is supplied with electric power from the capacitor Co.
【0024】[0024]
【t3 〜t4 期間】t3 〜t4 期間には、前のt1 〜t
2 期間の電流経路に、Lp −Ls2−N1 の閉回路と、ダ
イオ−ドDo1の導通によるN2a−Do1−Co 及びRo の
閉回路の電流経路が加わる。この期間は入力側に電力が
帰還され、かつ、出力側にも電力が出力される。エネル
ギの流れとして、インダクタンスLs1+Lp に蓄えられ
たエネルギとコンデンサCr のエネルギとがコンデンサ
Cr を放電しながら第1のスイッチQ1 の並列ダイオ−
ドDq1を通して入力側に帰還される流れと、出力側に出
力される流れとの両方が生じる。t3 〜t4 期間は第1
のダイオ−ドD1 の電流が零になった時に終了する。[T3 to t4 period] During the t3 to t4 period, the previous t1 to t4
A current path of a closed circuit of Lp-Ls2-N1 and a current path of a closed circuit of N2a-Do1-Co and Ro due to conduction of the diode Do1 are added to the current path for two periods. During this period, power is fed back to the input side and power is also output to the output side. As an energy flow, the energy stored in the inductance Ls1 + Lp and the energy of the capacitor Cr discharge the capacitor Cr while discharging the parallel diode of the first switch Q1.
Both the flow returned to the input side through the node Dq1 and the flow output to the output side occur. The period from t3 to t4 is the first
The process ends when the current of the diode D1 becomes zero.
【0025】[0025]
【t4 〜t5 期間】t4 〜t5 期間には、4′−Q1 −
Ls1−Ls2−N1 −Cr の回路及び4′−Q1 −Ls1−
Lp −Cr の回路が形成される。トランスの2次側は前
の区間と同一のN22−Do1−Co 及びRo である。この
期間には、第1のスイッチQ1 がオンし、電源4′から
電力が供給され、2次側に電力を供給すると共に共振用
コンデンサCr を充電する。このt4 〜t5 期間は出力
電流Ido1 が零になった時に終了する。[Period from t4 to t5] During the period from t4 to t5, 4'-Q1-
The circuit of Ls1-Ls2-N1-Cr and 4'-Q1-Ls1-
The circuit of Lp-Cr is formed. The secondary side of the transformer is N22-Do1-Co and Ro which are the same as in the previous section. During this period, the first switch Q1 is turned on, and power is supplied from the power supply 4 'to supply power to the secondary side and charge the resonance capacitor Cr. The period from t4 to t5 ends when the output current Ido1 becomes zero.
【0026】[0026]
【t5 〜t6 期間】t5 〜t6 期間は第1の出力ダイオ
−ドDo1の電流Ido1 が零になり、トランスTの2次巻
線N2 が開放状態即ち無負荷状態となった期間である。
この期間には4′−Q1 −Ls1−Lp −Cr の閉回路に
電流が流れ、コンデンサCr とインダクタンスLs1+L
p が充電される。なお、負荷Ro にはコンデンサCo か
ら電力が供給される。この期間はt6 で第1のスイッチ
Q1 のゲ−ト信号をオフにすることによって終了する。[Period from t5 to t6] The period from t5 to t6 is a period when the current Ido1 of the first output diode Do1 becomes zero and the secondary winding N2 of the transformer T is in an open state, that is, a no-load state.
During this period, a current flows through the closed circuit of 4'-Q1-Ls1-Lp-Cr, and the capacitor Cr and the inductance Ls1 + L
p is charged. The load Ro is supplied with power from the capacitor Co. This period is ended by turning off the gate signal of the first switch Q1 at t6.
【0027】[0027]
【t6 〜t11期間】t6 〜t11期間はt1 〜t6 期間と
対称的動作となる。従って、各期間の電流経路のみを示
して詳しい説明を省略する。t6 〜t7 期間には、Cq
−Ls1−Lp −Cr の電圧共振回路が形成され、且つC
o- Ro の回路が形成される。t7 〜t8 期間には、Ls
1−Lp −Cr −D2 の閉回路が形成され、且つCo−R
o の回路が形成される。t8 〜t9 期間には、前のt7
〜t8 期間と同一の電流経路が生じる他に、Lp−N1
−Ls2の回路が形成され、且つN2b−Do2−Co 及びR
o の回路が形成される。t9 〜t10期間には、Cr −N
1 −Ls2−Ls1−Q2 の閉回路及びCr −Lp−Ls1−
Q2 の閉回路が形成され、且つ2次側にはt8 〜t9 期
間と同一の電流経路が生じる。t10〜t11期間には、C
r −Lp −Ls1−Q2 の閉回路及びCo −Ro の閉回路
が生じる。[Period t6 to t11] The period t6 to t11 operates symmetrically to the period t1 to t6. Therefore, only the current path in each period is shown, and detailed description is omitted. During the period from t6 to t7, Cq
-Ls1-Lp-Cr voltage resonance circuit is formed, and C
An o-Ro circuit is formed. During the period from t7 to t8, Ls
A closed circuit of 1-Lp-Cr-D2 is formed and Co-R
The circuit of o is formed. During the period from t8 to t9, the previous t7
In addition to the occurrence of the same current path as the period t8,
-Ls2 circuit is formed and N2b-Do2-Co and R
The circuit of o is formed. In the period from t9 to t10, Cr-N
1 -Ls2-Ls1-Q2 closed circuit and Cr-Lp-Ls1-
A closed circuit of Q2 is formed, and the same current path occurs on the secondary side as in the period from t8 to t9. In the period from t10 to t11, C
A closed circuit of r-Lp-Ls1-Q2 and a closed circuit of Co-Ro are generated.
【0028】本実施例のスイッチング電源装置では電流
共振と電圧共振との両方が使用されており、トランス電
圧Vt は全体として図5(A)に示すように台形波にな
り、図5(B)に示す従来のハ−フブリッジ型の方形波
電圧に比べて高調波成分が少なくなる。また、第1及び
第2のスイッチQ1 、Q2 のゼロボルトスイッチングを
達成することができ、電力損失の低減を図ることができ
る。また、ノイズの低減を図ることができる。In the switching power supply of this embodiment, both current resonance and voltage resonance are used, and the transformer voltage Vt becomes a trapezoidal wave as a whole as shown in FIG. The harmonic components are reduced as compared with the conventional half-bridge type square wave voltage shown in FIG. Further, zero volt switching of the first and second switches Q1 and Q2 can be achieved, and power loss can be reduced. Further, noise can be reduced.
【0029】[0029]
【伝導ノイズのメカニズム】伝導ノイズとはスイッチン
グ電源から商用入力線を伝わって外部に出るノイズのこ
とであり、他の電子機器に悪影響を及ぼす。図7に伝導
ノイズを測定する測定回路の概略とLISN回路20と
グランドG(接地)間に流れる電流の経路を示す。ノイ
ズ電流はスイッチングの高周波が重畳された伝導部品か
ら、浮遊容量Cs を通ってグランドGに流れる。グラン
ドGに流れたノイズ電流はLISNを通って、スイッチ
ング回路に戻る。この時LISNを通るノイズ電流が5
0Ωの抵抗27〜30の両端に表れ伝導ノイズとして測
定される。なお、LISN回路20は例えば50μHの
2つのインダクタ21、22と、例えば0.1μFの4
つのコンデンサ23〜26と、例えば50オ−ムの4つ
の抵抗27、28、29、30とからなる。また信号源
31は60kHZ の信号を発生する。[Mechanism of conducted noise] Conducted noise is noise that is transmitted from a switching power supply to a commercial input line and goes outside, and has a bad influence on other electronic devices. FIG. 7 shows an outline of a measurement circuit for measuring conducted noise and a path of a current flowing between the LISN circuit 20 and the ground G (ground). The noise current flows from the conductive component on which the switching high frequency is superimposed to the ground G through the stray capacitance Cs. The noise current flowing to the ground G returns to the switching circuit through the LISN. At this time, the noise current passing through LISN is 5
Appears at both ends of 0Ω resistors 27-30 and is measured as conducted noise. The LISN circuit 20 includes, for example, two inductors 21 and 22 of 50 μH and a four inductor of 0.1 μF, for example.
It comprises four capacitors 23-26 and four resistors 27, 28, 29, 30 of, for example, 50 ohms. The signal source 31 generates a signal of 60 kHz.
【0030】図8は、図1の実際の回路の各部の浮遊容
量 とノイズ測定を示す。スイッチング電源装置の主な
浮遊容量として、一対の直流ラインとグランド導体8と
の間の容量Cs1、Cs2、2つのスイッチQ1 、Q2 の間
とグランド導体8との間の容量Cs3、トランスの2次巻
線N2aの上端とグランド導体8との間の容量Cs4、一対
の直流出力ラインとグランド導体8との間の容量Cs5、
Cs6、図1においても示した1次巻線N1 と2次巻線N
2 との間の容量Cs7、Cs8がある。ホットエンド(高周
波の重畳された回路)とグランドG間の浮遊容量である
Cs3、Cs4、Cs7が伝導ノイズに大きく影響し、コ−ル
ドエンド(高周波の重畳されていない回路)とグランド
G間の浮遊容量であるCs1、Cs2、Cs5、Cs6はあまり
影響しない。グランドGに伝わったノイズ電流は浮遊容
量Cs と接地コンデンサCgで分圧され、接地コンデン
サCgの両端の電圧がLf1、Lf2、Lf3、Cf3、Cf4か
らなるフィルタを通って減衰した後に、LISN回路2
0で伝導ノイズとして測定される。この回路を低ノイズ
にするために次の方法が考えられる。 (1) ノイズ発生源の電圧を低くする。 (2) ノイズ発生源の数を減らす。 (3) ホットエンド(高周波の重畳された伝導部品)
とグランドG間の浮遊容量を極力少なくする。 (4) 浮遊容量を減らせない時はホットエンドの導電
部品とグランドG間にコ−ルドエンドの導体を入れてシ
−ルドしグランドGへの高周波電流が流れないようにす
る。 (5) ラインフィルタを強化する。FIG. 8 shows the measurement of stray capacitance and noise of each part of the actual circuit of FIG. The main stray capacitances of the switching power supply include capacitances Cs1 and Cs2 between a pair of DC lines and the ground conductor 8, capacitance Cs3 between the two switches Q1 and Q2 and the ground conductor 8, and secondary transformer. A capacitance Cs4 between the upper end of the winding N2a and the ground conductor 8, a capacitance Cs5 between the pair of DC output lines and the ground conductor 8,
Cs6, the primary winding N1 and the secondary winding N also shown in FIG.
2 between the capacitors Cs7 and Cs8. Cs3, Cs4, and Cs7, which are stray capacitances between the hot end (circuit on which high frequency is superimposed) and the ground G, greatly affect the conduction noise, and are stray between the cold end (circuit on which high frequency is not superimposed) and the ground G. The capacitances Cs1, Cs2, Cs5, and Cs6 have little effect. The noise current transmitted to the ground G is divided by the stray capacitance Cs and the ground capacitor Cg, and after the voltage across the ground capacitor Cg is attenuated through the filter composed of Lf1, Lf2, Lf3, Cf3 and Cf4, the LISN circuit 2
At 0 it is measured as conducted noise. The following methods are conceivable for making this circuit low noise. (1) Reduce the voltage of the noise source. (2) Reduce the number of noise sources. (3) Hot end (conductive parts with high frequency superimposed)
The stray capacitance between the ground and the ground G is minimized. (4) If the stray capacitance cannot be reduced, insert a cold-end conductor between the hot-end conductive component and the ground G to shield it so that no high-frequency current flows to the ground G. (5) Strengthen the line filter.
【0031】[0031]
【ノイズ発生源】ノイズ源として、1次側にはメインス
イッチQ1 、Q2 のスイッチング電圧があり、2次側に
はトランスTで変圧されたスイッチング電圧と整流ダイ
オ−ドDo1、Do2のリカバリ時に発生するノイズ電圧が
ある。その他、トランスTとラインフィルタの電磁的な
結合等によって発生するノイズがある。本実施例のスイ
ッチング電源装置はハ−フブリッジ型であり、ホットエ
ンドの電圧がフライバックコンバ−タ、フォワ−ドコン
バ−タに比べて、約半分になる。従って、フライバック
又はフォワ−ドコンバ−タと同じ浮遊容量ならばノイズ
電流は約1/2になる。また、本実施例のメインスイッ
チQ1 、Q2 の電圧Vq1、Vq2は図5(A)の台形波の
ような波形になる。この為図5(B)の矩形波のような
波形になるハ−ドスイッチングに比べてスイッチング周
波数の高調波含有率が少ない。本実施例によれば基本波
を60kHZとすると1.8MHZ以上の所では高調波が非
常に小さくなる。また、2次側の出力ダイオ−ドDo1、
Do2の電流がコンデンサCr とリアクトルLs1+Ls2の
電流共振に基づいて流れるので、ダイオ−ドDo1、D2
から発生するノイスが比較的小さい。[Noise source] As a noise source, the switching voltage of the main switches Q1 and Q2 is on the primary side, and the switching voltage generated by the transformer T and the rectification diodes Do1 and Do2 are recovered on the secondary side. There is a noise voltage. In addition, there is noise generated by electromagnetic coupling between the transformer T and the line filter. The switching power supply of this embodiment is of a half-bridge type, and its hot-end voltage is about half that of a flyback converter and a forward converter. Therefore, if the stray capacitance is the same as that of the flyback or forward converter, the noise current is reduced to about 1/2. Further, the voltages Vq1 and Vq2 of the main switches Q1 and Q2 of the present embodiment have a waveform like a trapezoidal wave in FIG. For this reason, the harmonic content of the switching frequency is smaller than that of the hard switching which has a waveform like a rectangular wave in FIG. According to the present embodiment, when the fundamental wave is set to 60 kHz, the harmonics become extremely small at a frequency of 1.8 MHz or higher. Also, the secondary side output diode Do1,
Since the current of Do2 flows based on the current resonance between the capacitor Cr and the reactor Ls1 + Ls2, the diodes Do1, D2
The noise generated from the water is relatively small.
【0032】[0032]
【ホットエンド、コ−ルドエンド】本実施例のメイン回
路は、FETスイッチQ1 、Q2 を含むサンケン電気株
式会社製のパワ−IC(STR−Z4304)から成
る。このICはケ−スがコ−ルドエンドになっている
為、浮遊容量によるノイズ電流を発生しなく、またIC
放熱器もコ−ルドエンドに出来るので低ノイズには非常
に有利である。普通、フライバックコンバ−タ、フォワ
−ドコンバ−タではFETのドレインがホットエンドに
なってしまい、放熱器もホットエンドになってしまうた
め浮遊容量によるノイズ電流の発生が大きい。[Hot end, Cold end] The main circuit of this embodiment is composed of a power IC (STR-Z4304) manufactured by Sanken Electric Co., Ltd., which includes FET switches Q1 and Q2. This IC does not generate noise current due to stray capacitance because the case is at the cold end.
Since the radiator can be formed at the cold end, it is very advantageous for low noise. Normally, in flyback converters and forward converters, the drain of the FET becomes a hot end and the radiator also becomes a hot end, so that a large amount of noise current is generated due to stray capacitance.
【0033】[0033]
【測定結果】本実施例に従う入力電圧100V、出力電
圧15V、出力電流3.3A、出力電力50Wのスツチ
ング電源装置の伝導ノイズ測定結果を図9に示し、また
輻射ノイズの測定結果を図11に示す。また、測定に使
った電波暗室の暗伝導ノイズを図11に、暗輻射ノイズ
を図12に示す。これから明らかなように本実施例によ
れば超低ノイズ電源装置を提供することが出来る。即
ち、本実施例によれば、伝導ノイズをクラスAよりも4
0dB低く、クラスBよりも30db 低いノイズレベル
とすることができる。比較のために図13に従来の50
Wスイッチング電源装置の伝導ノイズを示す。図9の本
実施例の伝導ノイズは図13の従来の伝導ノイズよりも
大幅に低い。本実施例のノイズレベルは、商用トランス
+トランジスタで構成したドロッパ電源の商用整流用の
ダイオ−ドから発生するノイズレベルよりも低かった。
また、フィルタを強化した時に増えやすい漏洩電流をA
C100V、50Hzで測定して0.2mAに抑える事が
出来た。[Measurement Results] FIG. 9 shows the conduction noise measurement results of the stitching power supply according to the present embodiment having an input voltage of 100 V, an output voltage of 15 V, an output current of 3.3 A, and an output power of 50 W, and FIG. Show. FIG. 11 shows dark conduction noise in an anechoic chamber used for measurement, and FIG. 12 shows dark radiation noise. As is clear from this, according to the present embodiment, an ultra-low noise power supply device can be provided. That is, according to this embodiment, the conducted noise is 4 times higher than that of class A.
The noise level can be 0 dB lower and 30 dB lower than class B. For comparison, FIG.
4 shows conduction noise of a W switching power supply. The conduction noise of this embodiment of FIG. 9 is significantly lower than the conventional conduction noise of FIG. The noise level of the present embodiment was lower than the noise level generated from the commercial rectification diode of the dropper power supply composed of the commercial transformer and the transistor.
Also, the leakage current that tends to increase when the filter is strengthened is A
C was measured at 100 V and 50 Hz, and was able to be suppressed to 0.2 mA.
【0034】図14は本実施例のスイッチング電源装置
の交流入力電圧とスイッチング周波数との関係を無負
荷、軽負荷、全負荷に分けて示すものである。これから
明らかなように第1及び第2のスイッチQ1 、Q2 のス
イッチング周波数は負荷が軽くなるに従って上昇し、ま
た入力電圧が上昇するにつれて上昇する。FIG. 14 shows the relationship between the AC input voltage and the switching frequency of the switching power supply of the present embodiment for no load, light load, and full load. As is apparent from this, the switching frequency of the first and second switches Q1 and Q2 increases as the load decreases, and increases as the input voltage increases.
【0035】図15は本実施例のスイッチング電源装置
の出力電流と効率との関係を、交流入力電圧(INPU
T)85V、100V、132Vとに分けて示す。従来
のフォワ−ドコンバ−タ等では入力電圧が高くなると効
率が低下するが、本実施例では入力電圧が低いと効率が
悪くなっている。この原因として、トランスの巻数比以
上に昇圧させる昇圧型であるため、入力電圧が低いと励
磁インダクタンスLp3の励磁電流を増加させて昇圧させ
るためである。FIG. 15 shows the relationship between the output current and the efficiency of the switching power supply of the present embodiment in terms of the AC input voltage (INPU).
T) 85V, 100V and 132V are shown separately. In a conventional forward converter or the like, the efficiency decreases when the input voltage increases, but in the present embodiment, the efficiency decreases when the input voltage is low. The reason for this is that, because of the step-up type in which the voltage is stepped up beyond the turns ratio of the transformer, if the input voltage is low, the exciting current of the exciting inductance Lp3 is increased to step up.
【0036】本実施例で採用した低ノイズ化手段を次に
まとめて示す。 (1) トランスTのコア10をコ−ルドエンドに接続
した。 (2) トランスの1次と2次巻線N1 、N2 を離間配
置し、且つコア10をコ−ルドエンドに接続することに
よって1次巻線N1 と2次巻線N2 との間の浮遊容量を
フォワ−ドコンバ−タのトランスの約1/20にした。
フォワ−ドコンバ−タのトランス出は普通50〜100
pFであるが、本方式のトランスではコア10をコ−ル
ドエンドに接続することによって3.5pFに出来た。 (3) コンバ−タのスイッチQ1 、Q2 は全て電圧ソ
フトスイッチングで動作させた。 (4) コンバ−タからの出力電圧をフォワ−ドコンバ
−タの約1/2にした。 (5) パワ−ICのケ−ス及びフィンをコ−ルドエン
ドにした。フォワ−ドコンバ−タではFETのボディの
ドレインがホットエンドになる。 (6) 出力整流のダイオ−ドのボディをコ−ルドエン
ドにした。 (7) 出力ダイオ−ドIo1、Io2の電流波形を電流共
振波形にした。 (8) トランスの2次巻線N2 の2つの巻線N2a、N2
bをバイファイラ巻とすることによってこれ等の間の漏
洩インダクタンスを小さくした。 (9) ノイズフィルタとトランスの接近を避けた。 (10) 入力端子と出力端子の接近を避けた。 (11) ノイズフィルタを強化した。 (12) 分割巻することによってノイズフィルタの入
出力間容量を少なくした。 (13) トランスTと整流ダイオ−ドDo1、Do2との
距離を極力短くした。 (14) メインスイッチにフェライトビ−ズを入れ
た。即ちスイッチQ2 のドレイン電流通路と出力端子に
フェライトビ−ズを入れた。 (15) 出力ダイオ−ドDo1、Do2に並列にCR(4
70pF+2.2Ω)を接続した。なお、Cのみでもよ
い。 (16) 制御回路7の電源用ダイオ−ドに並列に10
0pFのコンデンサを接続した。なお、CRを並列接続
してもよい。上記(13)〜(16)は時に高域ノイズ
対策として有効である。The noise reduction means employed in this embodiment will be summarized below. (1) The core 10 of the transformer T was connected to a cold end. (2) The stray capacitance between the primary winding N1 and the secondary winding N2 can be reduced by arranging the primary and secondary windings N1 and N2 of the transformer apart from each other and connecting the core 10 to the cold end. It was about 1/20 of the transformer of the forward converter.
Transformer of forward converter is usually 50-100
In the case of the transformer of the present invention, the core 10 was connected to the cold end in the transformer according to the present invention, and the pF was increased to 3.5 pF. (3) All the switches Q1 and Q2 of the converter were operated by voltage soft switching. (4) The output voltage from the converter is reduced to about 1/2 that of the forward converter. (5) The case and fin of the power IC were used as cold ends. In the forward converter, the drain of the body of the FET becomes a hot end. (6) The body of the diode for output rectification is cold-ended. (7) The current waveforms of the output diodes Io1 and Io2 are changed to current resonance waveforms. (8) Two windings N2a and N2 of the secondary winding N2 of the transformer
By making b a bifilar winding, the leakage inductance between them was reduced. (9) Avoidance of the noise filter and the transformer. (10) The approach of the input terminal and the output terminal was avoided. (11) The noise filter has been strengthened. (12) The capacity between the input and output of the noise filter is reduced by division winding. (13) The distance between the transformer T and the rectifier diodes Do1 and Do2 is minimized. (14) A ferrite bead is inserted in the main switch. That is, a ferrite bead is inserted in the drain current path and the output terminal of the switch Q2. (15) CR (4) is connected in parallel with the output diodes Do1 and Do2.
70 pF + 2.2Ω). Note that only C may be used. (16) 10 parallel to the power supply diode of the control circuit 7
A 0 pF capacitor was connected. Note that CRs may be connected in parallel. The above (13) to (16) are sometimes effective as measures against high frequency noise.
【0037】本実施例の超低ノイズ、小型、軽量、高効
率の電源装置は、今までノイズ問題でドロッパ電源しか
使えなかった医療機器、測定器、無線通信機、低レベル
の信号を扱う機器等にも使用することができる。なお,
本実施例のスイツチング電源装置の外形寸法を示すと,
幅125mm,奥行き80mm、高さ12.5mmであって、極め
て小さい。The ultra-low-noise, small-sized, light-weight, and high-efficiency power supply device of the present embodiment is a medical device, a measuring device, a radio communication device, or a device that handles low-level signals, which could only use a dropper power supply due to noise problems. Etc. can also be used. In addition,
The external dimensions of the switching power supply of this embodiment are shown below.
The width is 125 mm, the depth is 80 mm, and the height is 12.5 mm, which is extremely small.
【0038】[0038]
【変形例】本発明は上述の実施例に限定されるものでな
く、例えば次の変形が可能なものである。 (1) 漏洩インダクタンスLs1,Ls2が十分に得
られない時には、個別のインダクタを共振用コンデンサ
Crに直列に接続することができる。 (2) 図1においてコンデンサC1,C2は第1及び
第2のスイッチQ1,Q2の寄生容量とし、この寄生容
量を補う目的で第2のスイッチQ2に並列に別個コンデ
ンサを接続することができる。 (3) コア10を図1の直流ライン9bに接続するこ
とができる。[Modifications] The present invention is not limited to the above-described embodiment, and for example, the following modifications are possible. (1) When sufficient leakage inductances Ls1 and Ls2 cannot be obtained, individual inductors can be connected in series to the resonance capacitor Cr. (2) In FIG. 1, the capacitors C1 and C2 are parasitic capacitances of the first and second switches Q1 and Q2, and a separate capacitor can be connected in parallel to the second switch Q2 for the purpose of supplementing the parasitic capacitance. (3) The core 10 can be connected to the DC line 9b in FIG.
【図1】第1の実施例のスイッチング電源装置を示す回
路図である。FIG. 1 is a circuit diagram illustrating a switching power supply device according to a first embodiment.
【図2】図1のスイッチング電源装置の主要部を示す回
路図である。FIG. 2 is a circuit diagram showing a main part of the switching power supply device of FIG.
【図3】図2の等価回路図である。FIG. 3 is an equivalent circuit diagram of FIG.
【図4】図1の高周波トランスを概略的に示す断面図で
ある。FIG. 4 is a sectional view schematically showing the high-frequency transformer of FIG.
【図5】図1のスイッチング回路及び従来のスイッチン
グ回路の出力電圧を概略的に示す波形図である。FIG. 5 is a waveform diagram schematically showing output voltages of the switching circuit of FIG. 1 and a conventional switching circuit.
【図6】図1の各部の状態を概略的に示す波形図であ
る。FIG. 6 is a waveform diagram schematically showing a state of each unit in FIG. 1;
【図7】ノイズ測定を説明するための回路図である。FIG. 7 is a circuit diagram for explaining noise measurement.
【図8】図1のスイッチング電源装置の浮遊容量とノイ
ズの流れを示す回路図である。FIG. 8 is a circuit diagram showing a flow of stray capacitance and noise of the switching power supply device of FIG. 1;
【図9】第1の実施例の伝導ノイズ特性を示す図であ
る。FIG. 9 is a diagram showing a conduction noise characteristic of the first embodiment.
【図10】第1の実施例の輻射ノイズ特性を示す図であ
る。FIG. 10 is a diagram illustrating radiation noise characteristics of the first embodiment.
【図11】電波暗室の伝導ノイズ特性を示す図である。FIG. 11 is a diagram showing a conduction noise characteristic of an anechoic chamber.
【図12】電波暗室の輻射ノイズ特性を示す図である。FIG. 12 is a diagram illustrating radiation noise characteristics of an anechoic chamber.
【図13】従来のスイッチング電源装置の伝導ノイズ特
性を示す図である。FIG. 13 is a diagram showing a conduction noise characteristic of a conventional switching power supply device.
【図14】第1の実施例の入力電圧とスイッチング周波
数との関係を示す図である。FIG. 14 is a diagram illustrating a relationship between an input voltage and a switching frequency according to the first embodiment.
【図15】第1の実施例の出力電流と効率の関係を示す
図である。FIG. 15 is a diagram showing the relationship between output current and efficiency in the first embodiment.
Q1,Q2 第1及び第2のスイッチ T トランス Cr 電流共振用コンデンサ C1,C2 電圧共振用コンデンサ N1,N2 1次及び2次巻線 Cs7,Cs8 浮遊容量 10 コア Q1, Q2 First and second switches T transformer Cr Current resonance capacitor C1, C2 Voltage resonance capacitor N1, N2 Primary and secondary windings Cs7, Cs8 Floating capacitance 10 core
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平8−111977(JP,A) 特開 平9−289774(JP,A) 特開 平10−327577(JP,A) INTELEC98、K.Morit a、Novel Ultra Low− noise soft switch− mode Power Supply、 (58)調査した分野(Int.Cl.7,DB名) H02M 3/28 H02M 3/335 ────────────────────────────────────────────────── ─── Continuation of the front page (56) References JP-A-8-111977 (JP, A) JP-A-9-289774 (JP, A) JP-A-10-327577 (JP, A) Morita, Novel Ultra Low-noise soft switch-mode Power Supply, (58) Fields investigated (Int. Cl. 7 , DB name) H02M 3/28 H02M 3/335
Claims (3)
端子間に接続された第1及び第2のスイッチの直列回路
と、コアとこのコアに巻回された1次巻線及び2次巻線
とを有する出力トランスと、前記第2のスイッチに対し
て前記1次巻線を介して並列に接続された共振用コンデ
ンサと、前記2次巻線に接続された出力整流平滑回路
と、前記第1及び第2のスイッチを交互にオン・オフ制
御するための制御回路とを備え、 前記1次巻線と前記2次巻線とは相互間の浮遊容量を低
減するようにトランスのコアの異なる位置に配置され、
且つ前記1次巻線の高周波が重畳されない側の端が前記
2次巻線に対して前記1次巻線の高周波が重畳される側
の端よりも近くなるように前記1次巻線が配置され、且
つ前記コアが、高周波が重畳されない回路導体に接続さ
れていることを特徴とするスイッチング電源装置。A DC power supply and a pair of DC power supplies of the DC power supply.
Series circuit of first and second switches connected between terminals
And a core and a primary winding and a secondary winding wound on the core
And an output transformer having:
Resonant capacitor connected in parallel through the primary winding
Output rectifying / smoothing circuit connected to the secondary winding
And the first and second switches are turned on and off alternately.
A control circuit for controlling the primary winding and the secondary winding are arranged at different positions of a transformer core so as to reduce stray capacitance therebetween.
The primary winding is arranged such that the end of the primary winding on which the high frequency is not superimposed is closer to the secondary winding than the end of the primary winding on which the high frequency is superimposed. Wherein the core is connected to a circuit conductor on which a high frequency is not superimposed.
列に接続された第1及び第2のコンデンサ又は寄生容量
を有し、 前記制御回路は前記第1及び第2のスイッチをデットタ
イムを有して交互にオン・オフ制御するように構成さ
れ、 前記第1及び第2のスイッチのタ−ンオフ時には前記第
1及び第2のスイッチの両端子間電圧を傾斜を有して徐
々に立ち上げ、前記第1及び第2のスイッチをオフから
オンに転換させる時には前記デッドタイムの間に前記第
1及び第2のスイッチの両端子間電圧を零又はほぼ零に
することができるように前記第1及び第2のコンデンサ
又は寄生容量及び前記1次巻線のインダクタンス及び前
記デッドタイムの時間幅が設定されて いることを特徴と
する請求項1記載のスイッチング電源装置。2. The apparatus according to claim 1, wherein said first and second switches are parallel to each other.
First and second capacitors or parasitic capacitances connected to a column
And the control circuit has a first switch and a second switch.
It is configured to perform on / off control alternately
It is, the first and second switches of data - during turnoff the first
The voltage between both terminals of the first and second switches is gradually increased
Start up each time and turn off the first and second switches
When switching on, during the dead time,
The voltage between both terminals of the first and second switches is set to zero or almost zero.
So that the first and second capacitors can be
Or the parasitic capacitance and the inductance of the primary winding and the
2. The switching power supply according to claim 1, wherein a time width of the dead time is set .
記第2のスイッチを前記直流電源に接続するための導体
であることを特徴とする請求項1又は2記載のスイッチ
ング電源装置。3. The circuit conductor on which the high frequency is not superimposed is
Conductor for connecting the second switch to the DC power supply
3. The switching power supply device according to claim 1, wherein:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11059466A JP3087846B1 (en) | 1999-03-05 | 1999-03-05 | Switching power supply |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11059466A JP3087846B1 (en) | 1999-03-05 | 1999-03-05 | Switching power supply |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000134370A Division JP2000333456A (en) | 2000-01-01 | 2000-05-08 | Switching power-supply apparatus |
Publications (2)
Publication Number | Publication Date |
---|---|
JP3087846B1 true JP3087846B1 (en) | 2000-09-11 |
JP2000262054A JP2000262054A (en) | 2000-09-22 |
Family
ID=13114127
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11059466A Expired - Lifetime JP3087846B1 (en) | 1999-03-05 | 1999-03-05 | Switching power supply |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3087846B1 (en) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002119053A (en) * | 2000-10-10 | 2002-04-19 | Onkyo Corp | Switching regulator |
JP4496642B2 (en) * | 2000-11-29 | 2010-07-07 | 富士電機システムズ株式会社 | DC-DC converter |
WO2006084505A1 (en) * | 2005-02-09 | 2006-08-17 | Schaffner Emv Ag | Active emc filter for medical applications |
JP5407197B2 (en) * | 2008-07-01 | 2014-02-05 | 富士電機株式会社 | Switching power supply |
JP5500438B2 (en) * | 2009-03-30 | 2014-05-21 | ミネベア株式会社 | Load drive device |
JP5434370B2 (en) * | 2009-08-26 | 2014-03-05 | サンケン電気株式会社 | Resonant switching power supply |
IL271448A (en) * | 2019-12-15 | 2021-06-30 | Visic Tech Ltd | Over-voltage protection circuitry |
-
1999
- 1999-03-05 JP JP11059466A patent/JP3087846B1/en not_active Expired - Lifetime
Non-Patent Citations (1)
Title |
---|
INTELEC98、K.Morita、Novel Ultra Low−noise soft switch−mode Power Supply、 |
Also Published As
Publication number | Publication date |
---|---|
JP2000262054A (en) | 2000-09-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5434767A (en) | Power converter possessing zero-voltage switching and output isolation | |
US5231563A (en) | Square wave converter having an improved zero voltage switching operation | |
Huang et al. | High-Frequency high-efficiency $ CLL $ resonant converters with synchronous rectifiers | |
US6970366B2 (en) | Phase-shifted resonant converter having reduced output ripple | |
EP1816537A2 (en) | Switching power supply circuit | |
EP1830459A2 (en) | Switching power supply circuit | |
EP2670039A1 (en) | Quasi resonant push-pull converter and control method thereof | |
JPS59178970A (en) | Regulated dc/dc converter | |
KR20070038921A (en) | Switching power supply circuit | |
US5973946A (en) | Power-factor improvement converter | |
US20060139970A1 (en) | Method of operating a resonant push-pull converter in an above resonant frequency mode | |
US7138791B2 (en) | Logic controlled high voltage resonant switching power supply | |
EP1760868A2 (en) | Switching power supply circuit | |
JP3087846B1 (en) | Switching power supply | |
US20170019032A1 (en) | Electronic converter, and corresponding method for designing a magnetic component | |
US20060176034A1 (en) | Multi-resonant dc-dc converter | |
JP4352444B2 (en) | Resonant converter | |
Li et al. | An efficiency-oriented two-stage structure employing partial power regulation | |
US20080278971A1 (en) | Forward-forward converter | |
CN112467989B (en) | Quasi-single-stage high-power-factor alternating current-direct current converter | |
JPH09117146A (en) | Switching power supply | |
KR100485772B1 (en) | Dc/dc soft switching converter | |
JP2917857B2 (en) | Resonant converter device | |
JP2751961B2 (en) | DC / DC converter | |
Jang et al. | New quasi-square wave and multi-resonant integrated magnetic zero voltage switching converters |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070714 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080714 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090714 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100714 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100714 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110714 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110714 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120714 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120714 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130714 Year of fee payment: 13 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |