JPH0315957A - コンピュータ・システム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 Ａ．産業上の利用分野 本発明は一般にコンピュータの分野，特にコンピュータ
で使用される動的キャッシュに関する．Ｂ．従来技術及
びその問題点 データ・キャッシュは技術的に広く知られ、多種類のコ
ンピュータで動作を向上させるために用いられている．
本発明は主として一般にディスクとして知られている直
接アクセス記憶装置（ＤＡＳＤ）とのＩ／Ｏ動作を高め
るのに役立つキャッシュについて記述する． このようなキャッシュは主記憶装置の一部，即ちディス
クに常駐するデータ・ファイルの頻用される部分を包含
するバッファとして作動するメモリを用いる．主記憶装
置（一般に固体ＲＡＭ）のアクセスは通常はディスク（
機械的な装置）のアクセスよりもかなり速い．プロセッ
サが必要とすると見込まれるデータを実際にプロセッサ
が必要とする以前にメモリに持込むことにより、種々の
ファイルＩ／Ｏの実行を大幅に向上させることができる
， データ・キャッシュは，オペレーティング・システムと
ディスクの間にバッファのセットを挿入することにより
，これを行うことができる．データ・キャッシュ・プロ
グラムはこのバッファのセットを維持し．ディスクにデ
ータが要求されたときもしバッファ中に該データがあれ
ばディスクからではなくバッファの１つから該要求が濶
たされるようにこれらのバッファを管理する．その結果
，かなり高速なディスク・アクセスが得られる．ディス
クに対する要求が出され且つデータがバッファのｌつに
ないとき該要求がオペレーティング・システムに戻され
る前に該データが（少なくとも）１つのバッファに読込
まれるようにバッファは維持される．これはアクセス中
の新しいデータをキャッシュが取得することを可能にす
る．キャッシュは参照頻度が低い”古い”データを高い
参照頻度が見込まれる”新しい”データと置き換えるこ
とができるようにもバッファを維持しなければならない
．キャッシュは全てのバッファのリスト即ちディレクト
リを維持することによりこれを行う．該リストは使用頻
度の高いバッファがリストの一方の端に近く、使用頻度
の低いバッファが他方の端に近いように維持される．も
しキャッシュが（新しいデータの）バッファを必要とす
るなら、該キャッシュは使用頻度の低いパッファを有す
るリストの端から１つのバッファを取得する．これはＬ
　Ｒ　Ｕ　　（Ｌｅａｓｔ　Ｒｅｃｅｎｔｌｙ　Ｕｓｅ
ｄ）リストと呼ばれる．データをキャッシュに取込む他
の方法も用いられることがあるが，ＬＲＵアルゴリズム
が最も広く用いられている． 従来技術では，プロセッサ・メモリを利用するデータ・
キャッシュはサイズが一定しているので記憶リソースに
対する競合する要求には適応しない．また、それらはメ
イン・メモリ、又はよくても仮想メモリだけを利用する
． 従って，本発明の目的はサイズの一定していないデータ
・キャッシュを提供することである．本発明のもう１つ
の目的は，システム・スループットを最適化するように
，プロセッサ記憶機構に対する競合する要求に応じてそ
のサイズを動的に適応させるデータ・キャッシュを提供
することである． 更に，本発明のもう１つの目的は他のオペレーティング
・システム構或要素と協同して実記憶又は拡張記憶機構
のどちらか又は両者を利用するデータ・キャッシュを提
供することである．Ｃ．問題点を解決するための手段 本発明の良好な実施例に従って．コンピュータ・オペレ
ーティング・システムにデータ・キャッシュが提供され
る．データ・キャッシュはプロセッサ記憶機構に対する
競合する要求に応じてそのサイズを動的に適応させ、且
つ該記憶機構を他のオペレーティング・システム構戒要
素と協同して利用する．メモリに対する競合する要求に
基づいてキャッシュの適切なサイズを決定するのに７ー
ビタ（ａｒｂｉｔｅｒ）が用いられる．アービタの動作
は周期的に開始され，ユーザーの待ち状態をサンプリン
グする．そしてアービタは所定のパラメータによりキャ
ッシュのサイズを増大したり減少したリする決定を行う
． Ｄ．実施例 現在の複数ユーザー・コンピュータ・システムでは，ス
トアスルー（ｓｔｏｒｅ−ｔｈｒｏｕｇｈ）　・データ
・キャッシュはオペレーティング・システムエ／○チャ
ネル・プログラムを介する読取りで参照される．第２レ
ベル割込みハンドラ（ＳＬＩＨ）では，読取りミス及び
書込みはＩ／Ｏチャネル・プログラムを介してキャッシ
ュに挿入される．　ＩＢＭ　ＶＭオペレーティング・シ
ステムでは．これは．ＣＭＳデータ・キャッシュをサポ
ートする診断Ｉ／Ｏハンドラ及びその関連Ｓ　Ｌ　Ｉ　
Ｈで行われるであろう．第１図はＣＭＳ仮想計算機の性
能を高めるＶＭ／ＳＰにおけるデータ・キャッシュの配
置を示す．他のバージョンのＶＭ（例えば、ＶＭ／ＸＡ
）の細部は異なるが、基本的な構造は似ている．第１図
で．ＣＭＳ８によりカウント・キー・データ（ＣＫＤ）
及び固定ブロック・アーキテクチャ（ＦＢＡ）ＤＡＳＤ
に渡される読取りチャネル・プログラムはキャッシュを
質問するために用いられる．ＤＭＫＤＧＤＩＯ及びＤＭ
ＫＧ　Ｉ　０　１　２は診断命令を渡されたＣＭＳ　　
Ｉ／ＯをサービスするＶＭ／ＳＰモジュールである．新
しいモジュール．ＤＭＫＤＧＪ　１４はチャネル・プロ
グラムを解釈し、キャッシュ・マネジャ、ＤＭＫＤＧＣ
１６のパラメータ・リストを作成する．もし、全てのブ
ロックがキャッシュ内にあれば、診断は同時に行われ、
全てのブロックがユーザーのバツファにコピーされる．
もしキャッシュ・ミスがあれば．通常の非同期処理が行
われる．Ｉ／Ｏが終了した後、新しいブロックが更新さ
れる、即ちキャッシュに挿入される．これはそれぞれの
ＣＫＤ及びＦＢＡ第２レベル割込みハンドラ（ＳＬＩＨ
）、ＤＭＫＤＧＦ１８及びＤＭＫＧＩＯ２０、新しいモ
ジュールとのインタフェース、ＤＭＫＤＧＲ２２　−　
ＤＭＫＤＧＣ１　６のパラメータ・リストを作處する−
を設けることにより威し遂げられる．次に，第２図以下
により本発明について説明する．システム初期設定中に
、キャッシュが実記憶又は拡張記憶機構を用いるかどう
か，キャッシュが取？１｝を許可される最大のサイズ、
及び最大サイズの部分ｇ，即ちページ数−このページ数
だけ判定点でキャッシュが増大されたり減少されたりす
る一について判定が行われる．値ｇは最大許容キャッシ
ュ・サイズの妥当な割合となるように、しかし，仮想メ
モリの要求とキャッシュ・ページの間の均衡を達成する
のに過小な割合とならないように選択されなければなら
ない．ｇの値は最大許容サイズの５％〜１０％の範囲内
にある場合にうまく働くことがわかっている． システム初期設定直後は，キャッシュは空である．本発
明は従来技術とは違ってアービタを用い、メモリ・リソ
ースに対する競合する要求に基づいてキャッシュの適切
なサイズを決定する．アービタが用いる特定のアルゴリ
ズムは，それを用いるオペレーティング・システムによ
り異なることがあるが，本明細書ではＩＢＭ　ＶＭオペ
レーティング・システムに関して記述する．ＶＭでは、
アービタの動作は周期的に開始され，ユーザーの待ち状
態をサンプリングする．アービタは特に下記を決定する
： （１）キャッシュ適格（ｅｌｉｇｉｂｌｅ）　Ｉ　／　
Ｏ待ち状態のユーザー，即ちキャッシュをミスした読取
りの数（第２Ａ図ステップ１００）． （２）メモリ待ちしているユーザーの数（ステップ１０
２）．ＶＭでは．これは非スプール・ページ待ちであり
，メイン・メモリ・キャッシュの場合は，適格リスト占
有である． （３）キャッシュ・ヒットの数（ステップ１　０４）．
アービタは周期的に走行しｎサイクル毎に決定を行う．
サイクル間隔及び値ｎは、変化するロードに対し妥当な
感知性を可能にするに足る短い間隔内で統計的に有意の
サンプル数が得られるように選択される． サンプル値に実質的な相違がない時の決定を避けるため
，アービタは値εを用いて不必要なキャッシュ・サイズ
の振動を最小にする．εの値はリソース（例えば、工／
○又は仮想メモリ）待ちの平均ユーザー数及びその結果
生ずる計算機サイズの関数である．この値はシステム初
期設定時にセクトしたり．又はシステムが走行中に動的
に調整したりすることができる．例えば，もし任意の時
点で平均して例えば２０人の待ちユーザーがいるなら，
サンプル値の相違１は意味がないとみなすことができる
．他方、待ちユーザーが例えば４人しかいない小さなシ
ステム（又はロードが小さい大きなシステム）では、ｌ
の相違は有意である．各のｎサイクル（ステップ１０６
）の後に，アービタはキャッシュのサイズを大きくし又
は小さくする決定を下記のように行う： もし，最後のｎサイクルで、（メモリ待ちのユーザーの
平均数）−（キャッシュ適格Ｉ／Ｏ待ちのユーザーの平
均数）がεよりも大きいなら（ステップ１０８）．且つ
傾向がメモリ待ちを少なくする方に向っていないなら（
ステップ１１０）、更に，もしキャッシュが空ではない
なら（ステップ１１２）．キャッシュはｇページだけ小
さくされる（ステップ１１４）．キャッシュの減少は同
時に行われる．即ち、ｇページは．振動を最小にするた
めεが選択されているＬＲＵスタックの底部から直ちに
戻される．傾向検査は前のキャッシュ減少から起こり得
る遅延作用、即ち過渡現象の存在を考慮する．しかしな
がら、もし傾向がメモリ待ちを少なくする方に向ってい
るなら（ステップ１１０）．又はキャッシュが空である
なら（ステップ１１２）．このルーチンは終了する．他
方．最後のｎサイクルで，（キャッシュ適格Ｉ／Ｏ待ち
状態のユーザーの平均数）一（メモリ待ちユーザーの平
均数）がもしεよりも大きいなら（ステップ１０９）．
且つ傾向がキャッシュ適格Ｉ／Ｏ待ちを少なくする方に
向っていないなら（第２Ｂ図ステップ１１６）．更にキ
ャッシュがその最大サイズではないなら　（ステップ１
１８）：（１）もし最後のキャッシュ・サイズの変化が
減少方向であったなら（ステップ１２０）．又はキャッ
シュが空なら（ステップ１２２）．キャッシュはｇペー
ジだけ増加される（ステップ１２４）．該増加は実際に
は該キャッシュの現に許可されたサイズである．許可さ
れたサイズは現在のサイズを越えるが、キャッシュ・マ
ネジャはそのＬ，　Ｒ　Ｕスタックの底部を用いる代り
に．例えば，適切なオペレーテイング・システムのメモ
リ管理サービスからのページを要求する． （２）さもなければ（もし最後のキャッシュ・サイズの
変化が増加方向であったなら），キャッシュが最後に増
加されてからの単位時間当りの平均キャッシュ・ヒット
が．前の増加期間の同じ平均の或るしきい値％をもし越
えるなら（ステップ１２６）．キャッシュはｇぺ一ジだ
け増加される（ステップ１２８）．この検査はシステム
がキャッシュから継続して利益を得ていることを確認す
るために行われる．もし平均キャッシュ・ヒットが該し
きい値よりも大きくないなら，このルーチンは終了する
． ステップ１０９で，（キャッシュ適格Ｉ／Ｏ待ちのユー
ザーの平均数）−（仮想メモリ待ちのユーザーの平均数
）がもしεよりも大きくないなら、又は、ステップ１１
６で、もし傾向がキャッシュ適格Ｉ／Ｏ待ちを少なくす
る方に向っているなら．このルーチンは終了する． 更に、オペレーティング・システムのメモリ・リソース
・マネジャは任意の量のキャッシュ・ページを戻すこと
を，もしそれが過渡的な要求により必要なら，要求する
ことができる． 次に，ＩＢＭ拡張記憶機構での本発明による調停機能を
有する動的データ・キャッシュの実現について記述する
．前記拡張記憶機構は接続されたＣＰＵで同時発生する
入出力命令によりアクセス可能な高速ページ・アドレス
可能な電子記憶装置（ＲＡＭ）である．拡張記憶機構は
，１次メモリの容量を越える且つデータ・キャッシュの
ような、仮想メモリ・ページを記憶するため．オペレー
ティング・システムで用いるように設計されている．そ
れは，例えば回復ログ及び大きなデータ・アレイを記憶
するアプリケーション・プログラムによる種々の使用も
意図している． 拡張記憶機構はその序数ページ・アドレスによりアドレ
ス指定される．それは２つの同時発生する命令ＰＧＩＮ
（ページ・イン）によりバイト・アドレス可能な１次メ
モリに（から）移動される．拡張記憶機構はページ・ア
ドレス可能であるから，それは４０９６バイト・ページ
のプールとみなすことができる． 本発明はオペレーティング・システムによる使用のため
に割振られている拡張記憶機構のサブセットの利用を自
動的且つ動的に最適化する．本明細書では拡張記憶機構
によって記述されているが，仮想メモリとデータ・キャ
ッシュの間に競合する要求があるとき１次メモリを管理
するため極めて類似の手法を用いることがある． 第３図は本発明に関連するオペレーティング・システム
構或要素を示す．ページ移送プログラム（ＭＩＧ）２１
０は，その使用可能拡張記憶ページのプールが、或る低
いしきい値に達したとき，拡張記憶マネジャ（ＸＳＭ）
２５０により呼出される．ＭＩＧ２１０のジョブは．使
用可能なメモリ・プールを、或る高いしきい値に戻すこ
とである．この動作を行うために必要とするページ数は
ＭＩＧゴールと呼ばれる．これらのページは、（１）デ
ータ・キャッシュ・マネジャ（ＤＣＭ）２３０、 （２）ＭＩＧ２１０［拡張記憶機構から記憶階層中のよ
り低速のメモリ（一般に直接アクセス記憶装置（ＤＡＳ
Ｄ））に仮想メモリ・ページを移送することができる］
、又は（３）ＤＣＭ２３０及びＭＩＧ２１０　［どちら
もＭＩＧゴールに寄与することができるコのいずれかに
より解放することができる．アービタ（ＡＲＢ）２２０
はこれらの３つの選択肢のうちのどれがＭＩＧゴールを
瀾足させるのに適切かを判定するために導入された新し
い構戊要素である．更に、ＡＲＩ３　２　２　０はＤＣ
Ｍ　２　３　０によって用いることができる拡張記憶機
構の容量を増すべきかどうかを周期的に判定する．この
容量はデータ・キャッシュ・シーリング　（ｃｅｉｌｉ
ｎｇ）と呼ばれる． 第３図はＡＲＢ　２　２　０がそのタスクを遂行するた
めに他のオペレーテイング・システム構成要素とどのよ
うに相関づけられるかを示す．システム・パフォーマン
ス状態をサンプリングし且つこの状態に基づいてデータ
・キャッシュ・シーリングを増すべきかどうかを判定す
るため、ＡＲＢ　２　２０が周期的に（即ち、タイマ・
プロセスによって）始動される．これは２００に示され
る．もしデータ・キャッシュが２２２での決定に従って
増加されることになっているなら，この変更を２３１及
び２３３で行うためＡＲＢ　２　２　０はＤＣＭ２３０
を呼出す．２１４でＭＩＧ２１０が呼込まれているとき
にもＡＲＢ　２　２　０は呼出され、ＭＩＧゴールのど
の部分が、もしあれば、ＤＣＭ２　３　０により満たさ
れるかを判定する．そして、もし必要なら、ＡＲＢ２２
０はロジック・ブロック２２４を介してＤＣ：Ｍ２３０
を呼出し，ロジック・ブロック２３２及び２３４で指定
された数の拡張記憶ページを解放する．これは一般にペ
ージのＬＲＵセットを解放することにより行われるであ
ろう．そして、２４０で，該ページは使用可能プールに
入れられる． 第４Ａ図及び第４Ｂ図はＡＲＢ　２　２　０が周期的に
始動されるときＡＲＢ２２０により用いられるロジック
について更に詳細に図示する．現にリソース待ちのシス
テムにもしタスクがないなら（ロジック・ブロック３０
０）．制御はロジック・ブロック３０７に渡され、アー
ビタによる判定を行うべき時刻であるかどうかを判定す
る．さもなければ、すべての待ちタスクが検査される（
ロジック・ブロック３０１〜３０６）．ステップ３０１
で、次のタスクを検査し、続いて，ステップ３０２で、
該タスクがキャッシュ適格■／○待ちかどうかを判定す
る．もしそうなら，次のステップ３０３で，Ｉ／Ｏカウ
ンタにｌが加えられ，プログラム実行はステップ３０６
に移る．ステップ３０２で、もしタスクがキャッシュ適
格■／○待ちではないと判定されるなら、ロジック・ブ
ロック３０４で、該タスクが仮想ページ・フォールト　
（ｆａｕｌｔ）待ちであるかどうかが判定される．もし
フォールト待ちではないなら．制御は直ちに３０６に移
る．もしフォールト待ちなら，ロジック・ブロック３０
５で，ページ待ちカウンタに１を加えてから３０６に移
る．ロジック・ブロック３０６では、もう１つの待ちタ
スクがあるかどうかが判定される．もしあれば，制御は
ロジック・ブロック３０１に戻り，さもなければ．ステ
ップ３０７で実行が継続する． 待ち状態のサンプリングが終了した後、制御はロジック
・ブロック３０７に渡され、ＡＲＢ判定を行うべきかど
うかを判定する． ＡＲＢ判定間隔はｎサンプリング間隔から或る．ｎはＡ
ＲＢチューニング（ｔｕｎｉｎｇ）　　”パラ７メータ
である．もしｎサンプリング間隔がまだ生じていないな
ら，ＡＲＢはオペレーティング・システムに戻る．さも
なければ、それはＡＲＢ判定の時刻であるので，処理は
ロジック・ブロック３０８で継続する．３０８で、ＡＲ
Ｂ判定間隔の平均サンプル待ちの値が計算される．これ
らの間隔は：（ｌ）（平均キャッシュ適格Ｉ／Ｏ待ち）
＝（この状態の間隔サンプル）／ｎ、及び （２）（平均ページ・フォールト待ち）＝（この状態の
間隔サンプル）／ｎである． 次に，これらの平均の最後のｋの移動平均が計算される
（ロジック・ブロック３０９）．ｋは潜在データ・キャ
ッシュ・サイズ振動周波数と突然の変化に対する感知性
とをトレードオフするＡＲＢチューニング・パラメータ
である．ｋの小さい値（例えば，１）は状態サンプルに
おける短期変動に対するＡＲＢの感度を高くする．ｋの
大きさが増すにつれて，短期変動に対するＡＲＢの感度
は低くなるが，拡張記憶機構のかなりのシフト要求に対
しても応答速度が低下することがある． ロジック・ブロック３１０で、（この間隔の平均キャッ
シュ適格Ｉ／Ｏ待ち）−（前のＡＲＢ判定間隔の平均キ
ャッシュ適格Ｉ／Ｏ待ち）が計算される．これはキャッ
シュ適格■／○待ちの傾向を示す符号付き実数を生ずる
．これはデルタＩ／Ｏ待ちと呼ばれる． 次に，ロジック・ブロック３ｌ１（第４Ｂ図）で，（平
均キャッシュ適格Ｉ／Ｏ待ち移動平均）−（平均ページ
・フォールト待ちの移動平均）がチューニング・パラメ
ータεと比較される．εはサンプル値に有意の相違がな
いときにＡ　Ｒ　Ｂ　判定を避けるように選択された小
さい実数である．この値はアルゴリズムに合わせて変更
することができる． もし前記結果がεを越えず、キャッシュ適格Ｉ／Ｏ待ち
がページ・フォールト待ちよりも有意の差以上には大き
くないことを表わすなら、制御はロジック・ブロック３
１８に移る．さもなければ５ロジック・ブロック３１２
に進む．３１２で、もしＤＣＭ２３０が前に許可された
全てのデータ・キャッシュ・ブロックを用いていないな
ら，制御はロジック・ブロック３１８に移る． もし現在のデータ・キャッシュ・サイズが許可されたシ
ーリングに等しいなら、デルタエ／○待ちの移動平均は
ーεと比較される（ロジック・ブロック３１３）．もし
デルタＩ／Ｏ待ちの移動乎均がーεよりも大きくないな
ら、キャッシュ適格Ｉ／Ｏ待ちは有意に減少している．
そして制御はロジック・ブロック３１８に移る．もしキ
ャッシュ適格Ｉ／Ｏ待ちが有意の差以上には減少してい
ないなら，且つ最後のＡＲＢ判定がデータ・キャッシュ
のサイズを小さくすることになっていたなら（ロジック
・ブロック３１４）．データ・キャッシュのサイズを増
分するため制御はロジック・ブロック３１７に移る． もし最後の判定がデータ・キャッシュ・サイズを増分す
ることになっていたなら，データ・キャッシュのサイズ
を大きくすることにより継続して利益が得られることを
確認するため更に検査が行われる．最初に，データ・キ
ャッシュ・ヒット率がしきい値に対して検査される（ロ
ジック・ブロック３１５）．もしそれがこのしきい値よ
りも高くはなく．経験的な証拠から通常はより高いヒッ
ト率が得られるべきであることを表わすなら、データ・
キャッシュのサイズを増分するため制御はロジック・ブ
ロック３１７に移る． もしヒット率がしきい値よりも高いなら，ロジック・ブ
ロック３１６で，経験的な証拠に基づいて、データ・キ
ャッシュのサイズを大きくしてもそれ以上の値は得られ
ないかも知れないしきい値が示される．これがそれに当
てはまるかどうかを判定するため，データ・キャッシュ
を増分する最後の判定以後のキャッシュ・ヒット率が、
前のキャッシュ・サイズ変更間隔のキャッシュ・ヒット
率によって割られる．もしその商が１．０＋εｌよりも
大きいなら，継続して利益があるので，データ・キャッ
シュのサイズを大きくするため．制御はロジック・ブロ
ック３１７に移る．εｌはチュニング・パラメータであ
り、データ・キャッシュ・ヒット率に有意の改善が生じ
ているかどうかを表わす． ロジック・ブロック３１７では、ｇブロックと（最大許
容キャッシュ・シーリング）−（Ｉ！ｌ在のキャッシュ
・シーリング）を比較し、小さい方の量だけデータ・キ
ャッシュの許可シーリングが増分される．ｇ及び最大許
容キャッシュ・シーリングは共にシステムに従属してお
り、システム初期設定中に決定することができる．通常
、最大許容サイズは使用可能な拡張記憶機構のブロック
数であり，ｇはその最大可能サイズのかなりの部分を占
めずにキャッシュの妥当な増分を表わすブロック数であ
る．拡張記憶環境における代表的なｇの値は２０４８で
ある． もしキャッシュ・サイズの増大がヒット率をよくしない
なら、制御はロジック・ブロック３１８に移る．ロジッ
ク・ブロック３１８で、次の間隔のためＡＲＢサンプル
・カウンタはクリアされ、制御はオペレーティング・シ
ステムに戻る．第５図はページ移送が呼込まれるときデ
ータ・キャッシュのサイズを減分するかどうかを判定す
るために用いるロジックを示す．ロジック・ブロック４
００で、（キャッシュ適格Ｉ／Ｏ待ちの移動平均）−（
ページ・フォールト待ちの移動平均）がεよりも大きい
なら、キャッシュ適格Ｉ／Ｏ待ちが優位であるので、制
御は呼出し者に渡される（即ち、ルーチンは終了する）
．もし（ページ・フォールト待ちの移動平均）−（キャ
ッシュ適格Ｉ／Ｏ待ちの移動平均）がεよりも大きいな
ら、（ロジック・ブロック４０１），戻される最大デー
タ・キャッシュ・ブロックはＭＩＧゴールにセットされ
る（ロジック・ブロック４０３）．さもなければ，２つ
の待ち状態間の相違は有意ではなく、戻される最大デー
タ・キャッシュ・ブロックは（ＭＩＧゴール）／２にセ
ットされる（ロジック・ブロック４０２）．ロジック・
ブロック４０４で、データ・キャッシュは、（ロジック
・ブロック４０２及び４０３で）計算されたサイズ及び
データ・キャッシュにより使用中の現在のブロック数の
うちの小さい方の値だけ減分される．そして制御は呼出
し者に戻る． Ｅ．発明の効果 本発明によれば、データ・キャッシュのサイズを動的に
変更し、調整することが可能になる．

【図面の簡単な説明】

第１図はコンピュータ・オペレーティング・システムの
他の要素に対するデータ・キャッシュの配置及び関係を
示す図である． 第２図は第２Ａ図及び第２Ｂ図の配置関係を示す図であ
る． 第２Ａ図及び第２Ｂ図は本発明の流れ図である．第３図
はアービタ構成要素と他のオペレーテイング・システム
・ソフトウェア構成要素の関係を示す図である． 第４図は第４Ａ図及び第４Ｂ図の配置関係を示す図であ
る． 第４Ａ図、第４Ｂ図及び第５図はアービタ構或要素の動
作を示す詳細な流れ図である．８・・・・ＣＭＳ、１０
・・・・ＤＭＫＤＧＤ，１２・・・ＤＭＫＧＩＯ、１４
−・−ＤＭＫＤＧＪ．１６・・・・ＤＭＫＤＧＣ，１８
・・・・ＤＭＫＤＧＦ．２０・・・・ＤＭＫＧＩＯ、２
２・・・・ＤＭＫＤＧＲ，２１０・・・・ＭＩＧ、２２
０・・・・ＡＲＢ、２３０・・・・ＤＣＭ、２５０・・
・・ＸＳＭ． 第１図 第４図 第５図 出口

Claims (1)

1. 【特許請求の範囲】 複数のソフトウェア・コンポーネントを持ち、有限のメ
   モリ・リソースを持つコンピュータで実行されるアプリ
   ケーション・プログラムをその下で走らせるコンピュー
   タ・オペレーティング・システムにおけるデータ・キャ
   ッシュのサイズ調整方法であって、 上記ソフトウェア・コンポーネント及び上記アプリケー
   ション・プログラムによる上記メモリ・リソースに対す
   る要求を判断し、 所定のパラメータに応じて上記データ・キャッシュのサ
   イズを変更する ことを特徴とする方法。