JPH0315920A - Coordinate input device - Google Patents
Coordinate input deviceInfo
- Publication number
- JPH0315920A JPH0315920A JP1149425A JP14942589A JPH0315920A JP H0315920 A JPH0315920 A JP H0315920A JP 1149425 A JP1149425 A JP 1149425A JP 14942589 A JP14942589 A JP 14942589A JP H0315920 A JPH0315920 A JP H0315920A
- Authority
- JP
- Japan
- Prior art keywords
- light
- light emitting
- signal
- output
- coordinate input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000003321 amplification Effects 0.000 claims description 23
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 23
- 230000003287 optical effect Effects 0.000 claims description 12
- 238000001514 detection method Methods 0.000 abstract description 8
- 238000007493 shaping process Methods 0.000 description 30
- 238000010586 diagram Methods 0.000 description 13
- 230000000694 effects Effects 0.000 description 2
- DYUUGILMVYJEHY-UHFFFAOYSA-N 1-$l^{1}-oxidanyl-4,4,5,5-tetramethyl-3-oxido-2-phenylimidazol-3-ium Chemical compound CC1(C)C(C)(C)N([O])C(C=2C=CC=CC=2)=[N+]1[O-] DYUUGILMVYJEHY-UHFFFAOYSA-N 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Position Input By Displaying (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、座標入力装置に係り、特に二次元座標入力面
の一方および他方の対向辺の少なくとも一方の辺にそれ
ぞれ複数の発光素子と受光素子の組を配置して、これら
組の何れかにおける上記発光素子からの光信号が対応す
る受光素子に到達しないことを検知して入力座標信号を
得るようにした座標入力装置に関する.
〔従来の技術〕
この種の座標入力装置は、CRTやLCD等の画像表示
装置の前面に配置されてコンピュータ等の座標入力に用
いられており、上記CRT等の画面の前面外周に発光素
子と受光素子を対向させて多数組配設し、発光素子と受
光素子を選択的に駆動走査してこの走査中に指等で光線
が遮断されたことを検出して座標信号を得るように構成
したものである。DETAILED DESCRIPTION OF THE INVENTION [Industrial Application Field] The present invention relates to a coordinate input device, and in particular, a two-dimensional coordinate input surface having a plurality of light emitting elements and light receiving elements on at least one of the opposite sides of the input surface. The present invention relates to a coordinate input device in which a set of elements is arranged and an input coordinate signal is obtained by detecting that a light signal from the light emitting element in any of the sets does not reach a corresponding light receiving element. [Prior Art] This type of coordinate input device is placed in front of an image display device such as a CRT or LCD and is used for inputting coordinates into a computer, etc., and is equipped with a light emitting element on the outer periphery of the front surface of the screen of the CRT or the like. A large number of sets of light receiving elements are arranged facing each other, the light emitting element and the light receiving element are selectively driven and scanned, and coordinate signals are obtained by detecting that the light beam is interrupted by a finger or the like during this scanning. It is something.
以下、第8図と第9図を参照して従来の座標入力装置の
構成と動作を説明する。The configuration and operation of a conventional coordinate input device will be described below with reference to FIGS. 8 and 9.
第8図は従来の座標入力装置を説明する全体の構成図、
第9図はその動作波形図である。FIG. 8 is an overall configuration diagram illustrating a conventional coordinate input device;
FIG. 9 is an operational waveform diagram.
第8図において、CRT等の画像表示装置の表示面の外
周の隣接する2辺に多数の発光素子である発光ダイオー
ドL1〜LmおよびL(m+1)〜Lnが配置され、こ
れらの発光ダイオードに対向して他の隣接する2辺に受
光素子であるフォトトランジスタPT1〜PTmおよび
PT(m+1)〜PTnが配設されている。In FIG. 8, a large number of light emitting elements, namely light emitting diodes L1 to Lm and L(m+1) to Ln, are arranged on two adjacent sides of the outer periphery of the display surface of an image display device such as a CRT, and these light emitting diodes are opposed to each other. Phototransistors PT1 to PTm and PT(m+1) to PTn, which are light receiving elements, are arranged on the other two adjacent sides.
ここで、水平方向の辺に配列された発光ダイオードL1
〜LmとフォトトランジスタPTI〜PTmO組をX座
標とし、垂直方向の辺に配設された発光ダイオードL(
m+1)〜LnとフォトトランジスタPT (m+1)
〜PTn (以下、フォトトランジスタPTI’〜P
Tnと纏めて表示することもある)の組をY座標とする
.
発光ダイオードL1〜Lm.L (m+1) 〜Ln(
以下、発光ダイオードLl−Lnと纏めて表示すること
もある)のカソードとフォトトランジスタPTI〜PT
nのエミツタは共に設置されている.また発光ダイオー
ドL1〜Lnのアノードは常開のスイッチング素子S
L 1 ” S L nの一端にそれぞれ接続され、こ
れらスイッチング素子SL ! = S L nの他端
は共通に接続されて駆動用トランジスタQのエミツタに
接続されている。上記のスイッチング素子SLI〜SL
nを含んで第1の切換回路lが構威されている。Here, light emitting diodes L1 arranged on the horizontal side
~Lm and the phototransistor PTI~PTmO group are set as the X coordinate, and the light emitting diode L (
m+1)~Ln and phototransistor PT (m+1)
~PTn (hereinafter referred to as phototransistor PTI'~P
(sometimes displayed together with Tn) is the Y coordinate. Light emitting diodes L1 to Lm. L (m+1) ~Ln(
Hereinafter, the cathodes of the light emitting diodes Ll-Ln (sometimes referred to collectively as the light emitting diodes Ll-Ln) and the phototransistors PTI to PT
The emitters of n are installed together. Furthermore, the anodes of the light emitting diodes L1 to Ln are normally open switching elements S.
The switching elements SL!=SLn are connected to one end of each of the switching elements SL!=SLn, and the other ends of the switching elements SL!=SLn are connected in common to the emitter of the driving transistor Q.The switching elements SLI to SL mentioned above
A first switching circuit l is configured including n.
フォトトランジスタPTI〜PTnのコレクタは常開の
スイッチング素子31〜Snの一端にそれぞれ接続され
、これらのスイッチング素子81〜Snの他端は、共通
に接続されて増幅部2に接続している.また、スイッチ
ング素子31〜Snを含んで第2の切換回路3が構威さ
れている。なお、駆動用トランジスタQのコレクタは駆
動電源Vに接続されている。以上の発光ダイオードL1
〜Ln, フォトトランジスタPTI〜PTn.第1の
切換回路l,第2の切換回路3,増幅部2および駆動用
トランジスタQで座標検出部を構成する。The collectors of the phototransistors PTI to PTn are connected to one ends of normally open switching elements 31 to Sn, respectively, and the other ends of these switching elements 81 to Sn are connected in common to the amplifier section 2. Further, a second switching circuit 3 includes switching elements 31 to Sn. Note that the collector of the driving transistor Q is connected to the driving power supply V. Light emitting diode L1
~Ln, phototransistor PTI~PTn. The first switching circuit 1, the second switching circuit 3, the amplifying section 2, and the driving transistor Q constitute a coordinate detecting section.
さらに、図示しないホストコンピュータから動作開始信
号Scが駆動用トランジスタQとカウン夕回路4に与え
られる。Furthermore, an operation start signal Sc is applied to the driving transistor Q and the counter circuit 4 from a host computer (not shown).
カウンタ回路4は動作開始信号Scの入力によりカウン
ト動作を開始し、カウント毎にパルス信号Pを出力し、
カウントデータDcを出力する。The counter circuit 4 starts counting operation by inputting the operation start signal Sc, outputs a pulse signal P for each count,
Output count data Dc.
このパルス信号Pは第1の切換回路lと第2の切換回路
3に与えられる。これらの切換回路は図示しないデコー
ダ等によりスイッチング素子31とSLI,S2とSL
2, ・−−・SnとSLnをそれぞれ対応させて順
次閉威し、発光ダイオードL1〜Lnが順次駆動されて
光信号を出力する.ここで、駆動用トランジスタQは動
作開始信号SCが与えられていて動作状態にある。This pulse signal P is given to the first switching circuit l and the second switching circuit 3. These switching circuits are connected to switching elements 31 and SLI, S2 and SL by a decoder (not shown), etc.
2, ---Sn and SLn are made to correspond to each other and are closed in sequence, and the light emitting diodes L1 to Ln are sequentially driven to output optical signals. Here, the driving transistor Q is supplied with the operation start signal SC and is in an operating state.
この構威において、発光ダイオードの発光光線が遮断さ
れなければ対応するフォトトランジスタは受光により導
通し、オペレータが指などで光路を遮断すると遮断され
たフォトトランジスタは非導通となる。このフォトトラ
ンジスタPTI〜PTnの導通および非導通(遮断〉に
従い、波形整形部5から第9図(a)に示したような2
値化信号が出力される。(a)に示した波形出力は発光
ダイオードL5とL(m+6)からの光線が遮断された
場合の例である。In this structure, if the light emitted from the light emitting diode is not interrupted, the corresponding phototransistor becomes conductive upon reception of light, and when the operator interrupts the optical path with a finger or the like, the blocked phototransistor becomes non-conductive. According to the conduction and non-conduction (cutoff) of the phototransistors PTI to PTn, the waveform shaping section 5 outputs two signals as shown in FIG. 9(a).
A value signal is output. The waveform output shown in (a) is an example when the light beams from the light emitting diodes L5 and L(m+6) are blocked.
波形整形部5の出力は比較部6に入力される。The output of the waveform shaping section 5 is input to the comparison section 6.
この比較部6にはカウンタ回路4からパルス信号Pが入
力され、このパルス信号Pが入力された時点で波形整形
回路5から出力がこの比較部6に入力されないときに、
該比較部6は記憶信号Smを記憶部7に出力する.第9
図(b)は比較部6から出力される波形であり、X座標
の「5」とY座標のrm+6Jで記憶信号Smが出力さ
れたことを示す.
記憶信号Smが与えられる記憶部7は、記憶信号Smが
入力される時点でカウンタ回路4から出力されるカウン
トデータDcを記憶し、記憶部7に記憶されたカウント
データDcは出力制御部8に送出される.そして、出力
制御部8はカウントデータDcから適正な座標を演算し
てこれを座標信号としてホストコンピュータに転送スる
。A pulse signal P is input from the counter circuit 4 to this comparator 6, and when the output from the waveform shaping circuit 5 is not input to this comparator 6 at the time when this pulse signal P is input,
The comparison section 6 outputs the storage signal Sm to the storage section 7. 9th
Figure (b) is a waveform output from the comparator 6, and shows that the storage signal Sm is output at the X coordinate of "5" and the Y coordinate of rm+6J. The storage section 7 to which the storage signal Sm is supplied stores the count data Dc output from the counter circuit 4 at the time when the storage signal Sm is input, and the count data Dc stored in the storage section 7 is sent to the output control section 8. Sent. Then, the output control section 8 calculates appropriate coordinates from the count data Dc and transfers the calculated coordinates to the host computer as a coordinate signal.
上記従来の技術においては、発光素子と受光素子との組
を配置する一方の対向2辺に対して略直交する他の対向
2辺に、上記一方の対向2辺に配置した発光素子と受光
素子に関して、上記発光素子からの光信号が上記他方の
対向2辺の少なくとも一方に反射して受光素子に入力す
ることがありる。特に、一方の対向2辺に他方の対向2
辺に隣接して配置された発光素子と受光素子との間でこ
の現象が著しい。In the above-mentioned conventional technology, the light emitting element and the light receiving element arranged on the other two opposing sides that are substantially perpendicular to the one opposing two side on which the set of the light emitting element and the light receiving element are arranged are arranged. Regarding this, the optical signal from the light emitting element may be reflected on at least one of the other two opposing sides and input to the light receiving element. In particular, two opposite sides of one side and two opposite sides of the other side
This phenomenon is remarkable between the light emitting element and the light receiving element which are arranged adjacent to the side.
第7図は従来技術による問題点の説明図であって、10
0は座標入力装置、101は垂直辺(Y軸辺)、201
と202は水平辺(水平方向の対向2辺:X軸辺)、L
l〜L4は発光素子(発光ダイオード)、PT1−PT
4は受光素子(フォトトランジスタ) 、Rl〜R4は
発光ダイオードL1〜L4からフォトトランジスタPT
I〜PT4に直進する光線、Rl’ はY軸辺に隣接し
て配置された発光ダイオードからY軸辺101に反射し
てフォトトランジスタに入力する光線、Diは発光ダイ
オードの駆動信号、Doはフォトトランジスタからの出
力信号、Thは座標入力検出判定用の閾値、INは座標
入力(オペレータの指先等)である。FIG. 7 is an explanatory diagram of problems caused by the prior art, and shows 10
0 is the coordinate input device, 101 is the vertical side (Y-axis side), 201
and 202 are horizontal sides (two opposite sides in the horizontal direction: X-axis sides), L
l~L4 are light emitting elements (light emitting diodes), PT1-PT
4 is a light receiving element (phototransistor), and Rl to R4 are light emitting diodes L1 to L4 to phototransistor PT.
Rl' is a light beam that goes straight to I to PT4, Rl' is a light beam that is reflected from a light emitting diode placed adjacent to the Y-axis side to the Y-axis side 101 and input to the phototransistor, Di is a drive signal for the light-emitting diode, and Do is a phototransistor. The output signal from the transistor, Th is a threshold value for determining coordinate input detection, and IN is a coordinate input (such as an operator's fingertip).
同図において、(a)は座標入力がない場合を、(b)
は座標入力がある場合を示す。In the figure, (a) shows the case where there is no coordinate input, and (b) shows the case where there is no coordinate input.
indicates that there is coordinate input.
座標入力がない場合は、駆動信号Diで駆動された発光
ダイオードL1〜L4からの光41 R l〜R4は全
てフォトトランジスタPTI〜PT4に入力され、フォ
トトランジスタの出力信号はDoのようになる。ここで
、Y軸辺101に隣接したフォトトランジスタPTIに
対応する出力信号が他のフォトトランジスタに対応する
出力信号のレベルよりも大きいのは、発光ダイオードL
1からの光線の一部R1”がY軸辺に反射して入力する
ためである。When there is no coordinate input, all the lights 41R1-R4 from the light emitting diodes L1-L4 driven by the drive signal Di are input to the phototransistors PTI-PT4, and the output signal of the phototransistor becomes Do. Here, the reason why the output signal corresponding to the phototransistor PTI adjacent to the Y-axis side 101 is higher than the level of the output signal corresponding to the other phototransistors is the light emitting diode L.
This is because a portion R1'' of the light beam from 1 is reflected to the Y-axis side and input.
出力DOの各フォトトランジスタに対応する出力信号は
、同図(a)においては全て閾値Thを越えるため、座
標入力はない(入力非検出)と判断される。Since the output signals corresponding to the respective phototransistors of the output DO all exceed the threshold Th in FIG. 2A, it is determined that there is no coordinate input (input non-detection).
一方、(b)において、座標入力INがある場合、発光
ダイオードLlとL2からフォトトランジスタPTlと
PT2に向かってそれぞれ直進する光線は座標入力IN
で遮断されて、当該PTIとPT2の位置で入力検出と
なるはずである。しかし、フォトトランジスタPTIに
ついてはY軸辺101に光%i R 1 ’ が反射し
て入力することがあると、同図のように対応するフォト
トランジスタPTIの出力信号は閾値を越え、その結果
入力非検出となって発光ダイオードL1とフォトトラン
ジスタPTIO組の位置に座標入力が無いという誤った
判断をしてしまうという問題があった.
なお、同図ではY軸辺101に隣接した一組の発光ダイ
オードとフォトトランジスタについて説明したが、この
問題は上記一組だけでなく、Y軸辺による反射光が入力
するようなフォトトランジスタについて同様の問題があ
り、また同図はX軸の対向2辺に配置した発光ダイオー
ドとフォトトランジスタの組についてだけでなく、y軸
の対向2辺に配置した発光ダイオードとフォトトランジ
スタの組についても同様にX軸辺の反射光によっても発
生する。On the other hand, in (b), when there is a coordinate input IN, the light rays traveling straight from the light emitting diodes Ll and L2 toward the phototransistors PTl and PT2, respectively, are at the coordinate input IN.
The input should be detected at the positions of the PTI and PT2. However, for the phototransistor PTI, if the light %i R 1 ' is reflected and input to the Y-axis side 101, the output signal of the corresponding phototransistor PTI exceeds the threshold as shown in the figure, and as a result, the input There was a problem in that it was not detected and it was incorrectly determined that there was no coordinate input at the position of the light emitting diode L1 and phototransistor PTIO set. In addition, in the figure, a pair of light emitting diodes and a phototransistor adjacent to the Y-axis side 101 has been explained, but this problem is not limited to the above pair, but is similar to that of a phototransistor into which light reflected by the Y-axis side is input. There is a problem, and the figure shows not only the pair of light emitting diode and phototransistor placed on two opposite sides of the X axis, but also the pair of light emitting diode and phototransistor placed on two opposite sides of the y axis. It also occurs due to reflected light from the X-axis side.
本発明の目的は、上記従来技術の問題点を解消し、座標
入力面の一方の2辺による発光ダイオードからの光線が
他方の2辺で反射して対応するフォトトランジスタに入
力することにより生じる座標入力誤りを防止した座標入
力装置を提供することにある。It is an object of the present invention to solve the problems of the prior art described above, and to obtain coordinates generated by light rays from a light emitting diode on one two sides of a coordinate input surface being reflected on the other two sides and input to a corresponding phototransistor. An object of the present invention is to provide a coordinate input device that prevents input errors.
上記目的は、座標入力装置を構成する受光素子の出力信
号から座標入力の有無を判定する手段に前記他方の対向
2辺の反射光の影響を無くす手段を設けることにより、
あるいは発光素子の発光能力を上記反射光の影響を無く
すように、他の発光素子に対して変える手段を設けるこ
とにより、達成される。The above object is achieved by providing means for eliminating the influence of the reflected light from the other two opposing sides in the means for determining the presence or absence of coordinate input from the output signal of the light receiving element constituting the coordinate input device.
Alternatively, this can be achieved by providing means for changing the light emitting ability of a light emitting element relative to other light emitting elements so as to eliminate the influence of the reflected light.
第4図,第5図,および第6図は本発明の原理説明図で
あって、第7図と同一符号は同一部分に対応する。4, 5, and 6 are diagrams explaining the principle of the present invention, and the same reference numerals as in FIG. 7 correspond to the same parts.
第4図はY軸辺101による反射光が影響する受光素子
であるフオl−}ランジスタPT1の出力信号に対して
第2の閾値Th2を設けたことにより、上記反射光の影
響による誤判定を無くすようにしたものである.
同図(a)は座標入力が無い場合で、フォトトランジス
タPTI〜PT4の出力信号は、共通の閾値である第1
の閾値Thlを全て越え、反射光が入力するフォトトラ
ンジスタPTIについてはこのフォトトランジスタの出
力を判定するために設けた第2の閾値Th2も越える。FIG. 4 shows that a second threshold value Th2 is provided for the output signal of the photo resistor PT1, which is a light-receiving element affected by the reflected light from the Y-axis side 101, to prevent erroneous judgments due to the influence of the reflected light. This was done to eliminate it. Figure (a) shows the case where there is no coordinate input, and the output signals of the phototransistors PTI to PT4 are the first
For the phototransistor PTI to which the reflected light is input, it also exceeds the second threshold Th2 provided for determining the output of this phototransistor.
したがって、この場合は座標入力無しの判定がなされる
。同図(b)は座標入力がある場合を示しており、Y軸
辺の反射光が入力するフォトトランジスタPTIの出力
信号については第2の閾値Th2を設けたことで前記従
来技術で説明したような誤った非検出状態を判定する結
果をもたらすことはない。Therefore, in this case, it is determined that there is no coordinate input. Figure (b) shows the case where there is coordinate input, and the second threshold Th2 is provided for the output signal of the phototransistor PTI to which the reflected light on the Y-axis side is input, as explained in the prior art. This will not result in a false non-detection status determination.
第5図はY軸辺101による反射光が影響する受光素子
であるフォトトランジスタPTIの出力信号を増幅する
増幅手段の増幅率を他のフオl−1−ランジスタのそれ
よりも小さく設定することにより、座標入力が無い同図
(a)の場合のフォトトランジスタの出力信号のレベル
が全て判定閾値Thを越えるように、また座標入力IN
がある場合には同図(b)のように上記Y軸辺101に
よる反射光が影響する受光素子であるフォトトランジス
タPTIの出力信号のレベルが該閾値を越えないように
したものである。In FIG. 5, the amplification factor of the amplification means for amplifying the output signal of the phototransistor PTI, which is a light receiving element affected by the reflected light from the Y-axis side 101, is set smaller than that of the other phototransistors. , so that the levels of the output signals of the phototransistors in the case of (a) without coordinate input all exceed the determination threshold Th, and the coordinate input IN
In such a case, the level of the output signal of the phototransistor PTI, which is a light-receiving element affected by the light reflected by the Y-axis side 101, is prevented from exceeding the threshold value, as shown in FIG. 4(b).
第6図はY軸辺101による反射光が影響するフォトト
ランジスタPTIに対向する発光ダイオードL1の発光
能率を他の発光ダイオードのそれよりも小さく設定する
ことにより、座標入力が無い(a)の場合は全てのフォ
トトランジスタの出力信号が判定閾値Thを越え、座標
入力INがある場合には(b)のように上記Y軸辺10
1による反射光が影響する受光素子であるフォトトラン
ジスタPTIの出力信号のレベルが該閾値を越えないよ
うにしたものである。Figure 6 shows the case (a) where there is no coordinate input by setting the light emitting efficiency of the light emitting diode L1 facing the phototransistor PTI, which is affected by the reflected light from the Y-axis side 101, to be smaller than that of the other light emitting diodes. If the output signals of all phototransistors exceed the determination threshold Th and there is a coordinate input IN, then the Y-axis side 10 as shown in (b)
The level of the output signal of the phototransistor PTI, which is a light-receiving element that is affected by the reflected light by the light reflected by 1, does not exceed the threshold value.
座標入力装置を構成する入力面の対向2辺に配置した発
光素子と受光素子の複数の組のうち、上記対向2辺に略
直交する(隣接する)他の対向2辺に発光素子からの光
線が反射して入力するような位置にある受光素子の出力
信号から座標入力の有無を判定する判定手段が上記反射
光による影響を無視できる構成により、または上記発光
素子からの光線の強度が、上記反射光を受光する受光素
子の出力がこの反射光が存在しない場合と同様の信号レ
ベルとなるような構成により、座標入力判定の誤りは防
止される。Among the plurality of pairs of light emitting elements and light receiving elements arranged on two opposite sides of the input surface constituting the coordinate input device, light rays from the light emitting elements are applied to the other two opposite sides that are substantially orthogonal to (adjacent to) the two opposite sides. The determining means for determining the presence or absence of coordinate input from the output signal of a light receiving element located at a position where the reflected light is input is configured such that the influence of the reflected light can be ignored, or the intensity of the light ray from the light emitting element is A configuration in which the output of the light receiving element that receives the reflected light has the same signal level as in the case where the reflected light does not exist prevents errors in coordinate input determination.
以下、本発明の実施例を図面の簡単な説明を参照して説
明する。Embodiments of the invention will now be described with reference to a brief description of the drawings.
第1図は本発明による座標入力装置の第lの実施例を説
明する全体の構成図であって、座標入力部分の構成とそ
の基本的動作は前記第8図で説明したものと同一であり
、CRT等の画像表示装置の表示面の外周の隣接する2
辺に多数の発光素子である発光ダイオードL1〜Lmお
よびl(m+1〉〜Lnが配置され、これらの発光ダイ
オードに対向して他の隣接する2辺に受光素子であるフ
ォトトランジスタPTI〜PTmおよびPT (m+1
)〜PTnが配設されている。FIG. 1 is an overall configuration diagram illustrating a first embodiment of a coordinate input device according to the present invention, and the configuration of the coordinate input portion and its basic operation are the same as those described in FIG. 8 above. , adjacent 2 on the outer periphery of the display surface of an image display device such as a CRT
A large number of light emitting diodes L1 to Lm and l(m+1> to Ln, which are light emitting elements, are arranged on one side, and phototransistors PTI to PTm and PT, which are light receiving elements, are arranged on the other two adjacent sides opposite to these light emitting diodes. (m+1
) to PTn are arranged.
ここで、前記第8図と同様に水平方向の辺に配列された
発光ダイオードL1〜LmとフォトトランジスタPTI
〜PTmの組をX座標とし、垂直方向の辺に配設された
発光ダイオードl(m+1)〜Lnとフォトトランジス
タPT(m+1)〜PTnの組をY座標とする。Here, similarly to FIG. 8, light emitting diodes L1 to Lm and phototransistors PTI are arranged on the horizontal side.
The set of ~PTm is set as an X coordinate, and the set of light emitting diodes l(m+1) to Ln and phototransistors PT(m+1) to PTn arranged on the vertical side is set as a Y coordinate.
発光ダイオードL1〜Lm.L (m+1) 〜Lnの
カソードとフォトトランジスタPTI〜PTnのエミツ
タは共に設置されている。また発光ダイオードL1〜L
nのアノードは常開のスイッチング素子SLI〜SLn
の一端にそれぞれ接続され、これらスイッチング素子S
LI〜SLnの他端は共通に接続されて駆動用トランジ
スタQのエミツタに接続されている。上記のスイッチン
グ素子SLI〜Sunを含んで第1の切換回路1が構成
されている.
フォトトランジスタPTI〜PTnのコレクタは常開の
スイッチング素子31−Snの一端にそれぞれ接続され
、これらのスイッチング素子31〜Snの他端は、共通
に接続されて増幅部2に接続している。また、スイッチ
ング素子S1〜Snを含んで第2の切換回路3が構成さ
れている。なお、駆動用トランジスタQのコレクタは駆
動電源■に接続されている。以上の発光ダイオードL1
〜Ln,フォトトランジスタPTI〜PTn, 第1の
切換回路1,第2の切換回路3,増幅部2および駆動用
トランジスタQで座標検出部を構成する。Light emitting diodes L1 to Lm. The cathodes of L (m+1) to Ln and the emitters of phototransistors PTI to PTn are placed together. In addition, light emitting diodes L1 to L
The anode of n is a normally open switching element SLI~SLn
These switching elements S
The other ends of LI to SLn are connected in common to the emitter of the driving transistor Q. A first switching circuit 1 includes the switching elements SLI to Sun described above. The collectors of the phototransistors PTI-PTn are each connected to one end of normally open switching elements 31-Sn, and the other ends of these switching elements 31-Sn are commonly connected and connected to the amplifier section 2. Further, a second switching circuit 3 includes switching elements S1 to Sn. Note that the collector of the driving transistor Q is connected to the driving power source (2). Light emitting diode L1
~Ln, phototransistors PTI to PTn, the first switching circuit 1, the second switching circuit 3, the amplifier section 2, and the driving transistor Q constitute a coordinate detection section.
さらに、図示しないホストコンピュータから動作開始信
号Scが駆動用トランジスタQとカウンタ回路4に与え
られる。Furthermore, an operation start signal Sc is applied to the driving transistor Q and the counter circuit 4 from a host computer (not shown).
カウンタ回路4は動作開始信号Scの入力によりカウン
ト動作を開始し、カウント毎にパルス信号Pを出力し、
カウントデータDcを出力する。The counter circuit 4 starts counting operation by inputting the operation start signal Sc, outputs a pulse signal P for each count,
Output count data Dc.
このパルス信号Pは第1の切換回路1と第2の切換回路
3に与えられる。これらの切換回路は図示しないデコー
ダ等によりスイッチング素子SlとSLI,32とSL
2. ・−・・SnとSLnをそれぞれ対応させて順
次閉或し、発光ダイオードL1〜Lnが順次駆動されて
光信号を出力する。This pulse signal P is given to the first switching circuit 1 and the second switching circuit 3. These switching circuits are connected to switching elements SL and SLI, 32 and SL by a decoder (not shown), etc.
2. . . . Sn and SLn are made to correspond to each other and are sequentially closed, and the light emitting diodes L1 to Ln are sequentially driven to output an optical signal.
ここで、駆動用トランジスタQは動作開始信号SCが与
えられていて動作状態にある。Here, the driving transistor Q is supplied with the operation start signal SC and is in an operating state.
このI!戒において、発光ダイオードの発光光線が遮断
されなければ対応するフォトトランジスタは受光により
導通し、オペレータが指などで光路を遮断すると遮断さ
れたフォトトランジスタは非導通となる.このフォトト
ランジスタPTI〜PTnの導通および非導通(遮断)
に従い、波形整形判定部50から2値化信号が出力され
る。This I! In the precept, if the light emitted by a light emitting diode is not interrupted, the corresponding phototransistor becomes conductive when it receives light, and if the operator interrupts the optical path with his or her finger, the blocked phototransistor becomes nonconductive. Conduction and non-conduction (blocking) of these phototransistors PTI to PTn
Accordingly, a binarized signal is output from the waveform shaping determination section 50.
波形整形判定部50の出力は比較部6に入力される。こ
の比較部6にはカウンタ回路4からパルス信号Pが入力
され、このパルス信号Pが入力された時点で判定波形整
形部50から出力がこの比較部6に入力されないときに
、該比較部6は記憶信号Smを記憶部7に出力する。The output of the waveform shaping determination section 50 is input to the comparison section 6. A pulse signal P is input from the counter circuit 4 to this comparison section 6, and when the output from the determination waveform shaping section 50 is not input to this comparison section 6 at the time when this pulse signal P is input, the comparison section 6 The storage signal Sm is output to the storage section 7.
記憶信号Smが与えられる記憶部7は、記憶信号Smが
入力される時点でカウンタ回路4から出力されるカウン
トデータDcを記憶し、記憶部7に記憶されたカウント
データDcは出力制御部8に送出される。そして、出力
制御部8はカウントデータDcから適正な座標を演算し
てこれを座標信号としてホストコンピュータに転送する
.この第1図の構成が前記第8図の構成と異なる点は、
第8図の波形戒形部5に替えて波形整形判定部50を設
けたことにある。波形整形判定部50は、第1波形整形
部51.第2波形整形部52.切換器53,定数メモリ
54,および比較器55から構威される.同図において
、前記第8図で説明したように、座標入力面に設けた受
光素子であるフォトトランジスタPTI〜PTs+ (
X軸辺)とフォトトランジスタPT(s+1)〜PTn
から時系列で出力される受光信号は増幅部2で所定レベ
ルに増幅されて波形整形判定部50に入力する.
以下、波形整形判定部50の構或と動作を説明する.
波形整形判定部50は増幅部2からの信号を入力とする
第1波形整形部51と第2波形整形部52を有し、第1
波形整形部51は前記第4図に示した第1の閾値Thl
を基準値として増幅部2の出力波形を整形して2値化信
号を作威しこれを切換器53に与え、第2波形整形部5
2は同じく第4図に示した第2の閾値Th2を判定基準
値として増幅部2の出力波形を整形してこれを切換器5
3に与える。The storage section 7 to which the storage signal Sm is supplied stores the count data Dc output from the counter circuit 4 at the time when the storage signal Sm is input, and the count data Dc stored in the storage section 7 is sent to the output control section 8. Sent out. Then, the output control section 8 calculates appropriate coordinates from the count data Dc and transfers them as coordinate signals to the host computer. The difference between the configuration in FIG. 1 and the configuration in FIG. 8 is that
The reason is that a waveform shaping determination section 50 is provided in place of the waveform shaping section 5 shown in FIG. The waveform shaping determination unit 50 includes a first waveform shaping unit 51 . Second waveform shaping section 52. It is composed of a switch 53, a constant memory 54, and a comparator 55. In the figure, as explained in FIG. 8 above, phototransistors PTI to PTs+ (
X-axis side) and phototransistors PT(s+1) to PTn
The received light signal outputted in time series from the amplifying section 2 is amplified to a predetermined level and input to the waveform shaping determining section 50. The structure and operation of the waveform shaping determination section 50 will be explained below. The waveform shaping determination section 50 has a first waveform shaping section 51 and a second waveform shaping section 52 that receive the signal from the amplification section 2 as input.
The waveform shaping section 51 sets the first threshold Thl shown in FIG.
is used as a reference value to shape the output waveform of the amplifying section 2 to produce a binary signal, which is applied to the switch 53, and the second waveform shaping section 5
2 also shapes the output waveform of the amplifying section 2 using the second threshold Th2 shown in FIG.
Give to 3.
定数メモリ54には、隣接辺の反射によって影響を受け
る発光ダイオードとフォトトランジスタの組を走査する
走査位置に対応するカウンタ回路4のカウント値が設定
されている。第1図の構成で、たとえば隣接辺に最も接
近して配置された発光ダイオードとフォトトランジスタ
の組(Ll−PTL ) .(Lm−PT+++ ).
(Ln−PTn ), (L (m+1> −
PT(m+1))の走査位置に相当するカウンタ4のカ
ウント値が設定されている。A count value of the counter circuit 4 is set in the constant memory 54, which corresponds to a scanning position for scanning a combination of a light emitting diode and a phototransistor that is affected by reflection from an adjacent side. In the configuration shown in FIG. 1, for example, a combination of a light emitting diode and a phototransistor (Ll-PTL) arranged closest to the adjacent side. (Lm-PT+++).
(Ln−PTn), (L (m+1> −
A count value of the counter 4 corresponding to the scanning position of PT(m+1)) is set.
定数メモリ54は比較器55に上記設定値を供給し、カ
ウンタ回路4のカウント値が上記設定値の何れかに一敗
したとき一方の切換信号T1を切換器53に出力して第
2波形整形部52の出力を比較部6に出力する。また、
カウンタ回路4のカウント値が上記設定値の何れとも一
致しないときは他方の切換信号T2を切換器53に与え
、第1波形整形部51の出力を比較部6に与える。The constant memory 54 supplies the set value to the comparator 55, and when the count value of the counter circuit 4 falls to either of the set values, outputs one switching signal T1 to the switch 53 for second waveform shaping. The output of section 52 is output to comparison section 6. Also,
When the count value of the counter circuit 4 does not match any of the set values, the other switching signal T2 is applied to the switch 53, and the output of the first waveform shaping section 51 is applied to the comparison section 6.
前記第4図(a)に示したように、隣接する対向辺であ
るY軸辺101による発光ダイオードL1からの反射光
線R 1゜が対応するフォトトランジスタPT1に入力
してその出力レベルが他のフォトトランジスタからの出
力レベルより大きくなっても、この発光ダイオードL1
と対になるフォトトランジスタPTIの走査時点でカウ
ンタ4のカウントデータと定数メモリ54に設定されて
いるカウント値に一つが一致して第2の比較出力T2が
切換器53を第2波形整形部52側に切換えることによ
り、第4図(b)に示したように、フォトトランジスタ
PTIの出力信号の検出基準となる閾値を第2閾値Th
2とした波形整形処理が行われる。そして、隣接対向辺
による反射の影響がない他のフォトトランジスタ(PT
2,PT3,PT4. ・・・・ )の走査時点では
定数メモリ54の設定値の何れのカウント値もカウンタ
回路4のカウント値と一致しないので、比較器55は比
較出力T1を切換器53に与えて、切換器53を第l波
形整形部5lの出力側に切換え、前記第4図(b)に示
したように、第1の閾値Thlを基準とした2僅化波形
処理が行われる.
なお、第1図においては、隣接対向辺の反射に影響され
る発光ダイオードとフォトトランジスタの組を(Ll−
PTI ) , (Lm−PTm ) , (Ln
−PTn). (L (m+1)−PT(m+1))
の4組とし、かつそれぞれの影響度が同一として説明し
たが、Y軸.X軸の対向辺による反射が異なるような場
合は、その影響による出力信号のレベルの違いに応じて
波形整形部の数を各軸毎に違うレベルの閾値を基準値と
する処理を行うようにさらに一対増やして設け、定数メ
モリの各軸に対応して影響されるフォトトランジスタの
走査時点にそれぞれ切換信号を出力するよう、切換器も
増設すればよい。As shown in FIG. 4(a), the reflected light beam R 1° from the light emitting diode L1 by the Y-axis side 101, which is the adjacent opposing side, is input to the corresponding phototransistor PT1, and its output level is different from that of the other side. Even if the output level is higher than the output level from the phototransistor, this light emitting diode L1
At the time of scanning of the phototransistor PTI paired with the phototransistor PTI, one of the count data of the counter 4 and the count value set in the constant memory 54 match, and the second comparison output T2 outputs the switch 53 to the second waveform shaping section 52. As shown in FIG. 4(b), by switching to the second threshold Th
2 is performed. Then, another phototransistor (PT
2, PT3, PT4. ), none of the count values of the set values of the constant memory 54 match the count values of the counter circuit 4, so the comparator 55 gives the comparison output T1 to the switch 53, is switched to the output side of the l-th waveform shaping section 5l, and as shown in FIG. 4(b), the divisor waveform processing is performed using the first threshold Thl as a reference. In addition, in FIG. 1, the combination of a light emitting diode and a phototransistor that is affected by reflection from adjacent opposing sides is expressed as (Ll-
PTI), (Lm-PTm), (Ln
-PTn). (L (m+1)-PT(m+1))
The explanation was given assuming that there are four groups of If the reflections on the opposite sides of the X-axis are different, the number of waveform shaping sections should be processed using different level thresholds for each axis as the reference value, depending on the difference in the level of the output signal due to the influence. Furthermore, a pair of switching devices may be added so as to output a switching signal at the scanning time of the affected phototransistor corresponding to each axis of the constant memory.
また、隣接対向辺の反射により影響を受ける発光ダイオ
ード/フオトトランジスタの対がさらに存在する場合は
、定数メモリ54に設定するカウント値もそれに応じた
数のものとすればよい。Furthermore, if there are additional pairs of light emitting diodes/phototransistors that are affected by reflections from adjacent opposing sides, the count value set in the constant memory 54 may be set to a corresponding number.
このように、本実施例においては、隣接対向辺による反
射光線の影響を受ける発光ダイオード/フオトトランジ
スタ対の光電変換出力についての2値化処理における判
断基準となる閾値を上記反射光線による信号レベルを無
視できるものに切換えることで、前記従来技術における
問題点を解消した。As described above, in this embodiment, the threshold value, which serves as a judgment criterion in the binarization process for the photoelectric conversion output of the light emitting diode/phototransistor pair that is affected by the reflected light rays from adjacent opposing sides, is set based on the signal level caused by the reflected light rays. The problems in the prior art have been solved by switching to negligible values.
第2図は本発明による座標入力装置の第2の実施例を説
明する全体の構成図であって、基本構成と基本動作は上
記第8図のものと同様であり、第1図の構成と異なる点
は増幅部2に替えて可変増幅部20を設けた点である。FIG. 2 is an overall configuration diagram illustrating a second embodiment of the coordinate input device according to the present invention, and the basic configuration and basic operation are the same as those in FIG. 8 above, and the configuration is similar to that in FIG. The difference is that a variable amplification section 20 is provided instead of the amplification section 2.
可変増幅部20は、第l増幅部21,第2増幅部22,
切換器23,定数メモリ24,および比較器25から構
成されている。第1増幅部21と第2増幅部22は、異
なる増幅率でフォトトランジスタPTI〜PTnの出力
を増幅し、増幅した信号を波形整形部5に供給するもの
であり、前記第5図の(a)に示したように、座標入力
がない場合の波形整形出力信号(2値化信号)のレベル
が全て波形整形部5の出力において入力判定のための閾
値Thを越えるような増幅率が設定されている。The variable amplification section 20 includes a l-th amplification section 21, a second amplification section 22,
It is composed of a switch 23, a constant memory 24, and a comparator 25. The first amplifying section 21 and the second amplifying section 22 amplify the outputs of the phototransistors PTI to PTn with different amplification factors, and supply the amplified signals to the waveform shaping section 5, which is shown in (a) of FIG. ), the amplification factor is set such that the level of the waveform shaping output signal (binarized signal) when there is no coordinate input exceeds the threshold Th for input determination at the output of the waveform shaping section 5. ing.
切換器23.定数メモリ24.および比較器25の構成
とその動作は前記第1図の切換器53.定数メモリ54
,および比較器55と同一であるので説明は省略する。Switch 23. Constant memory 24. The configuration and operation of comparator 25 are as follows: switch 53 in FIG. Constant memory 54
, and comparator 55, so the explanation will be omitted.
同図において、隣接対向辺の反射光線に影響される走査
位置に配置された発光ダイオードとフォトトランジスタ
の対に対応するカウンタ4のカウント値が比較器25に
入力した時点で、該比較器25は一致出力T2を切換器
23に出力し、これを第2増幅部22の出力が波形整形
部5に印加されるように切換る。第2増幅器22の増幅
率は第1増幅器21の増幅率より小さく設定されており
、例えば第5図(b)に示したように、発光ダイオード
Llからの直進光線R1が座標入力INによって遮断さ
れ、隣接対向辺101の反射光縞R1’が対応するフォ
トトランジスタPTIに入力することによる出力が入力
判定閾値Th以下となるように設定される。In the same figure, when the count value of the counter 4 corresponding to the pair of light emitting diode and phototransistor placed at the scanning position affected by the reflected light rays of adjacent opposing sides is input to the comparator 25, the comparator 25 The coincidence output T2 is output to the switch 23, which is switched so that the output of the second amplification section 22 is applied to the waveform shaping section 5. The amplification factor of the second amplifier 22 is set smaller than the amplification factor of the first amplifier 21. For example, as shown in FIG. 5(b), the straight light beam R1 from the light emitting diode Ll is blocked by the coordinate input IN. , is set so that the output when the reflected light stripe R1' of the adjacent opposing side 101 is input to the corresponding phototransistor PTI is equal to or less than the input determination threshold Th.
隣接対向辺の反射光線に影響を受けない発光ダイオード
/フオトトランジスタ対の出力信号については、その走
査時点においてカウンタ回路4のカウント値が定数メモ
リ24にないため、比較器25での一致が無く、この不
一致を示す出力信号T2が切換器23に印加され、切換
器23が第2増幅器22の出力信号を波形整形部5に与
える。これにより、波形整形回路5は第5図(b)に示
したように、判定閾値Thで座標入力の検出/非検出処
理を行い、処理後の信号を比較部6に与える。Regarding the output signal of the light emitting diode/phototransistor pair, which is not affected by the reflected light rays from adjacent opposing sides, since the count value of the counter circuit 4 is not in the constant memory 24 at the time of scanning, there is no coincidence in the comparator 25. The output signal T2 indicating this mismatch is applied to the switch 23, and the switch 23 supplies the output signal of the second amplifier 22 to the waveform shaping section 5. As a result, the waveform shaping circuit 5 performs detection/non-detection processing of the coordinate input using the determination threshold Th, as shown in FIG. 5(b), and provides the processed signal to the comparator 6.
なお、第2図においては、隣接対向辺の反射に影響され
る発光ダイオードとフォトトランジスタの組を(Ll−
PTI ) , (Lm−PTm ) , (l、
n − PTn). (L (m+1)−PT(m
+1))の4組とし、かつそれぞれの影響度が同一とし
て説明したが、V軸,X軸の対向辺による反射が異なる
ような場合は、その影響による出力信号のレベルの違い
に応して増幅部の数を各軸毎に違うレベルの増幅率を以
て処理を行うようにさらに複数に増やして設け、定数メ
モリの各軸に対応して影響されるフォトトランジスタの
走査時点にそれぞれ切換信号を出力するよう、切換器も
増設すればよい.また、隣接対向辺の反射により影響を
受ける発光ダイオード/フオトトランジスタの対がさら
に存在する場合は、定数メモリ54に設定するカウント
値もそれに応じた数のものとすればよい.
このように、第2図の実施例では、隣接対向辺の反射光
線に影響されるフォトトランジスタの出力信号を増幅す
る増幅部の増幅率を他のフォトトランジスタの出力を増
幅する増幅器の増幅率より小さくして、座標入力ありの
状態で隣接対向辺の反射光線による当該フォトトランジ
スタの出力信号レベルが入力判定のための閾値を越える
ことがない値にすることにより、前記従来技術の問題を
解消する。In addition, in FIG. 2, the combination of a light emitting diode and a phototransistor that is affected by reflection from adjacent opposing sides is expressed as (Ll-
PTI), (Lm-PTm), (l,
n - PTn). (L (m+1)−PT(m
+1)), and the degree of influence is the same, but if the reflections on the opposite sides of the V-axis and X-axis are different, the difference in output signal level due to that influence The number of amplifying sections is further increased to multiple levels so that each axis is processed with a different level of amplification factor, and a switching signal is output at the scanning time of the phototransistor affected by each axis of the constant memory. You can also add a switch to do this. Furthermore, if there are additional pairs of light emitting diodes/phototransistors that are affected by reflections from adjacent opposing sides, the count value set in the constant memory 54 may be set to a corresponding number. In this way, in the embodiment shown in FIG. 2, the amplification factor of the amplification section that amplifies the output signal of the phototransistor that is affected by the reflected light rays from the adjacent opposing sides is set to be higher than the amplification factor of the amplifier that amplifies the output of other phototransistors. The problem of the prior art described above is solved by making the output signal level of the phototransistor smaller and setting it to a value that does not cause the output signal level of the phototransistor due to the reflected light rays from the adjacent opposing sides to exceed the threshold value for input determination when coordinates are input. .
第3図は本発明による座標入力装置の第3の実施例を説
明する全体の構或図であって、その基本的構成と動作は
前記第8図で説明したものと同一であるので説明は省略
する.
第3図が第8図の構或と異なる点は、駆動用トランジス
タQの電源側に挿入した切換器33.定数メモリ31,
および比較器32とからなる可変駆動部30を設けた点
である。FIG. 3 is an overall configuration diagram illustrating a third embodiment of the coordinate input device according to the present invention, and since its basic configuration and operation are the same as those explained in FIG. 8, the explanation will be omitted. Omitted. The difference between the configuration in FIG. 3 and the configuration in FIG. 8 is that a switch 33. constant memory 31,
and a comparator 32.
同図において、定数メモリ31に設定されるカウント値
,比較器32の動作は前記第1図,第2図の定数メモリ
,比較器と同様のものである。切換器33は抵抗値の異
なる抵抗R1とR2(Rl >R2) とを比較器32
の出力で切り換えるもので、隣接対向辺の反射光線に影
響される発光ダイオード/フオトトランジスタの対力{
走査される時点で当該発光ダイオードの発光能率を他の
発光ダイオードのそれよりも低くして、上記反射光線の
よるフォトトランジスタの出力信号のレベルを小さくし
たものである。In this figure, the count value set in constant memory 31 and the operation of comparator 32 are similar to those of the constant memory and comparator in FIGS. 1 and 2. A switch 33 connects resistors R1 and R2 (Rl > R2) with different resistance values to a comparator 32.
It is a light emitting diode/phototransistor pair that is switched by the output of
At the time of scanning, the light emitting efficiency of the light emitting diode is made lower than that of other light emitting diodes, thereby reducing the level of the output signal of the phototransistor caused by the reflected light beam.
すなわち、前記第6図(a)に示したように、隣接対向
辺の反射光線に影響されるフォトトランジスタPTIに
光線を発射する発光ダイオードL1の発光能率を他の発
光ダイオードのそれよりも低くすることにより、第6図
(b)のように、座標入力があった場合に当該フォトト
ランジスタの出力信号が判定閾値Thを越えないように
して、上記反射光線で誤判定を発生させないようにした
もので、発光ダイオードLlの走査時点でカウンタ回路
4のカウント値と定数メモリ31の設定値が一致して比
較器32から一致信号T1が切換器33に印加され、切
換器33は抵抗値の大きい抵抗R1を介して駆動用トラ
ンジスタQに電源を接続する。したがって、発光ダイオ
ードLlは低能率で駆動され、その発光量は他の発光ダ
イオードより少なくされる。また、上記反射光線の影響
を受けない発光ダイオード/フオトトランジスタの走査
時点では比較器32でカウンタ回路4のカウント値と定
数メモリの設定値との一敗がないため、比較器32から
は不一致信号T2が切換器33に出力されて、該切換器
33を抵抗値の小さい抵抗R2を介して駆動用トランジ
スタQに電源を継ぐ。That is, as shown in FIG. 6(a), the light emitting efficiency of the light emitting diode L1, which emits light to the phototransistor PTI, which is affected by the reflected light from adjacent opposing sides, is made lower than that of other light emitting diodes. As a result, as shown in FIG. 6(b), when coordinates are input, the output signal of the phototransistor is prevented from exceeding the determination threshold Th, thereby preventing the reflected light beam from causing an erroneous determination. At the time of scanning of the light emitting diode Ll, the count value of the counter circuit 4 and the set value of the constant memory 31 match, and a match signal T1 is applied from the comparator 32 to the switch 33, and the switch 33 selects a resistor with a large resistance value. A power supply is connected to the driving transistor Q via R1. Therefore, the light emitting diode Ll is driven with low efficiency, and the amount of light emitted by it is smaller than that of other light emitting diodes. Furthermore, at the time of scanning of the light emitting diode/phototransistor, which is not affected by the reflected light beam, the comparator 32 does not match the count value of the counter circuit 4 and the set value of the constant memory, so the comparator 32 outputs a discrepancy signal. T2 is output to the switch 33, and the switch 33 connects the power to the driving transistor Q via a resistor R2 having a small resistance value.
これにより、隣接対向辺の反射光線による座標入力の誤
判定を無くすことができる。Thereby, it is possible to eliminate erroneous determination of coordinate input due to reflected light rays from adjacent and opposing sides.
なお、第3図に示した実施例においては、隣接対向辺の
反射に影響される発光ダイオードとフォトトランジスタ
の組を(Ll−PTI ) , (Lm−PTm),
(Ln−PTn), (L (m+1)−PT
(m+1)〕の4組とし、かつそれぞれの影響度が同一
として説明したが、Y軸,X軸の対向辺による反射が異
なるような場合は、その影響による出力信号のレベルの
違いに応じて,駆動用トランジスタQへの給電回路の抵
抗の数を各軸毎に違うレベルの閾値を基準値とする処理
を行うようにし、また、隣接対向辺の反射により影響を
受ける発光ダイオード/フオトトランジスタの対がさら
に存在する場合は、定数メモリ54に設定するカウント
値もそれに応じた数のものとすればよい。In the embodiment shown in FIG. 3, the combinations of a light emitting diode and a phototransistor that are affected by reflection from adjacent opposing sides are (Ll-PTI), (Lm-PTm),
(Ln-PTn), (L (m+1)-PT
(m+1)], and each has the same degree of influence. However, if the reflections on the opposite sides of the Y-axis and X-axis are different, the difference in output signal level due to the influence , the number of resistances in the power supply circuit to the drive transistor Q is processed using a threshold value of a different level for each axis as a reference value, and the number of resistances of the light emitting diode/phototransistor that is affected by reflections from adjacent opposing sides is If there are more pairs, the count value set in the constant memory 54 may be set to a corresponding number.
以上説明したように、本発明によれば、発光素子と受光
素子との組を配置する一方の対向2辺に対して隣接する
他の対向2辺に、上記一方の対向2辺に配置した発光素
子と受光素子に関して、上記発光素子からの光信号が上
記他方の対向2辺の少なくとも一方に反射して受光素子
に入力することによる座標の誤検出を無くすことができ
る。As explained above, according to the present invention, the light emitting element arranged on the other two opposing sides adjacent to one of the two opposing sides on which the set of the light emitting element and the light receiving element is arranged, Regarding the element and the light-receiving element, it is possible to eliminate erroneous detection of coordinates due to an optical signal from the light-emitting element being reflected on at least one of the other two opposing sides and input to the light-receiving element.
第l図は本発明による座標入力装置の第1の実施例を説
明する全体の構成図、第2図は本発明による座標入力装
置の第2の実施例を説明する全体の構成図、第3図は本
発明による座標入力装置の第3の実施例を説明する全体
の構成図、第4図,第5図,および第6図は本発明の原
理説明図、第7図は従来技術による問題点の説明図、第
8図は従来の座標入力装置を説明する全体の構或図、第
9図は第8図の動作波形図である。
1・・・・第1の切換回路、2・・・・増幅部、3・・
・・第2の切換回路、4・・・・カウンタ回路、6 ・
・・・比較部、7 ・・・・記憶部、8・・出力制御部
、20・・・・可変増幅部、30・・・・可変駆動部、
50・・・・波形整形判定部。
第4図
第5図
第6図
第7図1 is an overall configuration diagram illustrating a first embodiment of a coordinate input device according to the present invention, FIG. 2 is an overall configuration diagram illustrating a second embodiment of a coordinate input device according to the present invention, and FIG. The figure is an overall configuration diagram explaining the third embodiment of the coordinate input device according to the present invention, Figures 4, 5, and 6 are diagrams explaining the principle of the present invention, and Figure 7 is a problem with the prior art. 8 is an overall configuration diagram illustrating a conventional coordinate input device, and FIG. 9 is an operational waveform diagram of FIG. 8. 1...First switching circuit, 2...Amplifying section, 3...
...Second switching circuit, 4...Counter circuit, 6.
...Comparison section, 7.. Storage section, 8.. Output control section, 20.. Variable amplification section, 30.. Variable drive section,
50...Waveform shaping determination unit. Figure 4 Figure 5 Figure 6 Figure 7
Claims (4)
も一方の2辺の一辺に発光素子を、および他辺に受光素
子を、上記二次元平面を介在して対向させて複数組配置
し、カウンタ回路から出力されるパルス信号により上記
複数組の発光素子と受光素子を切換回路で順次選択的に
切換えて駆動し、上記切換回路で選択された発光素子か
ら出力される光信号に対向する受光素子の出力信号が判
定基準値に達しないときに上記カウンタ回路から出力さ
れるカウントデータを記憶部に記憶し、このカウントデ
ータから座標信号を得る座標入力装置において、前記受
光素子の出力に基づいて座標入力の有無を判定する判定
手段を、前記発光素子からの発光信号が前記一方の対向
2辺と隣接する他方の対向2辺の何れかに反射して入力
する光信号をも受光可能な位置に配置された受光素子の
出力信号の入力判定処理とそれ以外の受光素子の出力の
入力判定処理とで切り換える判定処理切換手段を設けた
ことを特徴とする座標入力装置。(1) A plurality of sets of light-emitting elements are arranged on one side of at least one of the two opposing sides constituting the two-dimensional coordinate input surface, and light-receiving elements are arranged on the other side, facing each other with the two-dimensional plane interposed therebetween. , the plurality of sets of light-emitting elements and light-receiving elements are sequentially selectively switched and driven by a switching circuit in response to a pulse signal output from a counter circuit, and are opposed to the optical signal output from the light-emitting element selected by the switching circuit. A coordinate input device that stores count data output from the counter circuit in a storage section when the output signal of the light receiving element does not reach a determination reference value, and obtains a coordinate signal from this count data, based on the output of the light receiving element. The determining means for determining the presence or absence of coordinate input is also capable of receiving an optical signal inputted by a light emitting signal from the light emitting element being reflected on one of the two opposing sides and the other two opposing sides adjacent to the light emitting element. 1. A coordinate input device comprising a determination processing switching means for switching between input determination processing for an output signal of a light receiving element disposed at a position and input determination processing for outputs of other light receiving elements.
2値化閾値切換手段であり、前記発光素子からの発光信
号が前記一方の対向2辺と略直交する他方の対向2辺の
何れかに反射して入力する光信号をも受光可能な位置に
配置された受光素子の出力に基づく2値化信号の信号処
理のための第1の閾値とそれ以外の受光素子の出力に基
づく2値化信号の信号処理のための第2の閾値とを切り
換える閾値切換手段であることを特徴とする座標入力装
置。(2) In claim (1), the determination processing switching means is a binarization threshold switching means, and the light emission signal from the light emitting element is applied to either of the other two opposing sides that are substantially orthogonal to the one opposing two sides. A first threshold value for signal processing of a binary signal based on the output of a light receiving element placed in a position where it can receive an input optical signal reflected by a crab, and a second threshold value based on the outputs of other light receiving elements. A coordinate input device characterized in that it is a threshold value switching means for switching between a second threshold value and a second threshold value for signal processing of a digitized signal.
前記発光素子からの発光信号が前記一方の対向2辺と略
直交する他方の対向2辺の何れかに反射して入力する光
信号をも受光可能な位置に配置された受光素子の出力を
増幅する増幅手段の増幅率とそれ以外の受光素子の出力
を増幅する増幅手段の増幅率とを切り換える増幅率切換
手段であることを特徴とする座標入力装置。(3) In claim (1), the determination processing switching means inputs an optical signal in which a light emission signal from the light emitting element is reflected onto one of the other two opposing sides substantially orthogonal to the one opposing two sides. It is characterized by an amplification factor switching means for switching between the amplification factor of the amplification means for amplifying the output of the light receiving element arranged at a position where it can also receive light, and the amplification factor of the amplification means for amplifying the output of the other light receiving elements. coordinate input device.
向辺の一方に発光素子を、他方の対向辺に受光素子を上
記二次元平面を介在して対向させて複数組配置し、カウ
ンタ回路から出力されるパルス信号により上記複数組の
発光素子と受光素子を切換回路で順次選択的に切換えて
駆動し、上記切換回路で選択された発光素子から出力さ
れる光信号を対向する受光素子の出力に基づく2値化信
号値が基準値に達しないときに上記カウンタ回路から出
力されるカウントデータを記憶部に記憶し、このカウン
タデータから座標信号を得る座標入力装置において、前
記発光素子からの発光信号が前記一方の対向辺と略直交
する他方の対向辺に反射して入力する光信号をも受光可
能な位置に配置された受光素子に対応する発光素子の発
光能率をそれ以外の発光素子の発光能率とで切換える発
光能率切換手段を設けたことを特徴とする座標入力装置
。(4) A plurality of sets of light-emitting elements are arranged on one of at least one of the opposing sides constituting the two-dimensional coordinate input surface, and a plurality of sets of light-receiving elements are arranged on the other opposing side so as to face each other with the two-dimensional plane interposed therebetween, and from the counter circuit. The plurality of sets of light-emitting elements and light-receiving elements are sequentially selectively switched and driven by the switching circuit according to the output pulse signals, and the optical signal output from the light-emitting element selected by the switching circuit is outputted from the opposing light-receiving element. A coordinate input device that stores count data output from the counter circuit in a storage section when a binarized signal value based on the reference value does not reach a reference value, and obtains a coordinate signal from this counter data. The light emitting efficiency of the light emitting element corresponding to the light receiving element arranged in a position where the signal can also receive the optical signal reflected and input to the other opposing side that is substantially orthogonal to the one opposing side is calculated as the light emitting efficiency of the other light emitting elements. A coordinate input device characterized by being provided with a light emitting efficiency switching means for switching between light emitting efficiency and light emitting efficiency.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14942589A JP2721396B2 (en) | 1989-06-14 | 1989-06-14 | Coordinate input device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14942589A JP2721396B2 (en) | 1989-06-14 | 1989-06-14 | Coordinate input device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0315920A true JPH0315920A (en) | 1991-01-24 |
JP2721396B2 JP2721396B2 (en) | 1998-03-04 |
Family
ID=15474828
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP14942589A Expired - Fee Related JP2721396B2 (en) | 1989-06-14 | 1989-06-14 | Coordinate input device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2721396B2 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1083514A1 (en) | 1999-09-10 | 2001-03-14 | Ricoh Company | Coordinate inputting/detecting apparatus, method and computer program product |
JP2008210292A (en) * | 2007-02-27 | 2008-09-11 | Pioneer Electronic Corp | Coordinate position detection device, display, coordinate position detection method, coordinate position detection program, and recording medium in which the program is recorded |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62173523A (en) * | 1986-01-27 | 1987-07-30 | Sharp Corp | Optical coordinate input device |
JPH01102616A (en) * | 1987-10-15 | 1989-04-20 | Nec Corp | Optical touch panel |
-
1989
- 1989-06-14 JP JP14942589A patent/JP2721396B2/en not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62173523A (en) * | 1986-01-27 | 1987-07-30 | Sharp Corp | Optical coordinate input device |
JPH01102616A (en) * | 1987-10-15 | 1989-04-20 | Nec Corp | Optical touch panel |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1083514A1 (en) | 1999-09-10 | 2001-03-14 | Ricoh Company | Coordinate inputting/detecting apparatus, method and computer program product |
JP2008210292A (en) * | 2007-02-27 | 2008-09-11 | Pioneer Electronic Corp | Coordinate position detection device, display, coordinate position detection method, coordinate position detection program, and recording medium in which the program is recorded |
Also Published As
Publication number | Publication date |
---|---|
JP2721396B2 (en) | 1998-03-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5414413A (en) | Touch panel apparatus | |
US4933544A (en) | Touch entry apparatus for cathode ray tube with non-perpendicular detection beams | |
JP3481498B2 (en) | Optical touch panel | |
US4267443A (en) | Photoelectric input apparatus | |
US4384201A (en) | Three-dimensional protective interlock apparatus | |
US4712100A (en) | Coordinate inputting apparatus using multiple sensors | |
US20220206151A1 (en) | Tracking device with improved work surface adaptability | |
JPS60235225A (en) | Input method of information processing system | |
US4707689A (en) | Adaptive thresholding scheme for optically-based touch screens | |
JPH0333679A (en) | Optical detector | |
JPH0315920A (en) | Coordinate input device | |
JPH05173699A (en) | Coordinate input device | |
US4806749A (en) | Optical coordinate system input device | |
JPH0612512B2 (en) | Optical touch panel light receiving element sensitivity adjustment method | |
CA2033515C (en) | Infrared touch input device and light emitter activation circuit | |
JP2689519B2 (en) | Touch panel device | |
US20120105379A1 (en) | Coordinate recognition apparatus and coordinate recognition method | |
JPH08272537A (en) | Optical touch panel | |
JPH1140648A (en) | Multiple sensor and wafer sensor | |
JPH06311009A (en) | Optical sensor | |
JP3159828B2 (en) | Photoelectric sensor | |
JPS60257304A (en) | Optical position detecting device | |
JP3825671B2 (en) | Multi-axis photoelectric sensor | |
JPS636618A (en) | Optical tough panel | |
JPS6196626A (en) | Reflection type photoelectric switch |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |