JPH03155600A - スピーチ信号内のワードストリングの認識方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、スピーチ信号内の少なくとも１つのワードス
トリングの認識方法であって、このワードストリングよ
り連続時間インターバルを表わすテスト信号を導出し、
これらのテスト信号を第１メモリ内に記憶されている複
数個の所定ワードの基準信号と比較して差分値を形成し
、これらの差分値を加算し、第２メモリ内にこれらの差
分値の和をメモリアドレスのポインタと共に記憶し、こ
のメモリアドレスのポインタは、かくして得られた差分
和の列がワードの開始点においてスタートできる如くし
、さらに少なくともワードの境界において、丁度終了し
たワードのポインタで当該ワードが開始する点のポイン
タを第３メモリ内に記憶し、かつこのスピーチ信号の終
わりにおいて決定される少なくとも１つのワードストリ
ングで、最小の差分和が得られた当該ワードより少なく
とも開始し、この時に記憶されているワードの開始点を
経過し、また前位ワードに対するポインタよりそのワー
ド開始点に至るワードストリングをこの第３メモリに記
憶するスピーチ信号内のワードストリングの認識方法及
びその方法を実行する装置に関する。

〔従来の技術〕

このような方法はドイツ連邦共和国特許出願公開第ＤＥ
−Ｏ３３２１５８６８号明細書から既知である。

この既知の方法では、スピーチ信号はダイナミックな時
間順応を用いることによって異なるワードと比較され、
それにより認識過程でスピーチ信号の経路中においてス
ピーチ信号への類似を持つ多数の並列ワードストリング
が得られ、該類似は当該ワードストリング内の累積差分
和によって書き取られる。最後に、最終のスピーチ信号
上に多数のワードストリングが終了して、最少累積差分
和を持つワードストリングが唯一の認識されたワードス
トリングとして出力される。

しかし異なる発音の結果として、例えばワードの終わり
の部分的抑圧の結果として、こうして得られたワードス
トリングは必ずしも発声されたスピーチ信号に対応する
ストリングとは限らない。

従って認識を改善するために、自然スピーチの規約に沿
って、今終わったワードに続く　（単数又は複数の）ワ
ードの選択を制限するスピーチモデルを用いることが考
案された。−成約にはこれで認識の信頼性を改善するこ
とが可能となるが、その都度自然スピーチの規約に従う
ワード列のよく似て聞こえるワードの結果として、極め
て似てはいるが発声されたセンテンスの正確な表現とは
いえないワード列が、認識されたセンテンスとして出力
されたり、また一方でスピーチ信号の終わりに僅かに大
きい累積差分和に到達するワード列が実際には正確なセ
ンテンスであることが、やはりまだ究極的には稀ではな
い。従って多くの場合に、最善の類似を持つワード列す
なわちセンテンスだけでなく、特にもし最善とされたワ
ード列が不正確らしいと判ったならば、最善から２番目
の類似の別のセンテンスをも出力するのが効果的である
。

不正確らしいと判断するのは例えば複雑過ぎるという理
由で認識過程では無視されなければならないというよう
な知識源に基づく場合である。

このことは既知の方法を用いてはたやすく可能ではない
、その理由はスピーチ信号の終わりに比較されたワード
のすべてに対してただ１つのワードストリングのみが記
憶されており、従ってスピーチ信号への類似性が極く僅
かしか異ならず且つ同じワードで終わるワードストリン
グを違うものと判断することは出来ないからである。

〔発明の開示〕

従って本発明の目的は、スピーチ信号への最善から２番
目の類似性を持つ多数のワードストリングを個々のワー
ド列が少なくとも１つのワードに関し異なるという制限
以外には個々のワード列への制限を設けないで決定する
ようなやり方で、冒頭のパラグラフで定義したタイプの
方法を採用することである。

本発明によれば、この目的はスピーチ信号に最も良く類
似しているＮ個の異なるワードストリングを認識するた
め、第３メモリは各々が少なくともＮ個の副位置を有す
る複数個の記憶位置を有し、これらの各副位置は、第３
メモリのアドレス用の第１ポジションと、記憶位置内の
副位置のアドレス用の第２ポジションと、ワード表示用
の第３ポジションと、差分和の表示用の第４ポジション
とを有し、初めの２つのポジション内のアドレスがワー
ドの開始点のポインタを表わす如（したこと、各ワード
群中、最終ワードがテスト信号用のワードエンドに到達
するワード群に対しては、第３メモリ内に新規な記憶位
置をアドレスし、このアドレスを第２メモリ内に可能な
各後続ワードの開始点として、当該ワードの第１基準信
号上に記憶し、この副位置に書込まれた情報は、同じワ
ード群に属し、最終テスト信号に対し同時に終点に到達
した第１ワードの記憶位置に対し第２メモリ内にアドレ
スが記憶されている記憶位置より導出すること、前記副
位置中、差分和が記憶されているもののみを使用し、か
つ関連の第１ワードの基準信号との比較による差分和を
インクレメントして最小であるもののみを使用し、この
比較は前位のワードの列で、当該瞬時のワードを含み、
その瞬時迄の間が相違し、かつ新規な記憶位置のすべて
の副位置が充填される迄継続し、また情報を導出する際
には、当該副位置より情報を導出する記憶位置のアドレ
スの副位置のアドレスを第１ポジションに書込み、情報
を導出する副位置のポインタを第２ポジションに書込み
、丁度終了した関連の第１ワードを第３ポジションに書
込み、インクレメントされた差分和を第４ポジションに
書込むこと、及びスピーチ信号の最終テスト信号中に入
力された記憶位置のすべての副位置の内容より、各種の
異なるワードストリングを決定し、第３ポジション内の
ワードの表示を通じ、これを、前記副位置の第１及び第
２ポジション内に含まれている記憶位置のアドレス並び
にこれら副位置の内容等と共に出力することにより達成
される。

１９８８年にニューヨークで開催された学会の予稿集″
Ｐｒｏｃ、　ＩＥＥＥ　Ｉｎｔ、　Ｃｏｎｆ、　ｏｎ　
Ａｃｏｕｓｔｉｃｓ、　５ｐｅｅｃｈａｎｄ　Ｓｉｇｎ
ａｌ　Ｐｒｏｃｅｓｓｉｎｇ”、　Ｎｅｗ　Ｙｏｒｋ　
１９８８の４１０−４１３ページから、首尾一貫したス
ピーチの認識に対するアルゴリズムは既知であって、こ
れは最善のワード列ばかりでなく最善から２番目の類似
性を持つワード列をも判定する。しかしこのためには異
なる認識原理、すなわち多段階（ｎｕｎ　ｔ−ｓｔａｇ
ｅ）の方法が用いられているが、その具体的な技術的実
現、特に記憶位置の割当てに対しては全（文献が発表さ
れていない。

本発明の方法では、３番目のメモリの内容はある特定の
やり方で拡大され、今や多数の異なるワード列の形成が
可能であって、毎回スピーチ信号への最善の類似性を持
つこれら異なるワード列のみが更に検討されることを、
３番目のメモリの新しい記憶位置に対する情報の生成の
ためのステップが保証している。更に本発明は、１つの
ワードの終わりがその後に全語常の任意の他のワードは
どれも続くことができないで、ある特定のグループのワ
ードすなわち好適には特定のシンクラス・クラスの今終
わったばかりのワード又はこのワードの出発点により指
令されたワードのみが続（ことができるスピーチモデル
の利用されることを可能とする。よく知られているよう
にこのことば認識の信頼性が著しく増大することを可能
にする。

３番目のメモリの各記憶位置では、差分和それ自身が各
副位置の４番目のポジションに記憶されることができる
。本発明の実施例による、より少ない計算時間しか必要
としないもう１つの可能性は、差分和の絶対値は各記憶
位置の１番目の副位置の４番目のポジションに記憶され
、この副位置における差分和間の差異と１番目の副位置
の差分和とは、各その次の副位置の４番目のポジション
に記憶されることを特徴とする。このようにして、ある
特定のテスト信号がただ１つのワードのみをもたらすな
らば特に、差分和間の差異がそのまま有効であり、従っ
て１番目の副位置の絶対値のみが増加させられなければ
ならないということが達成される。

同一テスト信号に対し多数のワードが同時に終わる場合
に、３番目のメモリの新しい記憶位置に対する情報を得
るためには、これらのワードに対応する記憶位置の副位
置は、最少差分和を持つ副位置のみが結局使用されるよ
うなやり方で混合されなければならない。本発明の又別
の実施例においてこの混合過程を実行する効率的な方法
は、同一テスト信号に関し終わりに到達するワードの内
の１つに対して、該ワードの差分和と共にアドレスが記
憶されている記憶位置の情報から、更に別の情報が得ら
れ且つこれを３番目のメモリ中の新しいアドレスを持つ
記憶位置に記憶して成り、また 各副位置に関しこれらのワードの１つ置きのものの該当
する記憶位置の情報は、新しい記憶位置のすべての副位
置の情報と順次比較され、もし２つの相互に比較された
副位置の情報がそれまでに詳しく調べられた同一ワード
列を示すならば、大きい方の差分和は抑制され、且つ あるワードの丁度今比較された副位置の抑制されなかっ
た情報が、比較された副位置の差分和よりその差分和が
大きいか小さい新しい記憶位置の２つの副位置の間に挿
入され、該新しい記憶位置の副位置の情報は必要なら１
副位置だけシフトされて成ることを特徴とする。

このやり方では、終結するワードの各々の個別の副位置
を通して繰り返し探索する必要はなく、該過程は多数の
同時に終結するワードのうちの任意のワードで始めてよ
いのであって、その始めたワードの情報から入るべき３
番目のメモリの新しいアドレスのデータが得られ、以下
順次同時に終結する他のワードの情報が新しい記憶位置
に搭載され、この新しい記憶位置に前からあったデータ
は消去またはシフトアウトされて終には同じグループの
同時に終結するワードはすべて処理されるに至る。この
ことは多数の同時に終結するワードのデータを組み合わ
せるのに要する時間を最少にする。

それまでに詳しく調べた先行ワード列が、比較された２
つの副位置からの情報に対して異なるかどうかをチエツ
クするために、副位置の１番目及び２番目のポジション
のデータから続く３番目のメモリの記憶位置の連鎖を毎
回詳しく調べなければならない。本発明の又別の実施例
ではこのことが、４番目のメモリにおいては、上記情報
が３番目のメモリの副位置へ書き込まれる度毎に、それ
までに詳しく調べられ丁度全路わったワードにより伸ば
されたワードストリングの指示が、終わったワードの指
示の代わりに、３番目のポジションで挿入された副位置
中に記憶されている新しいアドレスに記憶され、それま
でに詳しく調べられたワードストリングは４番目のメモ
リのアドレスを介して決定され、該アドレスは、挿入さ
れるべき副位置に関する情報がそれから得られる副位置
に記憶されることによって簡単化することが出来る。

これは更に別のメモリすなわち４番目のメモリを必要と
するが、２つの比較されたワードストリングが類似かど
うかをチエツクするために、このメモリへの対応する入
力のみが検討されなければならないのである。このこと
は処理時間の相当量を節約する。さらに、スピーチ信号
の終わりには最善の類似性を持つワードストリングが、
ワードストリングを副位置の１番目及び２番目のポジシ
ョンにおける規準又は指示をトレースバックすることに
より決定する必要無しに、この４番目のメモリから直接
読み出されることが出来る。

本発明による方法を実行するための装置であって、 特有のテスト信号を得るためのスピーチ信号処理デバイ
スと、 認識しようとしているワードに対する規準信号を記憶す
るための１番目のメモリと、 差分値を形成するため及び差分値を累積加算して差分和
を形成するために、各テスト信号を規準信号と比較する
ための比較回路と、 該当するワードに対する差分和及び差分和の列の始まり
の指示を記憶するための２番目のメモリと、 ワードの終わりに到達したとき、差分和の列の始まりへ
のポインタと丁度全路わったワードへのポインタとを記
憶する３番目のメモリとを有して成る装置においては、 ワードの終わりに到達したとき、新しくアドレスされた
各記憶位置に対して、３番目のメモリは多数の副位置を
有し、該副位置の各々は４つの記憶ポジションを持ち、 処理回路が設けられ、該処理回路は、同じワードのグル
ープに属し同じテスト信号で終わるすべてのワードに対
して３番目のメモリ内の同じ記憶位置にアドレスし、個
別の副位置の中へそれら記憶位置の副位置の読み出し内
容から得られた情報を書き込み、該情報の記憶アドレス
は２番目のメモリ内の当該終わったワードに対応する入
力により指示されるものであり、また 以下に記すような副位置すなわち、該副位置に対して差
分和がそこに記憶され且つ該当する最初のワードの規準
信号の比較の結果としての差分和の増加により増大した
該差分和が最少であるところの、且つ又、該副位置に対
してそれまでに詳しく調べられた瞬間的なワードを含む
先行ワードの列が異なるところの副位置のみから、上記
処理回路は情報を得て成ることを特徴とする。

以下、図面につき説明する。

検査すべきスピーチ信号からテスト信号を一般に規則的
な間隔で、例えばｌｏｍｓ〜２０ｍ５の間隔て取出す。

これらテスト信号は例えばスピーチ信号の短時間スペク
トル、基本スピーチ周波数、ラウドネス或いは特にワー
ド認識のために準備しておくことのできる同様な値とす
ることができる。このようなテスト信号の発生方法は既
知であり、本発明の範囲外のものである。

スピーチ信号は語柔から由来する個々のワードから成っ
ているということは知られている。語案のワードは、個
別に発音されたワードから取出した基準信号のに列の組
に相当する。基準信号、従ってワードの列をｋ・ｌ、−
−−にで示す。列に内の個々の基準信号に符号ｊ＝１．
−−−ｊ（ｋ）を付した。ここに、ｊ（ｋ）は基準信号
の列にの長さを示す。

コヒーレントワードストリング中のワードを認識する最
終的な目標は、スピーチ信号から取出したテスト信号の
列に最良に適応した基準信号列のうちの連続する複数個
を決定することにある。

前述したドイツ連邦共和国特許出願公開第ＤＥ−Ｏ３３
２１５８６８号明細書から既知の、スピーチ信号に最良
に適応した単一のワード列を決定する方法を第１図につ
き詳細に説明する。スピーチ信号のテスト信号ｉ及び個
々の列にの基準信号ｊ　（ここに各々が５つのワードよ
り成る５つの列１〜５を一例として示しである。）がマ
トリックス点（１＋ｊ、ｋ）のマトリックス１０を規定
する。局所差分値ｄ（Ｌ　　Ｌ　ｋ）は各マトリックス
点に割当てられており、対応する音響特性からのずれ或
いはこれらの音響特性間の差の目安となる。コヒーレン
トワードストリングを認識する上での問題は、テスト信
号と基準信号列の未知の連続との間の最良の適応を表わ
すマトリックス点（ｉ、　ｊｔ　ｋ）のマトリックスを
通る通路を見い出す問題に変えることができる。換言す
れば、差分値ｄ（＋、　Ｊｌ　ｋ）の和は、関連の前の
マトリックス点の方向に依存する時間歪値だけ増大され
ると、上記の通路上のマトリックス点のすべてに対し最
大となる。この最適通路から開始すれば、基準信号列の
連続を第１図から明らかなように明瞭に決定しうる。

最適通路はテスト信号列を個々の基準信号列に非線形適
応することにより決定される。このために、マトリック
ス点（ｉ、　ｊ、　ｋ）を通る最適通路は部分的にこの
マトリックス点に先行する最適副通路より成るという事
実を用いる。この目的のために、マトリックス点（１，
Ｊｌ　ｋ）へのすべての通路に沿う最小差分和Ｄ（ｉ、
　ｊ、　ｋ）を決定する。この差分和は局所的な差分値
の和である為、これを先行点への最適通路に沿う差分値
とマトリックス点（ｉ、　ｊ、　ｋ）の局所的な差分値
との和として順次簡単に決定しつる。次に、最適通路に
対し、最小差分和を有する先行点を決定する必要がある
。既知の方法では、このようにすることにより、時間歪
値を許容することなく、基準信号の列内の遷移に対する
以下の遷移規則をもたらす。

Ｄ（ｉ、ｊ、ｋ）＝ｄ（ｉ、ｊ、ｋ） ＋　ｍｉｎ　Ｄ（ｉ−１，ｊ、　ｋ）、　Ｄ（ｉ−１，
ｊ−１，ｋ）、　Ｄ（ｉ、　ｊ−１，ｋ）最適通路は未
だ分っていない為、上記の式は複数の通路をもたらす。

これら通路のうち、第１図には最終的に最適通路である
と見い出される通路Ｐ１に加えて例えば通路Ｐ２及びＰ
３をも示しである。

差分和に対ししきい値を用いない場合には、すべての差
分信号列の各基準値に対し実際に別々の通路が得られ、
これら通路は、ベルマンの最適性原理によると、特にワ
ードの境界で交差しない。

テスト信号に対し、すべての基準信号に対する差分和を
決定するためには、先行する点の差分和の全マトリック
スのうちの小部分のみを、すなわち上記の式から明らか
なように先行するテスト信号ｉ−１と関連する差分和の
みを必要とする。これらの差分和はブロック１２で線図
的に示すメモリにおいて区分１２ａに記憶され、新たな
各テスト信号時に書換えられる。

更に、最適通路をトレースバックしうるようにする、す
なわち基準信号の１つの列から他の列へめ各遷移位置、
すなわちワード境界に位置する通路の点をトレースバッ
クしつるようにする必要がある。従来の方法の最終的な
目標はスピーチ信号におけるワード又は基準信号の列の
未知の連続を決定することにある為、どのテスト信号に
対し、基準信号の列の終了点で終了する副通路を開始さ
せるかを決定するのが適している。しかし、ロードスト
リングにおけるワード認識に対しては、基準信号の列内
の副通路のデイテールは適切でない。

最初は未だ、基準信号の各列の終了点における最適通路
の副通路の終了点は分っておらず、この理由でトレース
バック情報を時間適応処理の全持続時間に対し保つ必要
がある。最適通路はマトリックス点（ｉ、　ｊ、　ｋ）
毎にこの基準信号列に内の第１基準信号ｊ・１に対する
独自の開始点を有する。従って、マトリックス点毎にト
レースバックポインタＢ（ｂ　Ｊｌ　ｋ）を、このマト
リックス点（Ｌ　Ｌ　ｋ）に対する最良の通路を生じる
テスト信号アドレスとして決定することができる。

従って、差分和に対するのと同様に、トレースバックポ
インタＢ（ｊ、　ｋ）の１つの列（コラム）をその都度
記憶する必要がある。すなわち、基準信号列にの各々の
列の各基準信号ｊ毎に、差分和に対する１つの記憶位置
１２ａとトレースバックポインタに対する１つの記憶位
置１２ｂとが必要となる。このことを第１図の左側部分
に示す。

しかしトレースバックに対しては、関連の基準信号列に
おける副通路の開始を決定する必要がなく、前述したよ
うに最終の副通路の開始にすぐ先行する先行副通路の終
了を決定する必要がある。

従って、従来の方法は、開始のテスト信号アドレスの代
りに、先行する終了点のテスト信号アドレスをトレース
バックポインタＢ（ｊ、　ｋ）に直接記憶することによ
り簡単化される。

前述したように、終了点におけるトレースバックポイン
タのみが、すなわち個々の基準信号列にの最終基準信号
Ｊ（ｋ）が、ワードの列を最適通路に沿ってトレースバ
ックしうるようにするものである。その理由は、終了点
におけるトレースバックポインタＢ（Ｊ（ｋ）、　ｋ）
が先行するすべての列の終了点を規定する為である。し
かし、メモリ１２に記憶されたこれらの終了点における
トレースバックポインタは次のテスト信号の処理中に書
換えられる為、基準信号の個々の列の終了点でトレース
バックポインタを記憶する個別のメモリが必要となる。

このような終了点は各テスト信号ｉ毎に生じうる、すな
わち前記の最適性原理によってスピーチモデルにかかわ
らず少なくとも１つの終了点が生じうる為、この別個の
メモリは各テスト信号毎にトレースバックポインタに対
する記憶位置を有するようにする必要がある。第１図で
は、この別個のメモリをマトリックス１０の下側にブロ
ック１４として線図的に示してあり、このメモリの区分
１４ａにはトレースバックポインタＢ（Ｊ（ｋ）、ｋ）
が常に、差分和Ｄ（Ｊ（ｋ）、　ｋ）が最小となる先行
の終了点のテスト信号アドレスＦ（ｉ）の形態で記憶さ
れている。

しかし、テスト信号アドレスＦ（ｉ）は各基準信号列内
の最適通路の個々の副通路の終了点自体ではなく、関連
の基準信号列と関連するワードである為、これらワード
を表わす基準信号列の列番号をも関連の初期アドレスＦ
（ｉ）と−緒に記憶する必要がある。記憶された列番号
をＴ（ｉ）で示し、これらは、終了点Ｊ（ｋ）で最小の
差分和Ｄ（Ｊ（ｋ）、　ｋ）が同じテスト信号に対する
他のすべての基準信号列に対し現われる基準信号列にの
列番号である。

第１図から明らかなように、先行する基準信号列の終了
点のテスト信号アドレス１（Ｌ−１）と最終の基準信号
列の列番号ｋ（Ｌ）とは最終のテスト信号工に対し記憶
された値から取出すことができる。同様に、記憶された
他のテスト信号アドレスＦ（ｉ）は、メモリ１４の記憶
位置１（ｔ−１）、　１（Ｌ−２）。

１（Ｌ−３）等を接続する矢印で示すように、各先行す
る基準信号列の列番号ｋ（ｔ−１）、　ｋ（ｔ−２）　
−−−−とその前に終了する基準信号列の終了点のテス
ト信号アドレス１（Ｌ−２）、　　１（Ｌ−３）−−一
とが記憶されているアドレスを直接もたらす。

この方法は、スピーチモデルに応じて他の特定の基準信
号列とのみ連続させることのできる２つ以上の基準信号
列を同じテスト信号に対し同時に終了せしめうる当該ス
ピーチモデルを用いる場合には、何らかの他のステップ
を講じることな（しては用いることができない。この場
合、最小の差分和を有する基準信号列の終了を以って単
に記憶したり進行したりすることができないが、大きな
差分和で終了する他の基準信号が最終的に、スピーチ信
号に後に良好に適応されるという点でこの終了時点で小
さな差分和をもたらすことができる。

しかし、この問題は、メモリ１４を第４図で別個に、す
なわちテスト信号の列によらずにアドレスすることによ
り容易に解決することができ、この場合、メモリ１４の
対応するアドレスを区分１４ａに記憶する必要があり、
これらアドレスをテスト信号の瞬時的な現在の列番号か
ら完全に取出しつるようにする必要がある。

しかし、スピーチ信号に最良に近似している、すなわち
終了時に最小の差分和を有しているワード列のみならず
、スピーチ信号に次に最良に類似している、すなわち次
に大きな差分和を有するワード列をも決定し且つ読出す
必要がある場合には、より大きな問題が生じる。その理
由は、順次に大きな差分和を有するワード列を表わし、
従ってどれが実際にスピーチ信号に最良に類似している
Ｎ個の最良のワード列であるかが終了時に確かめられる
まで記憶しておく必要がある同じ構文の群の複数のワー
ドが同じテスト信号に対し終了されるおそれがある為で
ある。

〔実施例〕

第２ａ図は、第１図のメモ１月４に対応するメモリの組
成を示す。この図は該メモリのトレースバック・ポイン
タに対する多数の記憶位置３１ないし３７を図式的に示
し、これらの記憶位置の各々は３つの最善のワード列を
決定するための３つのマルチポジション副位置を有する
。第２ｂ図は、１つの記憶位置をさらに詳細に示すもの
である。本実施例では各記憶位置が３つの副位置ＴＰ１
．　ＴＰ２．　ＴＰ３に分割され、その各々が４つの記
憶ポジションＳｔｌ。

Ｓｉ２．　Ｓｉ２．　Ｓｉ４を持っている。これによっ
て３つの最善のワード列を決定することが可能になる。

最善から２番目のワード列もやはり決定しなければなら
ないならば、それに従って副位置の数は増さなければな
らないが、ポジションの数は同じままである。１番目の
副位置ＴＰＩ中の情報は、スピーチ信号に最も良く類似
した最善のワード列を表し、副位置ＴＰ２は、その次に
大きい差分和を持つ最善から２番目のワード列を特定し
、以下同様である。

このメモリの、隣接テスト信号の場合または同じテスト
信号で終わる他のシンクラス群のワードの場合に結果的
に満たされる隣接類似記憶位置は明らかに、かなり大き
い差分和か、かなり小さい差分和を持つワード列を含む
であろう、その理由は最適列はスピーチ信号が終わりに
到達するまで決定できないからである。

個別のポジションの内容は次の通りである：ポジション
Ｓｔｔは、今終わったワードに続くこのメモリの先行記
憶位置のアドレスＬを含む。ポジションＳｔ２は、その
アドレスがポジションＳｔｌに記憶されている副位置ｎ
を特定し、それから当該副位置の情報が以下に説明する
やり方で得られる。

ポジションＳｔ３に対しては、差し当たり規準信号、す
なわち即座に終わるワード列の列番号ｋを記憶するもの
とする。最後に、ポジションＳｔ４は、今終わったワー
ドとこのワードに先行するワードストリングに対して到
達した差分和を含む。

第２ａ図においては、記憶位置３１ないし３７は記憶位
置を表す各ブロックの右上端に示される更に別の記憶ポ
ジションを有し、これは各副位置のこの記憶位置ポジシ
ョンＳｔ４のすべての副位置の最少差分和を記憶し、そ
の後では関連差分和間の差及び上記最少差分和のみを含
んでいる。しかしこの場合、副位置ＴＰＩが最少差分和
を陰伏的に含むから１番目の副位置ＴＰＩのポジション
Ｓｔ４は本来的に値０を含んでいるので、この１番目の
副位置ＴＰＩのポジションＳｔ４はこの記憶位置の最少
差分和の絶対値を記憶するために用いることができ、一
方、２番目の副位置ＴＰ２のポジションＳｔ４及びそれ
以後は、当該副位置に付随する差分和と上記最少差分和
との差ｄを含む。従って、第２ａ図のブロック３１ない
し３７中に示された最少差分和のための上記更に別の記
憶ポジションは実際には必要でない。

スピーチ信号の終わりでもあり得るところの終わりのワ
ードに先行するワードストリングのトレースバックの過
程は、第２ａ図中の矢印を用いて実例で説明される。す
なわち、記憶位置３７における差分和に基づいて最善か
ら２番目であることが判ったワードストリングが読み出
されて、それにより最後の終わりのワードの列番号ｋが
記憶位置３７の第２行の第３ポジションから読み出され
、第２行の第１ポジションにあるアドレスＬを用いて記
憶位置３５、すなわち記憶位置３７の２番目の副位置の
２番目のポジションにおける対応する指示ｎに基づく２
番目の副位置がアドレスされ、また記憶位置３５の２番
目の副位置の３番目のポジションに記憶されている先行
ワードの列番号を読み出すことができる。さらに、記憶
位置３５の２番目の副位置の１番目のポジションにある
アドレスを用いて記憶位置３４すなわち記憶位置３４の
１番目の副位置が、記憶位置３５の２番目のポジション
における対応する情報に基づいてアドレスされ、以下こ
のようにして経路が更に始めの方すなわち記憶位置３２
の１番目の副位置にまでトレースバックされ、そこで最
善から２番目のワードストリングの最初のワードが終了
する。実際、他のワードストリングに属するその先の記
憶位置が記憶位置３０から３７までの間に位置しており
、その内の記憶位置３１．３３．３６のみが例示されて
いる。

記憶位置３７で最少差分和を持つと判ったワードストリ
ングは、例えば上述のように記憶位置３６．３５．３３
．３１を経由して、すなわち毎回１番目の副位置を経由
して拡大できる、その理由は、スピーチ信号は同等又は
更に高次の副位置を通ってしか進まない故に、−旦記憶
位置の２番目の副位置を通って拡大したワードストリン
グは記憶位置の１番目の副位置を通って伸ばすことは最
早できないからである。

各新規記憶位置の情報が、第２ａ図の記憶位置の情報に
従っていかにして生成され若しくは得られるかは、第３
図および第４図により説明される。

それはノードと介在リンクを持つグラフの形態のスピー
チ、モデルに基づいてなされ、該ノードは同様の路を進
むすべてのリンクに共通の点と見做すことができる。第
３図はそのようなスピーチモデルの一部分を示し、これ
は３つのノードＮ１、Ｎ２、Ｎ３と２つのワードすなわ
ちスピーチモデルの慣用術語に従えばノードＮ１に向か
う２つのリンクに４、ｋ５を有する。「リンク」という
術語を用いる方がより適切である、何故なら１つの同じ
ワードが２つ又はそれ以上の異なるリンクにより表すこ
とができる、すなわちスピーチモデル内でリンクは唯一
であるにも拘わらず異なる位置に再起できるからである
。

同様にしてリンクに６、ｋ７はノードＮ２に向かう。

実際、大多数のノードに向かうリンクの数は許容語案が
拡大するのに伴って増加する。

更に別のリンクが各ノードから設けられる、という意味
は例えばスピーチモデル中のリンクに４は特定の別のリ
ンクとのみ連続できるということで、その内のりンクに
１が第３図にさらに詳細に示されている。このことはリ
ンクに５についても云える。

同様に、この場合のリンクに６及びリンクに７も例えば
リンクに２及びリンクＲ３とのみ連続できる。２つのノ
ードＮ１及びＮ２は必ずしも同時に対応するリンクによ
り到達されなければならない訳ではな（、また、適用さ
れるダイナミックな時間順応及びその結果としての各個
別のリンクに沿った経路数の増加の故に、異なる且つ一
般的に継起的なテスト信号が繰り返しこのリンクの終端
に到達するであろうことを、念頭に置くべきである。

リンクに１、リンクに２及びリンクに３は今やノードＮ
３に通じている、すなわちリンクに８からリンクに９ま
でに対応するワードがこれに続（であろう。スピーチモ
デルに依存して、ノードＮｌの後に更にもう１つ別のノ
ードがもう１つ別のリンクにより到達され得る、すなわ
ち既にノードＮ１まで伸びて来ているセンテンス部分が
２つ又はそれ以上の異なる文法的な路の中に連続され得
ることも可能であるが、これはスピーチモデルの詳細に
係わることであり、在ではこれ以上議論しない。原理的
には、スピーチモデルを使用しないで記述された方法を
用いることも可能であり、すなわちその場合はスピーチ
モデルはただ１つだけのノードを有し、このノードから
設けられるリンクはすべてこのノードに戻るのである。

第３図は何らのタイミング条件も与えていない、すなわ
ちこの図は何時、どのテスト信号に対して、転移がノー
ドに到達するかを示していない。しかし蕊ではリンクｋ
ｌ、リンクに２は同時に、すなわち同じテスト信号に対
してノードＮ３に到達するものとする。こうすれば第１
図に対応するマトリクスでは、数個の経路が１点に組み
合わされ、これらの経路は今までこの実際のスピーチ信
号とは異なる類似性をもって詳論されたワード列を示し
、その内のあるものは連続されなければならないもので
あり、それらは終端からのトレースバックが可能である
ことを必要とする。連続されるべき経路数はノードＮ３
に終端する各リンクに沿った経路数に等しい、すなわち
経路の総数は減少しなければならない。トレースバック
の可能性を維持しながらのこの減少は第４図を用いて更
に詳細に説明される。結果としてこれは特に、スピーチ
信号に基づいて最善の類似性を持つと判ったワード列を
トレースバックするため個々の列の該当の初期アドレス
に対するメモリ、すなわち第１図のメモリ１４に対応す
るメモリに係わる。１つのワードに、従って１つの規準
信号列に明確に割り当てられた各リンクは、メモリ１４
中の記憶位置のアドレスを、このリンクの始めに形成さ
れ第１図のメモ１月２のセクション１２ｂに記憶されて
いるトレースバック・ポインタＢ（ｊ、ｋ）を用いて伝
達する。リンクｋｌに対してはこれはアドレスＬ１であ
るとし、リンクに２に対してはこれはアドレスＬ２であ
るとする。

アドレスＬ３を持つメモリ１４中の新しい記憶位置がリ
ンクに１及びリンクに２の終わりに読み込まれる。これ
を実現する最も簡単なやり方は、その次の空き記憶位置
を選択することである。

記憶位置し３の内容すなわちそこに書き込まれる情報は
記憶位置し１から逐次得られ、そのアドレスは既に述べ
たようにリンクｋｌの終わりにあるメモリ１２ｂから読
み出される。この記憶位置ｔｌの総ての副位置の１番目
のポジションは関連の先行アドレスを含み、アドレスｔ
ａ及びアドレスＬｂは個々では例示として示されている
。２番目のポジションの内容は、アドレスｔａ及びアド
レスＬｂを持つどの副位置から該当価が得られたかを示
している、すなわち本例では両記憶位置の１番目の副位
置から得られたことを示している。以下に述べるように
、副位置の情報がそこから生起する関連リンクの順序は
３番目のポジションに記憶される、すなわちリンクに４
はもつと小さい差分和Ｓ′をもたらし、リンクに５は値
ｄ’　ｌだけ大きい差分和をもたらしている。このアド
レスｔｌは同一のテスト信号に対してはノードＮｌから
でているすべてのリンクに対して伝達されるが、この場
合にはリンクｋｌのみを考える。差分和Ｓ′はノードＮ
１からでているすべてのリンクの、結果的には始めのリ
ンクｋｌの、値Ｄ（Ｊ、　Ｋ）として用いられる、すな
わちリンクに１の１番目の規準信号を瞬間的テスト信号
と比較する前に且つリンクの経路中に、それはテスト信
号と規準信号との次の比較の間のダイナミックな時間順
応に従って増大する。

リンクｋｌの終わりにおいて、付随する量Ｄ（Ｊ（ｋｌ
）。

ｋ）は値Ｓ１に達し、これは記憶位置し３中の１番目の
副位置の４番目のポジションに書き込まれる。

この副位置の３番目のポジションは順序に１を記憶し、
一方２番目のポジションは、そこから情報が得られる先
行記憶位置ｔｌの副位置の数、すなわち値ｌを記憶する
。最後にアドレスｔｌが１番目の副位置の１番目のポジ
ションに入る。２番目及び３番目の副位置も同様のやり
方で搭載され、第４図の実例中の最初に２番目の副位置
にあった情報が３番目の副位置に進む、というのは、２
番目の副位置では、２番目の同時に終わるリンクに２か
らの情報すなわちこのリンクと共に記憶されているアド
レスＬ２を持つ記憶位置からの情報従ってまた１番目の
副位置からの情報は、リンクに２に沿った差分値により
増大した差分和Ｓ′の方が記憶位置し１の２番目の副位
置、に始めから存在する差分和よりも小さいが故に、引
き続いて挿入されていたからである。すると、リンクに
２の終わりの絶対差分和は１番目の副位置の差分和Ｓｌ
に付託されて、差分ｄ１をもたらし、一方、記憶位置ｔ
ｌの２番目の副位置からの差分値ｄ’　１は記憶位置し
３の３番目の副位置の最後のポジション中に記憶された
差分値ｄ２に直接対応する。記憶位置し１の３番目の副
位置から生起した記憶位置し３の３番目の副位置の始め
の内容は、今や記憶位置し３からの入力によりシフトア
ウトする、というのは、それがあまりに大きい差分和を
表すからである。同様に、記憶位置し３に対する情報は
記憶位置し２の２番目及び３番目の副位置から得られて
いる。

アドレスＬ３は、トレースバック・ポインタＢ　（１，
ｋ）としてノードＮ３からでているリンクに８ないしに
９の各々の１番目の規準値と共に記憶され、かように転
移し、対応する値Ｄ（１，ｋ）は従って差分和Ｓ１及び
各リンクの１番目の規準信号との比較から形成される。

テスト信号が考察されているとき、少なくとももう１つ
別のリンクが同時にノードＮ３以外のノードに終端する
場合は、もう１つ別の記憶位置、例えばアドレスＬ４を
持つものが設けられなければならず、それに対して入力
されるべき情報は上述したのと同じやり方で得られる。

−成約に、記憶位置は同じテスト信号に対し少なくとも
１つのリンクが終端しているノード毎に設けられなけれ
ばならない。

しかしながら、記憶位置し２の第１副位置からの情報が
記憶位置し３の第２副位置内へ負荷される前に、結局は
スピーチ信号る対して異なる類似性の異なるワード列が
決定されねばならぬので、記憶位置し３の最後の記憶位
置から適切に出発して、この情報が記憶位置し１を介し
て記憶位置し３へ到達したワードストリングに関係しな
いかどうかが確かめられねばならない。副位置内へ負荷
されるべき情報がこの記憶位置の副位置の一つに既に存
在しているワード列を表現する場合には、この情報は抑
制されるべきであり、すなわちこの情報はより大きい絶
対差分和を表現している。これが空虚にされている記憶
位置し３の副位置となる場合には、若し他の副位置と挿
入されるべき副位置との差分和に基づいてこれができれ
ば、この空いている副位置内へ挿入されるべき情報を書
き込むことができるであろう。この場合には、記憶位置
し３内で既に可能な副位置は新しい副位置が挿入される
べき場合にシフトされる必要はない。

挿入されるべきワード列に相当するワード列が記憶位置
Ｌ３に既に存在するかどうかを確かめるために、記憶位
置し２からのリンク発行が記憶位置し３内の副位置の一
つの第３位置に既に存在しているかどうかが最初にチエ
ツクされねばならず、且つその場合には、リンクの対応
する先の列は、リンクのこれらの列が少なくとも−ポジ
ション異なるかあるいは始まりまで一致するかどうかを
決定するために遡られねばならない。

最後の終了リンクの順の代わりに各副位置の第３のポジ
ションで、付加的なワード列メモリのアドレスが記憶さ
れている場合には、このむしろ複雑な遡上は回避され得
て、そのメモリ内では、このメモリがまだこのワード列
を含んでいない場合には、前記リンクまで横断され且つ
そのリンクを含んでいるリンク列についてリンク情報の
あらゆる終端に対して新しい記憶位置に記憶される。こ
れは、スピーチ信号の端部において、そのとき読み込ま
れたメモリ１４の最後の記憶位置内の第３ポジションの
個別に決定されたワード列が、スピーチ信号とのそれら
の増大する類似性と一致して前記付加的ワード列メモリ
を介して直接的に読み出され得る。

このワード列メモリの可能な組織を第５図及び第６図を
参照して幾らかもっと詳細に説明しよう。

例としての第５図はスピーチ信号を認識する過程で生じ
得る幾らかのワード列を与えているが、単純化のために
たった数ワード列が辿られているのみである。円Ｗ１〜
Ｗ２が個別のワードの端部を表し且つ内容が第６図に図
解されているワード列メモリのアドレスを表現する。

かつてワードが終わったことのない出発点ＷＯから出発
して、なかんずく二つのワード“ｗｈｏ”と“ｗｈｅｎ
″とが、例えば所定のスピーチモデルに基づいてスピー
チ信号と比較される。ワード“ｗｈｏ”が終わった場合
に第６図に示したワード列メモリのアドレスＷ１に登録
され、その登録はＷＯへのバックポインタを有するセク
ションＥｌとリンク“ｗｈｏ”を有するセクションＥ２
とを具える。セクションＥ３はその時は空のままである
。例えば少しだけ異なる瞬間に、ワード“ｗｈｅｎ”が
終わった場合に、即ちもう一つの試験信号に対してアド
レスＷ２で第６図のワード列メモリ内に別の登録がされ
た場合に、セクションＥｌ内のバックポインタも出発点
ｗＯを指示し、セクションＥ２はリンク“ｗｈｅｎ”を
含んでいる。

さて、比較はなかんずくワード“ｈａｓ”と“ＷａＳ”
とについてなされる。点Ｗ１から発生するワード“ｈａ
ｓ”が終端に到達する次のワードである場合には、アド
レスＷ３でワード列メモリ内に新しい登録がなされ、そ
のメモリはセクションＥｌ内にｗｌへのバックポインタ
とセクションＥ２内にリンク″ｈａｓ”とを含む。同時
に、リンク“ｈａｓ”がアドレスｗｌにおいてセクショ
ンＥ３内に点Ｗ１から生じるリンクとして記入される。

続いて点Ｗ１からワード“ＷａＳ”が生じている場合に
は、このアドレスＷｌでのセクションＥ３内にこのリン
クが既に存在するかどうかがチエツクされる。これがま
だである場合を想定すると、アドレスＷ４でワード列メ
モリ内に登録がなされ、その登録はセクションＥｌ内に
ＷｌへのバックポインタとセクションＥ２内にリンク“
ＷａＳ”とを具える。更にその上、アドレスＷｌでのセ
クションＥ３内の登録はこのリンク“ＷａＳ”により完
成される。

同様にして、点ｔＶ２から発生しているワード“ＷａＳ
”と“ｈａｓ”とが終わり、対応するワードがセクショ
ンＥ３内でアドレスＷ２においても完成された場合に、
新しいアドレスＷ５及び〜ｖ６が作り出される。

さて、なかんずくワード“ｗｒｉｔｔｅｎ”と“ｍａｉ
ｌｅｄ”とが点〜ｖ３から出発して比較される。単純化
のために実際にＷ４〜Ｗ６に続くワードは考えられてい
ない。

ワード“ｗｒｉｔｔｅｎ”が終わった場合に、新しい登
録Ｗ７がワード列メモリ内になされ、その登録はセクシ
ョンＥｌ内にＷ３へのバックポインタとセクションＥ２
内にリンク“ｗｒｉｔｔｅｎ”とを具える。このワード
はアドレスＷ３におけるセクションＥ３内にも完成され
る。同様のことをアドレスＷ８に書き込まれる他方のワ
ード“ｍａｉｌｅｄ”にも、且つアドレス〜Ｖ９．　Ｗ
ＩＯ。

Ｗｉｔ及びＷｌでの登録を発生するその他のワードにも
適用する。先のアドレスにおけるすべてのセクションＥ
３が同様に完成される。

さて、例えば点Ｗｌから出発して、ワード“ｈａｓはも
う一つの通路を介して最新の瞬間に終わった場合に、登
録Ｅ３からの初期アドレスＷ１を介してこのワード列が
すでに存在することを直ちに確かめることか可能である
。

スピーチ信号の終端において、第３メモリ１４内の最後
の記憶位置から、ワードストリング及びこれを介する先
のワードその他の先の終端と同時に最後のワードを、ワ
ード列メモリのすべての副位置の第３位置に含まれるア
ドレスの第２セクシヨンＥ２によって毎回決定すること
、及びこれらをワード列として読み出すことがか今や可
能である。

第７図に示したブロック線図において、認識されるべき
スピーチ信号がマイクロホン３０へ印加され、スピーチ
信号処理回路４２へ供給される電気信号に変換される。

この回路においては特性試験信号がそのスピーチ信号か
ら得られ、−船釣に大きい給電の場合にはリアルタイム
処理は不可能であるから、例えば複数の隣接するスペク
トル領域内のＩｏｍｓの短い連続した時間間隔にわたる
例えばスピーチ信号の振幅及び適切なこれらの試験信号
とが一時的に記憶される。この図示されていない中間メ
モリはアドレス発生器４４によってアドレスされる。

続いて、試験信号は接続線４３を介して比較器回路１６
へ印加され、その回路は同時に基準メモリ兇から基準信
号を受は取る。この基準メモリ１８はアドレス発生器２
４により制御され、そのアドレス発生器はすべての基準
信号を連続して読み出すか、あるいはしきい値が用いら
れる場合には基準メモリ１８に記憶された基準信号の特
定の基準信号を読み出す。いったんすべての関連する基
準値が比較器回路１６へ印加され、アドレス発生器２４
が接続線２５を介してアドレス発生器４４へ信号を供給
するので、次の試験信号が比較器回路１６へ印加される
。

比較器回路は各試験信号を印加された基準信号と比較し
、印加された各基準信号に対する差分値を形成し、且つ
例えばドイツ連邦共和国特許出願公開第ＤＥ−Ｏ３３２
１５８６８号公報から知られるようなダイナミックプロ
グラミングの規則に従って、差分和がこれらの値から得
られ、これもアドレス発生器２４によりアドレスされる
メモリ１２内に記憶される。更にその上、バックポイン
タが、どの位置であるいはどの信号に対して関連するワ
ードを横断する差分信号の列がこのワード内で始まった
かを指示するために、各アドレスにおいてこのメモリ内
に記憶される。

各ワードの終端において、すなわちアドレス発生器２４
がワードにの最後の基準信号ｊ＝Ｊ（ｋ）をアドレスし
た場合に、処理回路２０が働かされ、その処理回路が接
続線１３を介してメモリ１２からこのアドレスに記憶さ
れるバックポインタＢを読み出し、接続線２１を介して
この記憶位置を読み出すための前記バックポインタに一
致するアドレスにおけるメモ１月４内の記憶位置を駆動
する。丁度終了したワードが関連する試験信号内の最初
の終了ワード、あるいは若しスピーチモデルが用いられ
ればは、スピーチモデルメモリ１４によって処理回路２
０により決定されたワードの文法的に付随した組の第１
ワードである場合には、メモリ１４内の次の自由な記憶
位置が接続線２３を介してアドレスされ、読み出された
記憶位置の内容がその中に記憶される。しかしながら、
丁度終了したワードがこの試験信号に対する第１ワード
でない場合には、メモ１月４の読み出された記憶位置の
すべての副位置の内容が、そこに含まれ且つ瞬間的に通
過されたワードにより増大した差分和がメモリ１４内の
記憶位置の副位置の差分和より小さいかどうかを決定す
ることをチエツクし、そのメモリはこの試験信号のため
に第１終了ワードに対して新しく記入され、且つそのメ
モリのためにこの新しく記入されたワードの内容が例え
ば処理回路２０内に維持される。そのような副位置が見
出された場合には、その副位置の内容と次の副位置の内
容とが一つの副位置により進められ、最後の副位置の内
容は消失し、読み込まれるべき副位置の丁度比較された
内容は、かくして空にされた副位置に記入される。

そこに記憶された増大された差分和が、最後に読み込ま
れた記憶位置の最後の副位置の差分和より大きい副位置
が見出されるまで、これがすべての２副位置に対して連
続的に影響される。新しい副位置を読み出している間に
個別の記憶位置の内容が上述の方法で明らかに更新され
、丁度終わったワードの数ｋがアドレス発生器２４から
得られる。

新しい試験信号の場合には最初に終わるワードに対する
メモリ１４内の新しい記憶位置に読み込む代わりに、少
なくともしきい値が差分和に対して用いられる場合に若
し比較が許容されるならば、基準メモリ１８のすべての
ワードのすべての基準信号が瞬間的な試験信号と比較さ
れるまで、この記憶位置の全体の内容が最初に処理回路
２０内に中間的に記憶され、この試験信号に対して次の
終了ワードにより完成され得る。従って得られた情報は
このときメモリ１４内の新しい記憶位置内へ負荷され得
る。本質的特徴は、この記憶位置の個別の副位置がそれ
らの差分和の列で配列されることである。

各場合にメモリ１４内のこの新しく読み込まれた記憶位
置のアドレスは、接続線２３を介して比較器回路１６へ
も印加され、その回路がこのアドレスをすべての新しく
始めるワードに対するパックポインタＢとしてメモリ１
２内へ書き込む。この方法において、メモリ１４は認識
されるべきスピーチ信号の最後の試験信号が比較されま
で連続して読み込まれ、この後に認識されたワード列が
ここに先に記載したようにメモリ１４を読み出すことに
より処理回路２０により出力され、且つ認識された文章
の別の処理のために出力装置３８、例えばプリンタ又は
メモリ又はさらに別の処理回路へ印加される。

比較器回路１６と処理回路２０とは一緒にプログラムで
きるコンピュータによって構成してもよく、そのコンピ
ュータはそのとき例えばアドレス発生器２４と４４とを
具え、及びそれとも個別のメモリ、特に二つのメモリ１
２と１４と力（共通メモリの相当するアドレス部分によ
り形成されてもよい。

【図面の簡単な説明】

第１図は、１つのワードストリングを決定する方法を示
す線図、 第２ａ及び２ｂ図は、本発明による方法での第３メモリ
の記憶位置の組織化及びそのワードストリングのトレー
スバックを示す説明図、 第３図は、スピーチモデルのグラフの一部を示す線図、 第４図は、第３メモリの新たな記憶位置の情報を形成す
る方法を示す説明図、 第５図は、典型的なスピーチ信号に対し得られたワード
列の可能な結合を示す線図、 第６図は、第５図に示すワードの結合に対応する第４メ
モリの内容を表わす説明図、 第７図は、本発明による方法を実施する装置を示すブロ
ック線図である。 ＩＯ・・・マトリックス １２、　１４・・・メモリ １２ａ、　１２ｂ、　３１〜３７・・・記憶位置１４ａ
、　１４ｂ・・・記憶区分 １６・・・比較回路 １８・・・基準メモリ ２０・・・処理回路 ２４、４４・・・アドレス発生器 ３８・・・出力装置

Claims (1)

1. 【特許請求の範囲】 １、スピーチ信号内の少なくとも１つのワードストリン
   グの認識方法であって、 このワードストリングより連続時間インタ ーバルを表わすテスト信号を導出し、これらのテスト信
   号を第１メモリ内に記憶されている複数個の所定ワード
   の基準信号と比較して差分値を形成し、これらの差分値
   を加算し、第２メモリ内にこれらの差分値の和をメモリ
   アドレスのポインタと共に記憶し、このメモリアドレス
   のポインタは、かくして得られた差分和の列がワードの
   開始点においてスタートできる如くし、さらに少なくと
   もワードの境界において、丁度終了したワードのポイン
   タで当該ワードが開始する点のポインタを第３メモリ内
   に記憶し、かつこのスピーチ信号の終わりにおいて決定
   される少なくとも１つのワードストリングで、最小の差
   分和が得られた当該ワードより少なくとも開始し、この
   時に記憶されているワードの開始点を経過し、また前位
   ワードに対するポインタよりそのワード開始点に至るワ
   ードストリングをこの第３メモリに記憶するスピーチ信
   号内のワードストリングの認識方法において、 スピーチ信号に最も良く類似しているＮ個 の異なるワードストリングを認識するため、第３メモリ
   は各々が少なくともＮ個の副位置を有する複数個の記憶
   位置を有し、これらの各副位置は、 第３メモリのアドレス用の第１ポジション と、 記憶位置内の副位置のアドレス用の第２ポ ジションと、 ワード表示用の第３ポジションと、 差分和の表示用の第４ポジションと を有し、初めの２つのポジション内のアドレスがワード
   の開始点のポインタを表わす如くしたこと、 各ワード群中、最終ワードがテスト信号用 のワードエンドに到達するワード群に対しては、第３メ
   モリ内に新規な記憶位置をアドレスし、このアドレスを
   第２メモリ内に可能な各後続ワードの開始点として、当
   該ワードの第１基準信号上に記憶し、この副位置に書込
   まれた情報は、同じワード群に属し、最終テスト信号に
   対し同時に終点に到達した第１ワードの記憶位置に対し
   第２メモリ内にアドレスが記憶されている記憶位置より
   導出すること、 前記副位置中、差分和が記憶されているも ののみを使用し、かつ関連の第１ワードの基準信号との
   比較による差分和をインクレメントして最小であるもの
   のみを使用し、この比較は前位のワードの列で、当該瞬
   時のワードを含み、その瞬時迄の間が相違し、かつ新規
   な記憶位置のすべての副位置が充填される迄継続し、ま
   た情報を導出する際には、当該副位置より情報を導出す
   る記憶位置のアドレスの副位置のアドレスを第１ポジシ
   ョンに書込み、情報を導出する副位置のポインタを第２
   ポジションに書込み、丁度終了した関連の第１ワードを
   第３ポジションに書込み、インクレメントされた差分和
   を第４ポジションに書込むこと、及び スピーチ信号の最終テスト信号中に入力さ れた記憶位置のすべての副位置の内容より、各種の異な
   るワードストリングを決定し、第３ポジション内のワー
   ドの表示を通じ、これを、前記副位置の第１及び第２ポ
   ジション内に含まれている記憶位置のアドレス並びにこ
   れら副位置の内容等と共に出力することを特徴とするス
   ピーチ信号内のワードストリングの認識方法。 ２、差分和の絶対値は各記憶位置の１番目の副位置の４
   番目のポジションに記憶され、この副位置における差分
   和間の差異と１番目の副位置の差分和とは、各その次の
   副位置の４番目のポジションに記憶されることを特徴と
   する請求項１に記載の方法。 ３、同一テスト信号に関し終わりに到達するワードの内
   の１つに対して、該ワードの差分和と共にアドレスが記
   憶されている記憶位置の情報から、更に別の情報が得ら
   れ且つこれを３番目のメモリ中の新しいアドレスを持つ
   記憶位置に記憶して成り、また 各副位置に関しこれらのワードの１つ置き のものの該当する記憶位置の情報は、新しい記憶位置の
   すべての副位置の情報と順次比較され、もし２つの相互
   に比較された副位置の情報がそれまでに詳しく調べられ
   た同一ワード列を示すならば、大きい方の差分和は抑制
   され、且つ あるワードの丁度今比較された副位置の抑 制されなかった情報が、比較された副位置の差分和より
   その差分和が大きいか小さい新しい記憶位置の２つの副
   位置の間に挿入され、該新しい記憶位置の副位置の情報
   は必要なら１副位置だけシフトされて成ることを特徴と
   する請求項１又は２に記載の方法。 ４、４番目のメモリにおいては、上記情報が３番目のメ
   モリの副位置へ書き込まれる度毎に、それまでに詳しく
   調べられ丁度今終わったワードにより伸ばされたワード
   ストリングの指示が、終わったワードの指示の代わりに
   、３番目のポジションで挿入された副位置中に記憶され
   ている新しいアドレスに記憶され、それまでに詳しく調
   べられたワードストリングは４番目のメモリのアドレス
   を介して決定され、該アドレスは、挿入されるべき副位
   置に関する情報がそれから得られる副位置に記憶されて
   成ることを特徴とする請求項１ないし３のうちのいずれ
   か１項に記載の方法。 ５、請求項１ないし４のうちのいずれか１項に記載の方
   法を実行するための装置であって、特有のテスト信号を
   得るためのスピーチ信 号処理デバイスを有して成り、また 認識しようとしているワードに対する規準 信号を記憶するための１番目のメモリと、 差分値を形成するため及び差分値を累積加 算して差分和を形成するために、各テスト信号を規準信
   号と比較するための比較回路と、該当するワードに対す
   る差分和及び差分和 の列の始まりの指示を記憶するための２番目のメモリと
   、 ワードの終わりに到達したとき、差分和の 列の始まりへのポインタと丁度今終わったワードへのポ
   インタとを記憶する３番目のメモリとを有して成る装置
   において、 ワードの終わりに到達したとき、新しくア ドレスされた各記憶位置に対して、３番目のメモリ（１
   ４）は多数の副位置（ＴＰ１、ＴＰ２、・・・）を有し
   、該副位置の各々は４つの記憶ポジション（ｌ、ｎ、ｋ
   、ｄ）を持ち、 処理回路（２０）が設けられ、該処理回路（２０）は、
   同じワードのグループに属し同じテスト信号（ｉ）で終
   わるすべてのワードに対して３番目のメモリ（１４）内
   の同じ記憶位置 （ｌ１、ｌ２、ｌ３、・・・）にアドレスし、個別の副
   位置の中へそれら記憶位置の副位置の読み出し内容から
   得られた情報を書き込み、該情報の記憶アドレスは２番
   目のメモリ （１２）内の当該終わったワードに対応する入力（Ｂ、
   ｊ、ｋ）により指示されるものであり、また以下に記す
   ような副位置すなわち、該副位 置に対して差分和がそこに記憶され且つ該当する最初の
   ワードの規準信号の比較の結果としての差分和の増加に
   より増大した該差分和が最少であるところの、且つ又、
   該副位置に対してそれまでに詳しく調べられた瞬間的な
   ワードを含む先行ワードの列が異なるところの副位置の
   みから、上記処理回路（２０）は情報を得て成ることを
   特徴とする装置。