JPH03148917A - Multiple channel type analog signal processor - Google Patents

Multiple channel type analog signal processor

Info

Publication number
JPH03148917A
JPH03148917A JP28737489A JP28737489A JPH03148917A JP H03148917 A JPH03148917 A JP H03148917A JP 28737489 A JP28737489 A JP 28737489A JP 28737489 A JP28737489 A JP 28737489A JP H03148917 A JPH03148917 A JP H03148917A
Authority
JP
Japan
Prior art keywords
analog
signal
input
amplifier
section
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP28737489A
Other languages
Japanese (ja)
Inventor
Yasuhiko Haren
波連 康彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP28737489A priority Critical patent/JPH03148917A/en
Publication of JPH03148917A publication Critical patent/JPH03148917A/en
Pending legal-status Critical Current

Links

Landscapes

  • Measurement Of Radiation (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

PURPOSE:To attain highly precise measurement, to save power and to miniaturize a processor by making an amplifier and an analog processing part into IC and detaching an analog input part, an A/D conversion means and a storage means. CONSTITUTION:The part of the amplifier 11 is made into hybrid IC, a time/ voltage converter 14 and a charge quantity/voltage converter 15 are constituted by analog ASIC and the circuit part of a timing circuit 12 and the like is constituted in PLA or CMOS which can freely constitute an AND/OR circuit so as to attain miniaturization. Thus, input channels 2 more than 12 channels can be constituted and a multiplexer 3, A/D converter 4 and an FIFO memory 5, all of which come to a digital-side are included and integrally constituted. Thus, the whole controller becomes compact. Consequently, the number of substrates generating the input channels can considerably be reduced compared to a conventional one when a cosmic ray measurement device coming to several thousand channels is constituted.

Description

【発明の詳細な説明】 [発明の目的] 〔産業上の利用分野〕  本発明は、宇宙線計測または放射線計測等の分野におい
て、微少で高速なアナログ信号を多チャネル処理する多
チャネル型アナログ信号処理装置に関する。
[Detailed Description of the Invention] [Object of the Invention] [Industrial Field of Application] The present invention is directed to a multi-channel analog signal that processes minute and high-speed analog signals in multiple channels in the field of cosmic ray measurement or radiation measurement. It relates to a processing device.

〔従来の技術〕[Conventional technology]

最近、宇宙線計測の分野では、宇宙から放出される二二
一トリノの計測が行われている。
Recently, in the field of cosmic ray measurement, measurements of 221 Turin emitted from space have been carried out.

現在行われているニュートリノの計測は、地下1000
m程度のところに巨大な水槽を設け、この水槽の底面お
よび側面に光電子増倍管等の検出器を1千個程度設けて
おく。そして、宇宙からの二二一トリノが水槽中の水分
子に衝突して発生するいわゆるチェレンコフ光を複数の
検出器で検出し、各検出器までの光の到達時間や検出さ
れる電荷量を計測することによって、発生した光の輪の
伝搬方向を測定し、二二一トリノの解析に利用している
Current measurements of neutrinos are 1,000 underground.
A huge water tank is installed at a distance of about 100 m, and about 1,000 detectors such as photomultiplier tubes are installed on the bottom and sides of this tank. Then, multiple detectors will detect the so-called Cerenkov light generated when 221 Torino from space collides with water molecules in the aquarium, and measure the time it takes for the light to reach each detector and the amount of charge detected. By doing this, the propagation direction of the generated light ring is measured and used for analysis of 221 Turin.

このような宇宙線計測用のアナログ信号処理装置は、全
ての検出器がそれぞれ対応する多数のアナログ処理用の
ボードに各々接続されていて、各チャネル毎に検出器か
ら送られてくる微少で高速かつランダムに発生するアナ
ログ信号を、それぞれのアナログ処理用のボードに設け
られた増幅器で増幅し、この増幅された検出信号を電荷
量と到達時間を測定するための電圧に変換し、さらにデ
ジタル信号に変換していた。
In such an analog signal processing device for cosmic ray measurement, all detectors are connected to a number of corresponding analog processing boards, and each channel receives minute and high-speed signals sent from the detectors. The randomly generated analog signals are amplified by amplifiers installed on each analog processing board, and the amplified detection signals are converted into voltages for measuring the amount of charge and arrival time, and then converted into digital signals. It was converted to .

ところが、アナログ処理用のボードでは微少で高速なア
ナログ信号を処理するために大きな電流を流すことから
、消費電力が大きく、各ボードにおける発熱量も大きか
った。また、アナログ処理用のボードの信号増幅部や電
圧変換部は外部からのノイズの影響を受は易く、特に微
少なアナログ信号を大きな利得で増幅する増幅部は、小
さなノイズにも影響を受けてしまい、高精度な検出信号
処理を行う上で問題であった。
However, analog processing boards require large currents to process small, high-speed analog signals, resulting in large power consumption and the amount of heat generated by each board. In addition, the signal amplification section and voltage conversion section of analog processing boards are easily affected by external noise, and in particular, the amplification section that amplifies minute analog signals with a large gain is susceptible to even small noises. This was a problem in performing highly accurate detection signal processing.

また、アナログ処理用のボードの信号増幅部や電圧変換
部は数百にも及ぶトランジスタ等を用いて構成されてお
り、一つのボードに接続できるチャネル数はせいぜい4
つ程度であった。そのため、実際の宇宙線計測では10
00から数1000にも及ぶ入力チャネルを有する装置
を構成するために膨大な数のボードが必要となり装置が
大型化してしまっていた。
In addition, the signal amplification section and voltage conversion section of analog processing boards are constructed using hundreds of transistors, etc., and the number of channels that can be connected to one board is at most 4.
It was about one. Therefore, in actual cosmic ray measurements, 10
In order to construct a device having 00 to several 1000 input channels, an enormous number of boards are required, resulting in an increase in the size of the device.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

従って、従来よりあるこの種のアナログ信号処理装置は
、ノイズの影響によって測定精度が低下し易く、また消
費電力が大きく、しかも装置が大型化するという問題が
あった。
Therefore, conventional analog signal processing devices of this type have problems in that measurement accuracy tends to decrease due to the influence of noise, power consumption is large, and the device becomes large.

本発明は以上のような実情に鑑みてなされたもので、高
精度な計測を行うことができ、また省電力化、装置の小
型化を図り得、大規模な宇宙線計測システムを容易に構
築し得る多チャネル型アナログ信号処理装置を提供する
ことを目的とする。
The present invention was made in view of the above-mentioned circumstances, and enables highly accurate measurement, reduces power consumption, downsizes the device, and facilitates the construction of a large-scale cosmic ray measurement system. The purpose of the present invention is to provide a multi-channel analog signal processing device that can perform the following tasks.

[発明の構成] 〔課題を解決するための手段〕 本発明は上記課題を解決するために、検出器からのアナ
ログ検出信号を増幅器で増幅して出力するアナログ入力
部と、このアナログ入力部からの出力信号をスタートタ
イミングとするゲート信号を生成し、外部から与えられ
る信号でそのゲート幅を設定するタイミング回路と、前
記ゲート信号のゲート幅に応じた電圧を前記検出信号の
検出時間情報として出力し、かつ前記増幅器から出力さ
れる検出信号に前記ゲート信号でゲートをかけたときの
充電電圧を前記検出信号の電荷量として出力するアナロ
グ処理部とからなる複数の入力チャネルと、複数の前記
入カチャネルを選択的に切換えて各入力チャネルのアナ
ログ処理部からの出力信号をA/D変換する手段と、こ
のA/D変換手段でA/D変換されたデジタル信号を記
憶する記憶手段とを備え、少なくとも前記増幅器および
アナログ処理部をI−C化し、かつアナログ処理側とな
る前記アナログ入力部、アナログ処理部とデジタル制御
側となる前記A/D変換手段、記憶手段とを分離した配
置構成とした。
[Structure of the Invention] [Means for Solving the Problems] In order to solve the above problems, the present invention provides an analog input section that amplifies and outputs an analog detection signal from a detector with an amplifier, and an analog input section that amplifies and outputs an analog detection signal from a detector. a timing circuit that generates a gate signal with an output signal as a start timing and sets the gate width using an externally applied signal; and a timing circuit that outputs a voltage corresponding to the gate width of the gate signal as detection time information of the detection signal. , and a plurality of input channels comprising an analog processing unit that outputs a charging voltage when a detection signal output from the amplifier is gated with the gate signal as an amount of charge of the detection signal, and a plurality of the input channels. comprising means for A/D converting the output signal from the analog processing section of each input channel by selectively switching the input channel; and a storage means for storing the digital signal A/D converted by the A/D conversion means; At least the amplifier and the analog processing section are integrated into ICs, and the analog input section and analog processing section, which are on the analog processing side, are separated from the A/D conversion means and storage means, which are on the digital control side. .

〔作 用〕[For production]

本発明は以上のような手段を講じたことにより、次のよ
うな作用を奏する。すなわち、増幅器およびアナログ処
理部がIC化されたことにより、各入力チャネルは大幅
に小型化され、従来4つ程度の入力チャネルしか実装で
きなかったボードに少なくとも十数チャネル以上実装で
き、しかも同一ボードにデジタル制御側となるA/D変
換手段及び記憶手段まで実装できるものとなる。その結
果、装置全体の大きさもコンパクト化される。また、同
一ボード上に実装されるアナログ処理側となる前記アナ
ログ入力部、アナログ処理部とデジタル制御側となる前
記A/D変換手段、記憶手段とを分離した配置構成とし
たので、デジタル制御側のデジタル信号ノイズがアナロ
グ処理側に影響されるのを有効に防止することができ、
高精度な測定が行えるものとなる。
By taking the above measures, the present invention has the following effects. In other words, by converting the amplifier and analog processing section into ICs, each input channel has been significantly miniaturized, allowing at least a dozen or more input channels to be mounted on a board that could previously only mount only about four input channels, and moreover, it is now possible to mount at least a dozen or more input channels on the same board. Even A/D conversion means and storage means, which are on the digital control side, can be implemented in the system. As a result, the size of the entire device is also made more compact. Furthermore, since the analog input section and analog processing section, which are on the analog processing side, and the A/D conversion means and storage means, which are on the digital control side, are separated from each other on the same board, the digital control side can effectively prevent the digital signal noise from being influenced by the analog processing side,
This makes it possible to perform highly accurate measurements.

〔実施例〕〔Example〕

以下、本発明の実施例について図面を参照して説明する
Embodiments of the present invention will be described below with reference to the drawings.

第1図は本発明の一実施例に係る多チャネル型アナログ
信号処理装置の回路構成図である。この多チャネル型ア
ナログ信号処理装置は、多数の検出器1−1〜l−nか
らの微少で高速なアナログ信号が入力する少なくとも1
2チャネル以上の入力チャネル2−1〜2−nを有し、
この入力チャネル2−1〜2−n及び各入力チャネル2
−1〜2−nの出力を選択的に取出すマルチプレクサ3
と、このマルチプレクサ3を介して取出された出力信号
を10us/チャネル以下の速さでA/D変換するA/
D変換器4と、このA/D変換器4の出力を逐次格納す
るFIFOメモり5と、入力チャネル2−1〜2−nの
各々にそれぞれ独立に与える較正信号を出力する較正信
号発生器6とが同一基板7上に構成されている。なお、
同図に示す8は基板7に接続された上位計算機であり、
データバス9を介して基板7に接続され、基板7に実装
された各構成要素の動作を制御する機能を有している。
FIG. 1 is a circuit diagram of a multi-channel analog signal processing device according to an embodiment of the present invention. This multi-channel type analog signal processing device has at least one input signal that receives minute and high-speed analog signals from a large number of detectors 1-1 to l-n.
It has two or more input channels 2-1 to 2-n,
These input channels 2-1 to 2-n and each input channel 2
Multiplexer 3 that selectively takes out outputs from -1 to 2-n
and an A/D converter for A/D converting the output signal taken out via this multiplexer 3 at a speed of 10us/channel or less.
A D converter 4, a FIFO memory 5 that sequentially stores the output of the A/D converter 4, and a calibration signal generator that outputs calibration signals to be applied independently to each of the input channels 2-1 to 2-n. 6 are constructed on the same substrate 7. In addition,
8 shown in the figure is a host computer connected to the board 7,
It is connected to the board 7 via the data bus 9 and has the function of controlling the operation of each component mounted on the board 7.

ここで、各入力チャネル2−1〜2−nはそれぞれ対応
する検出器1−1〜1−nに接続されていて、増幅器1
1、コンパレータ12.タイミング回路13.時間/電
圧変換器14.電荷ffi/電圧変換器15とから構成
されている。入力チャネル2では、入力した検出信号が
増幅器11で増幅されてコンパレータ12に出力される
。コンパレータ12は検出信号と上位計算機8で設定さ
れるディスクリレベルとを比較しノイズのカットされた
信号を出力する。コンパレータ12の出力はタイミ′ン
グ回路13の駆動開始タイミングとなり、上位計算機8
から与えられるストップ信号によって駆動停止され、所
定の幅に設定されたゲート信号が生成される。時間/電
圧変換器14.@荷量/@圧変換器15は同じものが2
つ設けられていて、2台を切換えながら使用される。時
間/電圧変換器14はゲート信号のゲート幅だけ通電し
その充電電圧を出力する。また、電荷量/電圧変換器1
5は、ゲート信号で増幅器11から出力される検出信号
にゲートをかけ、そのとき充電される検出信号の電荷量
を電圧に変換して出力する。また、各入力チャネル2の
増幅器11は各々アナログスイッチSWが設けられてい
て、較正信号発生部6から出力される較正信号がそれぞ
れアナログスイッチSWを介して他の入力チャネル2と
は独立に入力される。
Here, each input channel 2-1 to 2-n is connected to a corresponding detector 1-1 to 1-n, respectively, and an amplifier 1
1. Comparator 12. Timing circuit 13. Time/voltage converter 14. It is composed of a charge ffi/voltage converter 15. In the input channel 2, the input detection signal is amplified by the amplifier 11 and output to the comparator 12. The comparator 12 compares the detection signal with the discretization level set by the host computer 8 and outputs a signal with noise removed. The output of the comparator 12 becomes the driving start timing of the timing circuit 13, and the output of the high-level computer 8
Driving is stopped by a stop signal given from , and a gate signal set to a predetermined width is generated. Time/voltage converter 14. @Load amount/@Pressure transducer 15 is the same 2
There are two units, and the two units are used while switching between them. The time/voltage converter 14 conducts current for the gate width of the gate signal and outputs the charging voltage. In addition, charge amount/voltage converter 1
Reference numeral 5 applies a gate to the detection signal output from the amplifier 11 using a gate signal, converts the amount of charge of the detection signal charged at that time into a voltage, and outputs the voltage. Further, the amplifier 11 of each input channel 2 is provided with an analog switch SW, and the calibration signal outputted from the calibration signal generator 6 is inputted via the analog switch SW, independently of the other input channels 2. Ru.

また、本実施例では、増幅器11部分をハイブリッドI
C化し、時間/電圧変換器14.電荷ffi/電圧変換
器15をアナログASICで構成し、さらにタイミング
回路12等の回路部分をANDloR回路を自由に構成
できるPLA(Prograsable Loglc 
Array)またはCMOSにて構成している。
In addition, in this embodiment, the amplifier 11 portion is a hybrid I
C and time/voltage converter 14. The charge ffi/voltage converter 15 is configured with an analog ASIC, and circuit parts such as the timing circuit 12 are configured using PLA (Prograsable Loglc), which can freely configure an ANDloR circuit.
Array) or CMOS.

第2図は以上のような構成をした多チャネル型アナログ
信号処理装置の具体的な実装状態を示す図である。同図
に示すように、検出器1からの高速なアナログ信号を受
信する各増幅器11は基板7の入力側となる図示A領域
に縦に配置されている。そして、領域Aの隣となる図示
B領域に、時間/電圧変換器14.電荷量/電圧変換器
15を構成するアナログASICが配置され、さらにそ
の隣の図示C領域にコンパ−レータ12が配置されてい
る。このA、B、C領域がアナログ部となる。
FIG. 2 is a diagram showing a concrete implementation state of the multi-channel analog signal processing device configured as described above. As shown in the figure, each amplifier 11 that receives a high-speed analog signal from the detector 1 is arranged vertically in an area A shown on the input side of the substrate 7. Then, a time/voltage converter 14. An analog ASIC constituting the charge/voltage converter 15 is arranged, and a comparator 12 is arranged next to it in region C shown in the figure. These A, B, and C areas become the analog section.

一方、デジタル部には図示り領域にタイミング回路13
が各チャネルのコンパレータ13に対応して縦に配置さ
れている。そして、図示E領域にマルチプレクサ3.F
領域にA/D変換器4.G領域にFIFOメモり5.H
領域に較正信号発生部6がそれぞれ配置されている。さ
らに、デジタル部の出力側の領域■には電源部が配置さ
れ、電源部とタイミング回路13との間の領域Jにコン
トロール回路が配置されている。
On the other hand, the digital section has a timing circuit 13 in the area shown in the figure.
are arranged vertically corresponding to the comparators 13 of each channel. Then, multiplexer 3. F
A/D converter in the area 4. FIFO memory in G area5. H
A calibration signal generator 6 is arranged in each region. Further, a power supply section is arranged in the region (3) on the output side of the digital section, and a control circuit is arranged in the region J between the power supply section and the timing circuit 13.

第5図は上記多チャネル型アナログ信号処理装置を用い
て、数千チャネルの宇宙線信号を処理するために構成し
た宇宙線計測装置の概略的な構成を示す図である。多数
集合された上記多チャネル型アナログ信号処理装置群2
0が、上位計算機8に上位計算機インターフェイスカー
ド21を介して接続され、アナログ信号入力側にアナロ
グ信号バスコントローラガイド22が設けられた構成と
なっている。
FIG. 5 is a diagram showing a schematic configuration of a cosmic ray measuring device configured to process several thousand channels of cosmic ray signals using the multi-channel analog signal processing device. A large number of the above-mentioned multi-channel analog signal processing device group 2
0 is connected to the host computer 8 via the host computer interface card 21, and an analog signal bus controller guide 22 is provided on the analog signal input side.

次に、本実施例の動作について第3図および第4v!J
を参照して説明する。
Next, regarding the operation of this embodiment, FIGS. 3 and 4v! J
Explain with reference to.

まず、上位計算機8から較正信号発生部6に制御信号が
出力され、較正信号発生部16から較正信号が出力され
る。各増幅器11にはそれぞれアナログスイッチSWを
介して独立に較正信号が入力する。そして、較正信号が
入力した増幅器11からの出力が入力チャネル2からマ
ルチプレクサ3を介して取出され、A/D変換器4でデ
ジタル信号に変換されてFIFOメモり5に記憶される
First, a control signal is output from the host computer 8 to the calibration signal generation section 6, and a calibration signal is output from the calibration signal generation section 16. A calibration signal is input independently to each amplifier 11 via an analog switch SW. Then, the output from the amplifier 11 into which the calibration signal is input is taken out from the input channel 2 via the multiplexer 3, converted into a digital signal by the A/D converter 4, and stored in the FIFO memory 5.

このようにして、各入力チヤネル2−1〜2−nの較正
データが得られる。FIFOメモり5に記憶された較正
データは、必要に応じて上位計算機8に読出されて、各
入力チャネル2を調整するためのデータとして用いられ
る。
In this way, calibration data for each input channel 2-1 to 2-n is obtained. The calibration data stored in the FIFO memory 5 is read out to the host computer 8 as necessary and used as data for adjusting each input channel 2.

次に、各アナログスイッチSWをオフして宇宙線の計測
を行う。各入力チャネル2には各々対応する検出器1か
らの微少で高速なアナログ検出信号が入力される。入力
チャネル2に入力したアナログ信号は増幅器11で増幅
された後、コンパレータ12でディスクリレベルと比較
され第3図(a)に示す信号が出力される。タイミング
回路13はコンパレータ12からの出力信号が入力する
とゲート信号のゲートをオンさせ上位計算機8から第3
図(b)に示すタイミングでストップ信号が入力すると
そのゲートをオフさせて第3図(c)に示すゲート信号
を出力する。時間/電圧変換部14は、第3図(d)に
示すように、ゲート信号のゲートが開いている間は一定
量の電流を充電してゲートが閉じたときの電圧v1を出
力する。この電圧v1が検出信号の到達時間情報となる
。また、電荷j1/電圧変換部15には、増幅器11か
ら出力された第4図(a)に示す信号が入力するととも
に、この信号に基づいて生成されたゲート信号(第4図
(b))がタイミング回路13から入力する。電荷量/
電圧変換部15は、増幅器11から出力された検出信号
を、第4図(b)に示すゲート信号のゲート期間だけ充
電し、同図(c)に示すようにそのときの充電電圧v2
を出力する。この電圧v2が検出された電荷量情報とな
る。各入力チャネル2−1〜2−nで変換された電圧V
l、V2はマルチプレクサ3を介してA/D変換器4に
入力し、そこでデジタル信号に変換される。デジタル信
号に変換された情報はFIFOメモり5に記憶され、必
要に応じて上位計算機8に読み出されて宇宙線計測のた
めの処理が行われる。
Next, each analog switch SW is turned off and cosmic rays are measured. A minute and high-speed analog detection signal from the corresponding detector 1 is input to each input channel 2 . The analog signal input to the input channel 2 is amplified by the amplifier 11, and then compared with the discret level by the comparator 12, and the signal shown in FIG. 3(a) is output. When the output signal from the comparator 12 is input, the timing circuit 13 turns on the gate of the gate signal and outputs the signal from the host computer 8 to the third
When a stop signal is input at the timing shown in FIG. 3(b), the gate is turned off and the gate signal shown in FIG. 3(c) is output. As shown in FIG. 3(d), the time/voltage converter 14 charges a certain amount of current while the gate of the gate signal is open, and outputs a voltage v1 when the gate is closed. This voltage v1 becomes the arrival time information of the detection signal. Further, the charge j1/voltage converter 15 receives the signal shown in FIG. 4(a) output from the amplifier 11, and also receives a gate signal (FIG. 4(b)) generated based on this signal. is input from the timing circuit 13. Charge amount/
The voltage conversion unit 15 charges the detection signal output from the amplifier 11 for the gate period of the gate signal shown in FIG. 4(b), and converts the charging voltage v2 at that time as shown in FIG.
Output. This voltage v2 becomes the detected charge amount information. Voltage V converted by each input channel 2-1 to 2-n
l and V2 are input to the A/D converter 4 via the multiplexer 3, where they are converted into digital signals. The information converted into a digital signal is stored in the FIFO memory 5, and is read out to the host computer 8 as necessary to perform processing for cosmic ray measurement.

以上のようにして宇宙線の計測が行われる。Measurement of cosmic rays is performed as described above.

この様な本実施例によれば、増幅器11部分をハイブリ
ッドIC化し、時間/電圧変換器14゜電荷量/電圧変
換器15をアナログASICで構成し、さらにタイミン
グ回路12等の回路部分をANDloR回路を自由に構
成できるPLA(Prograaable Logic
 Array)またはCMOSにて構成し小型化を図っ
たので、従来−つの基板に4チャネル程度しか構成でき
なかったのに対し、少なくとも12チャネル以上の入力
チャネル2を構成することができ、しかもデジタル側と
なるマルチプレクサ3.A/D変換器4.FIFOメモ
り5まで含めて一体化して構成することができ、装置全
体のコンパクト化を図ることができる。その結果、数千
チャネルにも及ぶ宇宙線計測装置を構成した場合には、
従来に比べて入力チャネルを作り込む基板の数を大幅に
低減することができる。
According to this embodiment, the amplifier 11 is made into a hybrid IC, the time/voltage converter 14 and the charge amount/voltage converter 15 are made of analog ASIC, and the timing circuit 12 and other circuit parts are made of an ANDloR circuit. PLA (Programable Logic
Because it is configured using CMOS or CMOS, it is possible to configure at least 12 input channels 2, whereas conventionally only about 4 channels could be configured on one board, and moreover, the digital side The multiplexer 3. A/D converter4. It is possible to integrate up to the FIFO memory 5 and make it possible to make the entire device more compact. As a result, when a cosmic ray measurement device with thousands of channels is configured,
The number of boards on which input channels are built can be significantly reduced compared to the conventional method.

しかも、上記各構成要素をIC化したことにより大幅な
省電力化を図ることができる。
Moreover, by implementing each of the above-mentioned components into an IC, significant power savings can be achieved.

また、同一基板7上に構成されるアナログ部とデジタル
部とを分離した構成としたので、アナログ部とデジタル
部との相互干渉による影響を低減することができ、特に
デジタル部から発生するデジタル信号ノイズが増幅器1
1.時間/Ws圧変換部14.電荷量/時間変換部15
に悪影響を及ぼすのを有効に防止できる。また、各増幅
器11にはアナログスイッチSWを介して各々独立に較
正信号を与えるようにしたので、信頼性の高い測定信号
を得ることができる。また、アナログスイブチSWをオ
フ状態として計測を行なうので、検出信号に較正信号発
生部6側からノイズが混入するのを確実に防止できる。
In addition, since the analog section and the digital section configured on the same board 7 are separated, it is possible to reduce the influence of mutual interference between the analog section and the digital section, and especially for digital signals generated from the digital section. Noise is amplifier 1
1. Time/Ws pressure converter 14. Charge amount/time converter 15
can effectively prevent adverse effects on Further, since a calibration signal is independently applied to each amplifier 11 via the analog switch SW, highly reliable measurement signals can be obtained. Furthermore, since the measurement is performed with the analog switch SW in the OFF state, it is possible to reliably prevent noise from being mixed into the detection signal from the calibration signal generation section 6 side.

さらに、増幅器11から出力される検出信号をコンパレ
ータ12でディスクリレベルと比較してノイズをカット
するのでノイズの含まれていない検出信号を用いた計測
を行なうことができる。したがって、外部から与えられ
るノイズを有効に遮断して高精度の側室を行なうことが
できる。
Furthermore, the comparator 12 compares the detection signal output from the amplifier 11 with the discretization level to cut noise, making it possible to perform measurement using a detection signal that does not contain noise. Therefore, noise applied from the outside can be effectively blocked and side chambering can be performed with high precision.

[発明の効果] 以上詳記したように本発明によれば、高精度な計測を行
うことができるとともに、省電力化および装置の小型化
を図り得、大規模な宇宙線計測システムを容易に構築し
得る多チャネル型アナログ信号処理装置を提供できる。
[Effects of the Invention] As detailed above, according to the present invention, it is possible to perform highly accurate measurements, save power and downsize the device, and easily construct a large-scale cosmic ray measurement system. It is possible to provide a multi-channel analog signal processing device that can be constructed.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の実施例に係る多チャネル型アナログ信
号処理装置のブロック図、第2図は同実施例の実装状態
を示す図、第3図および第4図は同実施例の動作説明図
、第5図は宇宙線計測装置の概略的な構成図である。 1・・・検出器、2−・・入力チャネル、3・・・マル
チプレクサ、4・・・A/D変換器、5・・・FIFO
メモり、6・・・較正信号発生部、7・・・基板、8・
・・上位計算機、11・・・増幅器、12・・・コンパ
レータ、13・−・タイミング回路、14・−・時間/
電圧変換器、15・・・電荷量/7m圧変換器。 出願人代理人 弁理士 鈴江武彦 771】τgP        初lしく■!第 2 
A 口 第3図
FIG. 1 is a block diagram of a multi-channel analog signal processing device according to an embodiment of the present invention, FIG. 2 is a diagram showing the implementation state of the embodiment, and FIGS. 3 and 4 are explanations of the operation of the embodiment. 5 are schematic configuration diagrams of the cosmic ray measuring device. 1...Detector, 2...Input channel, 3...Multiplexer, 4...A/D converter, 5...FIFO
Memory, 6... Calibration signal generation section, 7... Board, 8.
...Host computer, 11...Amplifier, 12...Comparator, 13...Timing circuit, 14...Time/
Voltage converter, 15... Charge amount/7m pressure converter. Applicant's agent Patent attorney Takehiko Suzue 771] τgP First ■! 2nd
A Mouth Figure 3

Claims (1)

【特許請求の範囲】 検出器からのアナログ検出信号を増幅器で増幅して出力
するアナログ入力部と、このアナログ入力部からの出力
信号をスタートタイミングとするゲート信号を生成し、
外部から与えられる信号でそのゲート幅を設定するタイ
ミング回路と、前記ゲート信号のゲート幅に応じた電圧
を前記検出信号の検出時間情報として出力し、かつ前記
増幅器から出力される検出信号に前記ゲート信号でゲー
トをかけたときの充電電圧を前記検出信号の電荷量とし
て出力するアナログ処理部とからなる複数の入力チャネ
ルと、 複数の前記入力チャネルを選択的に切換えて各入力チャ
ネルのアナログ処理部からの出力信号をA/D変換する
手段と、 このA/D変換手段でA/D変換されたデジタル信号を
記憶する記憶手段とを備え、 少なくとも前記増幅器およびアナログ処理部をIC化し
、かつアナログ処理側となる前記アナログ入力部、アナ
ログ処理部とデジタル制御側となる前記A/D変換手段
、記憶手段とを分離した配置構成としたことを特徴とす
る多チャネル型アナログ信号処理装置。
[Claims] An analog input section that amplifies and outputs an analog detection signal from a detector using an amplifier, and generates a gate signal whose start timing is the output signal from the analog input section,
a timing circuit that sets the gate width using a signal given from the outside; and a timing circuit that outputs a voltage according to the gate width of the gate signal as detection time information of the detection signal; a plurality of input channels consisting of an analog processing section that outputs a charging voltage when gated with a signal as the amount of charge of the detection signal; and an analog processing section of each input channel that selectively switches among the plurality of input channels. and storage means for storing the digital signal A/D converted by the A/D conversion means, at least the amplifier and the analog processing section are integrated into an IC, and A multi-channel analog signal processing device characterized in that the analog input section and analog processing section on the processing side are separated from the A/D conversion means and storage means on the digital control side.
JP28737489A 1989-11-06 1989-11-06 Multiple channel type analog signal processor Pending JPH03148917A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28737489A JPH03148917A (en) 1989-11-06 1989-11-06 Multiple channel type analog signal processor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28737489A JPH03148917A (en) 1989-11-06 1989-11-06 Multiple channel type analog signal processor

Publications (1)

Publication Number Publication Date
JPH03148917A true JPH03148917A (en) 1991-06-25

Family

ID=17716535

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28737489A Pending JPH03148917A (en) 1989-11-06 1989-11-06 Multiple channel type analog signal processor

Country Status (1)

Country Link
JP (1) JPH03148917A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2017158902A1 (en) * 2016-03-17 2018-10-04 株式会社日立製作所 Radiation measurement equipment

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2017158902A1 (en) * 2016-03-17 2018-10-04 株式会社日立製作所 Radiation measurement equipment

Similar Documents

Publication Publication Date Title
Atiya et al. Waveform digitizing at 500 MHz
Kleinfelder et al. A flexible 128 channel silicon strip detector instrumentation integrated circuit with sparse data readout
Bechtol et al. TARGET: A multi-channel digitizer chip for very-high-energy gamma-ray telescopes
US6137432A (en) Low-power column parallel ADC in CMOS image sensors
US5045685A (en) Analog to digital conversion on multiple channel IC chips
JP2009092670A (en) Digitizing positron emission tomography (pet) radiation event apparatus and use method
EP0239922A2 (en) Input voltage signal check circuit for a semiconductor integrated circuit
Haller et al. A 700-MHz switched-capacitor analog waveform sampling circuit
TWI407129B (en) Adjustable voltage comparing circuit and adjustable voltage examining module
JPH01300623A (en) Self-featuring analog/digital converter
JPH03148917A (en) Multiple channel type analog signal processor
JP2009128130A (en) Voltage signal detector and abnormal voltage monitoring device
US9664802B1 (en) Simplified radiation spectrum analyzer
Bałanda et al. Development of a fast pad readout system for the HADES shower detector
JP2000324404A (en) Solid-state image pickup unit
Crawley et al. A 15 MHz 32-channel flash ADC FASTBUS board for use at LEP
de Fez-Laso et al. Beam test performance of the APV5 chip
JPS62102739A (en) X-ray tomographic apparatus
JP2007107930A (en) Inspection circuit and inspection system
JPS59212021A (en) Data collecting circuit
RU2125238C1 (en) Data registration system
US4044311A (en) Feature extraction system for extracting a predetermined feature from a signal
Bernstein et al. dE/dx Electronics for Mark II Experiment at SLAC
JPH04270986A (en) X-ray signal processing circuit
SU962977A1 (en) Device for analysis of random process extremums