JPH03146990A - Display device - Google Patents

Display device

Info

Publication number
JPH03146990A
JPH03146990A JP28652089A JP28652089A JPH03146990A JP H03146990 A JPH03146990 A JP H03146990A JP 28652089 A JP28652089 A JP 28652089A JP 28652089 A JP28652089 A JP 28652089A JP H03146990 A JPH03146990 A JP H03146990A
Authority
JP
Japan
Prior art keywords
voltage
circuit
display area
image display
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP28652089A
Other languages
Japanese (ja)
Inventor
Shigeyuki Harada
茂幸 原田
Kamiyoshi Ishihata
省是 石畑
Toshihiro Oba
大場 敏弘
Hisashi Kamiide
上出 久
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP28652089A priority Critical patent/JPH03146990A/en
Publication of JPH03146990A publication Critical patent/JPH03146990A/en
Pending legal-status Critical Current

Links

Landscapes

  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

PURPOSE:To suppress a current flowing to a display area, to miniaturize a device and to reduce the cost thereof by making the polarity of a voltage impressed on the first display area of an image display part and the polarity of a voltage impressed on the second display area mutually reversed. CONSTITUTION:In a P frame, the voltage 0V is impressed on an electrode XA on a data side from a data side driving circuit 260 as a modulation voltage corresponding to light emission. On the other hand, since display data UData and LData which is respectively given to the driving circuits 260 and 270 are inverted by reversal control rotation, the voltage VM is impressed on an electrode XB from a power source circuit 280 through the circuit 270 as a write voltage. At this time, the voltage having a positive polarity VW + VM is impressed on an electrode YA on a scanning side from a power source circuit 310 through a driving circuit 220 as the write voltage by switching a switching circuit 340a. Besides, by switching a switching circuit 340b, the voltage -VW having a negative polarity is impressed on the electrode YB on the scanning side from a power source circuit 330 through a driving circuit 240 as the write voltage. Thus, light is emitted from picture elements A and B.

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、容量性フラット・マトリクスデイスプレィパ
ネル(以下、薄膜EL表示素子と呼ぶ)やプラズマデイ
スプレィなどを用いた表示装置に関する。
DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to a display device using a capacitive flat matrix display panel (hereinafter referred to as a thin film EL display element), a plasma display, or the like.

従来の技術 たとえば、二重絶縁型(または三層構造)薄膜EL素子
は次のように構成される。
2. Description of the Related Art For example, a double insulation type (or three-layer structure) thin film EL device is constructed as follows.

第3図に示すように、ガラス基板1の上にIn2O、か
らなる帯状の複数の透明電極2を互いに平行に設け、こ
の上にたとえばY2O3、S i 、N、。
As shown in FIG. 3, a plurality of strip-shaped transparent electrodes 2 made of In2O are provided in parallel to each other on a glass substrate 1, and Y2O3, Si, N, etc., for example, are provided thereon.

AN20.などの誘電物質3a、Mnなどの活性剤をド
ープしたZ n SからなるELLi2よび同じ(Y2
O,l、 S i 3N4. AI 203などの誘電
物質3bを蒸着法またはスパッタリング法などの薄膜技
術を用いて順次500〜toooo人の膜厚に積層して
三層構造にし、その上に上記透明電極2と直交する方向
にアルミニウムなどからなる帯状の複数の背面電極5を
互いに平行に設ける。
AN20. ELLi2 and the same (Y2
O, l, S i 3N4. A dielectric material 3b such as AI 203 is sequentially laminated to a thickness of 500 to 500 mm using a thin film technique such as vapor deposition or sputtering to form a three-layer structure. A plurality of strip-shaped back electrodes 5 made of the like are provided in parallel to each other.

上記薄膜EL素子はその電極間に誘電物質3 a。The thin film EL element has a dielectric material 3a between its electrodes.

31:1で挟持されたELLi2介在させたものである
から、等価回路的には容量性素子と見ることができる。
Since it has ELLi2 interposed therebetween at a ratio of 31:1, it can be seen as a capacitive element in terms of an equivalent circuit.

また、この薄膜EL素素子子、第4図に示す電圧輝度特
性から明らかなように、200■程度の比較的高い電圧
を印加することによって駆動される。この薄1iEL素
子は交流電界によって高輝度で発光し、しかも長寿命で
あるという特徴を持−)。
Further, as is clear from the voltage-luminance characteristics shown in FIG. 4, this thin-film EL element is driven by applying a relatively high voltage of about 200 μm. This thin 1iEL element emits light with high brightness when exposed to an alternating current electric field, and has a long lifespan.

従来、このような薄膜EL素子を用いた表示装置の中で
も表示容量の大きいもの(たとえば1024X800ド
ツト)などの場合には、表示パネルのデータ側電極を2
分割して表示画面を上部画面と下部画面に分け、駆動パ
ルスのデユーティを下げて使用する方法が一般的に採用
されている。
Conventionally, among display devices using such thin film EL elements, in the case of a display device with a large display capacity (for example, 1024 x 800 dots), the data side electrode of the display panel is
Generally, a method is adopted in which the display screen is divided into an upper screen and a lower screen, and the duty of the drive pulse is lowered.

第5図は、従来のそのように画面を2分割して駆動する
ようにした薄膜EL表示装置の概略的な構成を示すブロ
ック図である。表示パネル10は薄膜EL素子からなり
、図では列方向に延びる電極をデータ側電極X、行方向
に延びる電極を走査側電極Yとして電極のみで表してい
る。そのデータ側電極Xは表示パネルIQの中央部で2
分割され、これによって表示パネル10は上半分の第1
の画像表示領域10aと下半分の第2の画像表示領域1
0bとに分けられている。
FIG. 5 is a block diagram schematically showing the configuration of a conventional thin film EL display device in which the screen is divided into two and driven. The display panel 10 is composed of a thin film EL element, and in the figure, only electrodes are shown, with electrodes extending in the column direction being data side electrodes X and electrodes extending in the row direction being scanning side electrodes Y. The data side electrode X is located at the center of the display panel IQ.
The display panel 10 is divided into two parts in the upper half.
image display area 10a and a second image display area 1 in the lower half
It is divided into 0b and 0b.

走査側駆動回路20.30,40.50は、高耐圧プッ
シュプルドライバICからなる駆動回路であって、その
うちの2−)の走査側駆動回路2030は第1の画像表
示領域10aの走査側電極Yに対応付けられ、残りの2
つの走査側駆動回路40.50は第2の画像表示領域1
0bの走査側電極Yに対応付けられている。また、第1
の画像表示領域10aに対応する2つの走査側駆動回路
20.30のうち、第1の走査側駆動回路20は走査制
電f!Yの奇数ラインに、第2の走査側駆動回路30は
走査側電極)rの偶数ラインにそれぞれ対応付けられて
いる。同様に、第2の画像表示領域101:+に対応す
る2つの走査側駆動回路40.50のうち、第1の走査
側駆動回路40は走査側電極Yの奇数ラインに、第2の
走査側駆動回路50は走査側電極Yの偶数ラインにそれ
ぞれ対応付けられている。
The scanning side drive circuits 20.30 and 40.50 are drive circuits consisting of high-voltage push-pull driver ICs, of which the scanning side drive circuit 2030 (2-) is the scanning side electrode of the first image display area 10a. is associated with Y, and the remaining 2
The two scanning side drive circuits 40 and 50 are connected to the second image display area 1.
It is associated with the scanning side electrode Y of 0b. Also, the first
Of the two scan-side drive circuits 20 and 30 corresponding to the image display area 10a, the first scan-side drive circuit 20 performs scan static electricity reduction f! The second scan-side drive circuit 30 is associated with the odd-numbered lines of Y, and the second scan-side drive circuit 30 is associated with the even-numbered lines of the scan-side electrode) r. Similarly, among the two scan-side drive circuits 40.50 corresponding to the second image display area 101:+, the first scan-side drive circuit 40 is connected to the odd line of the scan-side electrode Y, and The drive circuits 50 are respectively associated with even-numbered lines of the scanning side electrodes Y.

これらの走査側駆動回路20,30,40.50には、
たとえばプルアップスイッチング素子であるPch)−
ランジスタとプルダウンスイッチング素子であるNch
トランジスタとを直列に接続して構成され各走査側電極
Yに対応付けられる出力ボート21,31,41.51
や、これらの出力ポート21,31,41.51の各ト
ランジスタをオン・オフ制御するシフトレジスタなどか
らなる論理回路22,32,42.52などが含まれる
These scanning side drive circuits 20, 30, 40.50 include
For example, Pch, which is a pull-up switching element)
Nch transistor and pull-down switching element
Output ports 21, 31, 41.51 are configured by connecting transistors in series and are associated with each scanning side electrode Y.
, and logic circuits 22, 32, 42.52, etc., including shift registers that control on/off of each transistor of these output ports 21, 31, 41.51.

データ側駆動回路60.7’0も高耐圧プッシュプルド
ライバICからなる駆動回路であって、そのうちの1つ
のデータ側駆動回路60は第1の画像表示領域10aの
データ側電極Xに、もう1つのデータ側駆動回路70は
第2の画像表示領域10bのデータ側電極Xにそれぞれ
対応付けられている。
The data side drive circuit 60.7'0 is also a drive circuit consisting of a high voltage push-pull driver IC, and one of the data side drive circuits 60 is connected to the data side electrode X of the first image display area 10a. The two data side drive circuits 70 are respectively associated with the data side electrodes X of the second image display area 10b.

これらのデータ側駆動回路60.70にも、たとえばP
 c: h’ l−ランジスタとN(・1′lトランジ
スタを直列に接続して構成され各データ側電極Xに対応
付けられる出力ポートロ1.71や、これらの出力ポー
トロ1.71の各トランジスタをオン・オフ制御するシ
フトレジスタなどからなる論理回路62.72などが含
まれる。
These data side drive circuits 60 and 70 also include, for example, P.
c: Output port 1.71 which is configured by connecting a h' l-transistor and N(・1'l transistor in series and corresponds to each data side electrode X, and each transistor of these output port 1.71) It includes logic circuits 62 and 72 consisting of shift registers and the like for on/off control.

第1の電源回路80は変調電圧■H(ここでは+ 5.
 OV )を出力する回路であり、その次段に接続され
た第1のスイッチング回路90は上記データ側駆動回路
60.70の出カポ−)−61,71の全Pch)ラン
ジスタに共通に接続されているプルアップ共通線101
に電源回路80から与えられる変調電圧■。を供給する
ための回路である。
The first power supply circuit 80 has a modulation voltage ■H (here +5.
The first switching circuit 90 connected to the next stage is commonly connected to all the Pch transistors of the output capacitors 61 and 71 of the data side drive circuit 60, 70. Pull-up common line 101
The modulation voltage ■ given from the power supply circuit 80 to . This is a circuit for supplying

第2の電源回路110は正極性の書込み電圧Vw + 
V H(ここでは200 V + 50 V = +2
50 V ’)を出力する回路であり、その次段に接続
された第2のスイッチング回路120は上記走査側駆動
回路20〜50の出力ポート21〜51の全P c h
トランジスタに共通に接続されているプルアップ共通線
102の電位を電源回路110から出力される書込み電
圧■。+■9に切替え設定するための回路である。
The second power supply circuit 110 has a positive polarity write voltage Vw +
V H (here 200 V + 50 V = +2
50 V'), and the second switching circuit 120 connected to the next stage outputs all Pch of the output ports 21 to 51 of the scanning side drive circuits 20 to 50.
The potential of the pull-up common line 102 commonly connected to the transistors is the write voltage ■ output from the power supply circuit 110. This is a circuit for switching to +■9.

第3の電源回路130は負極性の書込み電圧■o (こ
こでは−200V )を出力する回路であり、その次段
に接続された第3のスイッチング回路140は上記走査
側駆動回路20〜50の出力ボート21〜51の全N 
c h )ランジスタに共通に接続されているプルダウ
ン共通線103の電位を電源回路130から出力される
書込み電圧−VlまたはG N D電位に切替え設定す
るための回路である。
The third power supply circuit 130 is a circuit that outputs a negative polarity write voltage ■o (-200V in this case), and the third switching circuit 140 connected to the next stage is a circuit that outputs a negative polarity write voltage ■o (here -200V). Total N of output boats 21 to 51
h) This is a circuit for switching and setting the potential of the pull-down common line 103 commonly connected to the transistors to the write voltage -Vl output from the power supply circuit 130 or the GND potential.

データ反転コントロール回路150は、図示しない信号
発生器から送られてくる表示データUDa、 t a 
、 L D at aを反転制御信号RVCによって1
フし・−ム毎に反転させて、交流駆動を行うための回路
であり、2つの排他的論理和ゲート150a、150b
によって構成されている。一方の排他的論理和ゲート1
50aを経て出力される表示データUDataは第1の
画像表示領域10 aに対応するデータ側駆動回路60
に与えられ、他方の排他的論理和ゲート150bを経て
出力される表示データLDataは第2の画像表示領域
10bに対応するデータ側駆動回路70に与−えられる
The data inversion control circuit 150 receives display data UDa, t a sent from a signal generator (not shown).
, L D at a is set to 1 by the inverted control signal RVC.
This is a circuit for performing AC drive by inverting each frame, and includes two exclusive OR gates 150a and 150b.
It is made up of. One exclusive OR gate 1
The display data UData outputted via 50a is sent to the data side drive circuit 60 corresponding to the first image display area 10a.
The display data LData outputted through the other exclusive OR gate 150b is supplied to the data side drive circuit 70 corresponding to the second image display area 10b.

第6図は、上記薄膜EL表示装置の表示パネル10にお
ける上半分の画像表示領域10aの画素A(データ側電
極XAと走査側電極YAの交差部に位置する)と、下半
分の画像表示領域tabの画素B(データ側電極XIl
と上記走査側電極YAに対応する走査側電極Y、との交
差部に位置する)を共に発光させる場合の動作を示すタ
イミングチャートである。そのうち、第6図(1)はデ
ータ側電極XAに印加される変調電圧の波形を、第6図
(2)は走査側電極YAに印加される書込み電圧の波形
を、第6図(3)はデータ側電極XIlに印加される変
調電圧の波形を、第6図(4)は走査側電極Y、に印加
される書込み電圧の波形を、第6図(5)、(6)は画
素A、Bの発光時に供給される電流の波形をそれぞれ示
している。
FIG. 6 shows a pixel A (located at the intersection of the data side electrode XA and the scanning side electrode YA) in the upper half image display area 10a of the display panel 10 of the thin film EL display device, and the lower half image display area. Pixel B of tab (data side electrode
12 is a timing chart showing an operation in a case where both the scanning electrode YA and the scanning electrode Y corresponding to the scanning electrode YA emit light. Among them, FIG. 6(1) shows the waveform of the modulation voltage applied to the data side electrode XA, FIG. 6(2) shows the waveform of the write voltage applied to the scanning side electrode YA, and FIG. 6(3) shows the waveform of the write voltage applied to the scanning side electrode YA. 6 shows the waveform of the modulation voltage applied to the data side electrode XIl, FIG. 6 (4) shows the waveform of the write voltage applied to the scanning side electrode Y, and FIGS. , B respectively show the waveforms of the currents supplied during light emission.

次に、第6図のタイミングチャートを参照して上記薄膜
EL表示装置の動作について説明する。
Next, the operation of the thin film EL display device will be explained with reference to the timing chart of FIG.

まず、走査側型!YA、Y、に正極性の書込み電圧VI
l+VMが印加されるP駆動のフレーム(以下、Pフレ
ームと呼ぶ)から始める。
First, the scanning side type! Positive polarity write voltage VI to YA, Y,
We start with a P-driven frame (hereinafter referred to as a P frame) to which l+VM is applied.

このP駆動では、グランド電位(0■)が発光に相当す
る変調電圧として、データ側駆動回路60から第6図(
1)、(3)に示すようにデータ側電極XA、XIlに
印加される。また、このとき第2の電源回路110から
第2のスイッチング回路120を経て出力される正極性
の電圧Vl十V、が書込み電圧として、走査側駆動回路
20.40から第6図(2>、(4)に示すように走査
側電極YA、Y、に印加される。このとき、第3のスイ
ッチング素子140はGND電位に切替えられている。
In this P drive, the ground potential (0■) is used as a modulation voltage corresponding to light emission from the data side drive circuit 60 as shown in FIG.
As shown in 1) and (3), the voltage is applied to the data side electrodes XA and XIl. Further, at this time, the positive polarity voltage Vl+V outputted from the second power supply circuit 110 via the second switching circuit 120 is used as the write voltage from the scanning side drive circuit 20.40 in FIG. 6 (2>, As shown in (4), the voltage is applied to the scanning side electrodes YA, Y. At this time, the third switching element 140 is switched to the GND potential.

画素A、Bには、データ側電極XAと走査側電極YA、
データ側電極X6と走査側電極Yaの電位差250■が
実効電圧として印加される。この実効電圧は薄膜EL素
子の発光しきい値電圧(200■)より十分高い電圧で
あり、これによって画素A、Bが発光する。
Pixels A and B include a data side electrode XA, a scanning side electrode YA,
A potential difference of 250 cm between the data side electrode X6 and the scanning side electrode Ya is applied as an effective voltage. This effective voltage is sufficiently higher than the light emission threshold voltage (200 cm) of the thin film EL element, so that pixels A and B emit light.

以下、同様にして表示パネル10の上半分の画像表示領
域10a、下半分の画像表示領域10t1のそれぞれに
おいて同じタイミングで走査側電極Yの線順次に従って
各画素の駆動が行われ1画面の表示が終了する。
Thereafter, in the same manner, each pixel is driven in accordance with the line sequence of the scanning side electrode Y at the same timing in each of the upper half image display area 10a and the lower half image display area 10t1 of the display panel 10, and one screen is displayed. finish.

続いて、走査側電極YA、Y、に負極性の書込み電圧−
■、が印加されるN[動のフレーム(以下、Nフレーム
と呼ぶ)に移る。
Subsequently, a negative write voltage - is applied to the scanning side electrodes YA, Y.
②, is applied to the frame of N [motion (hereinafter referred to as N frame).

このN駆動では、第1の電源回路80から第1のスイッ
チング回路90を経て出力される電圧V8が発光に相当
する変調電圧として、データ側駆動回路60.70から
第6図(1)、(3)に示すようにデータ側電極XA、
X、に印加される。また、このとき第3の電源回路13
0からの第3のスイッチング回路140を経て出力され
る負極性の電圧〜Vwが書込み電圧として、走査側駆動
回路20.’40から第6図(2)、(4)に示すよう
に走査側電極YA、Y、に印加される。これによって、
画素A、Bには、データ側電極XAと走査側電極YA、
データ側電極Xllと走査側電極Y6の電位差250V
(極性はP駆動の場合と逆)が実効電圧として印加され
、画素A、Bは発光する。
In this N drive, the voltage V8 outputted from the first power supply circuit 80 via the first switching circuit 90 is used as a modulation voltage corresponding to light emission from the data side drive circuit 60.70 in FIGS. As shown in 3), the data side electrode XA,
X, is applied. Also, at this time, the third power supply circuit 13
0 through the third switching circuit 140 is the negative polarity voltage ~Vw outputted from the scanning side drive circuit 20.0 as the write voltage. '40 to the scanning side electrodes YA, Y as shown in FIGS. 6(2) and (4). by this,
Pixels A and B include a data side electrode XA, a scanning side electrode YA,
Potential difference between data side electrode Xll and scanning side electrode Y6: 250V
(the polarity is opposite to that in P drive) is applied as an effective voltage, and pixels A and B emit light.

0 以下、同様にして表示パネル10の上半分の画像表示領
域10a、下半分の画像表示領域10 bのそれぞれに
おいて同じタイミングで走査側電極Yの線順次に従って
各画素の駆動が行われ1画面の表示が終了し、1つの交
流サイクルを閉じる。
0 Thereafter, in the same manner, each pixel is driven at the same timing in each of the image display area 10a in the upper half of the display panel 10 and the image display area 10b in the lower half of the display panel 10 in accordance with the line sequence of the scanning side electrode Y. The display ends, closing one AC cycle.

画素A、Bが非発光表示となる場合は、上記駆動におい
てデータ側電極XA、X、に印加される変調電圧がPフ
レームでV。に変わり、Nフレームでグランド電位(O
v)に変わるだけで、その他の動作は発光時の場合と同
じである。
When the pixels A and B perform non-emission display, the modulation voltage applied to the data side electrodes XA and X in the above driving is V in the P frame. , and the ground potential (O
v), the other operations are the same as in the case of emitting light.

発明が解決しようとする課題 しかしながら、上記薄膜EL表示装置では、交流駆動の
ための印加電圧の極性が上半分の画像表示領域10aも
下半分の画像表示領域10 bも同じであるため、この
ときに流れるピーク電流は、上下2つの画像表示領域1
0a、101:+に流れるピーク電流の和となり、第6
図(5)、(6)に示すように相当大きな値(図では約
300 m A >となる。
Problems to be Solved by the Invention However, in the above thin film EL display device, the polarity of the applied voltage for AC driving is the same in the upper half image display area 10a and the lower half image display area 10b. The peak current flowing in the upper and lower image display areas 1
0a, 101: is the sum of the peak currents flowing to +, and the 6th
As shown in Figures (5) and (6), the value is quite large (approximately 300 mA in the figure).

このような大きな電流を流すためには、走査側駆動回路
20〜50、データ側駆動回路60.70を構成する回
路素子として信頼性を損なうことのないように最大定格
を満たす大容量のものを使用する必要があり、また大き
なピーク電流を流したときのリップルを低減するのに平
滑コンデンサが必要で、表示パネル10が大型化するほ
ど大容量の平滑コンデンサを使わなければならなくなり
、その結果コストが増大し装置の小型化を阻害するなど
の問題点があった。
In order to flow such a large current, the circuit elements constituting the scan side drive circuits 20 to 50 and the data side drive circuits 60 and 70 must be of large capacity that meets the maximum rating so as not to impair reliability. In addition, a smoothing capacitor is required to reduce ripple when a large peak current flows, and as the display panel 10 becomes larger, a smoothing capacitor with a larger capacity must be used, resulting in an increase in cost. There were problems such as an increase in the size of the device, which impeded miniaturization of the device.

したがって本発明の目的は、駆動時に流れるピーク電流
を小さく抑え、コストの低減および装置の小型化を図る
ことのできる表示装置を提供することである。
Therefore, an object of the present invention is to provide a display device that can suppress the peak current flowing during driving to a low level, thereby reducing costs and downsizing the device.

課題を解決するための手段 本発明は、互いに交差する方向に配列した複数の走査側
電極と複数のデータ側電極との間に誘電層を介在させた
画像表示部を有し、変調駆動回路から出力される変調電
圧をデータ側電極に印加するとともに、書込み駆動回路
から出力される書込み電圧を走査側電極に順次印加して
画像表示部を1 2 駆動する表示装置において、 前記画像表示部を2つの表示領域に分割するとともに、
前′記変調駆動回路および書込み駆動回路を前記画像表
示部の第1の表示領域を駆動する第1の回路部と、前記
画像表示部の第2の表示領域を第1の表示領域と逆極性
の印加電圧で駆動する第2の回路部とに分割したことを
特徴とする表示装置である。
Means for Solving the Problems The present invention has an image display section in which a dielectric layer is interposed between a plurality of scan-side electrodes and a plurality of data-side electrodes arranged in directions that intersect with each other. In a display device that drives an image display section by applying an output modulation voltage to a data-side electrode and sequentially applying a write voltage output from a write drive circuit to a scanning-side electrode, the image display section is In addition to dividing into two display areas,
The modulation drive circuit and the write drive circuit are connected to a first circuit unit that drives a first display area of the image display unit, and a second display area of the image display unit has a polarity opposite to that of the first display area. This is a display device characterized by being divided into a second circuit section and a second circuit section driven by an applied voltage of.

作  用 本発明によれば、画像表示部の第1の表示領域に印加さ
れる電圧と第2の表示領域に印加される電圧とは互いに
逆極性となり、したがって第1の表示領域に流れるピー
ク電流と第2の表示領域に流れるピーク電流も互いに逆
向きの電流となり、画像表示部として必要なピーク電流
を1つの表示領域に流れる電流分に抑えることができる
According to the present invention, the voltage applied to the first display area of the image display section and the voltage applied to the second display area have opposite polarities, so that the peak current flowing in the first display area The peak currents flowing through the second display area and the second display area are also currents in opposite directions, and the peak current required for the image display section can be suppressed to the amount of current flowing through one display area.

実施例 第1図は、本発明の一実施例である表示装置の概略的な
構成を示すブロック図である。この実施例の表示装置は
薄膜EL表示装置であり、表示パネル210は薄膜EL
素子からなり、図では列方向に延びる電極をデータ側電
極X、行方向に延びる電極を走査側電極Yとして電極の
みで表している。そのデータ側電極Xは表示パネル21
0の中央部で2分割され、これによって表示パネル21
0は上半分の第1の画像表示領域210aと下半分の第
2の画像表示領域210bとに分けられている。
Embodiment FIG. 1 is a block diagram showing a schematic configuration of a display device which is an embodiment of the present invention. The display device of this embodiment is a thin film EL display device, and the display panel 210 is a thin film EL display device.
In the figure, only electrodes are shown, with electrodes extending in the column direction being data-side electrodes X, and electrodes extending in the row direction being scan-side electrodes Y. The data side electrode X is the display panel 21
The display panel 21 is divided into two parts at the center of 0.
0 is divided into a first image display area 210a in the upper half and a second image display area 210b in the lower half.

走査側駆動回路220,230,240,250は高耐
圧プッシュプルドライバICからなる駆動回路であって
、そのうちの2つの走査側駆動回路220,230は第
1の画像表示領域210aの走査側電極Yに対応付けら
れ、残りの2つの走査側駆動回路240,250は第2
の画像表示領域210bの走査側電極Yに対応付けられ
ている。
The scanning side drive circuits 220, 230, 240, and 250 are drive circuits consisting of high voltage push-pull driver ICs, and two of the scanning side drive circuits 220, 230 are connected to the scanning side electrode Y of the first image display area 210a. The remaining two scanning side drive circuits 240 and 250 are
is associated with the scanning side electrode Y of the image display area 210b.

また、第1の画像表示領域210aに対応する2つの走
査側駆動回路220,230のうち、第1の走査側駆動
回路220は走査側電極Yの奇数ラインに、第2の走査
側駆動回路230は走査側電極Yの偶数ラインにそれぞ
れ対応付けられている。
Furthermore, among the two scan-side drive circuits 220 and 230 corresponding to the first image display area 210a, the first scan-side drive circuit 220 is connected to the odd-numbered line of the scan-side electrode Y, and the second scan-side drive circuit 230 is connected to the odd-numbered line of the scan-side electrode Y. are respectively associated with even-numbered lines of the scanning side electrode Y.

9 4 同様に、第2の画像表示領域210bに対応する2つの
走査側駆動回路240,250のうち、第1の走査側駆
動回路240は走査側電極Yの奇数ラインに、第2の走
査側駆動回路250は走査側電極Yの偶数ラインにそれ
ぞれ対応付けられている。
9 4 Similarly, among the two scan side drive circuits 240 and 250 corresponding to the second image display area 210b, the first scan side drive circuit 240 connects the second scan side drive circuit to the odd line of the scan side electrode Y. The drive circuits 250 are respectively associated with even-numbered lines of the scanning side electrodes Y.

これらの走査側駆動回路220,230,240.25
0には、たとえばプルアップスイッチング素子であるP
 c t+ )ラスジスタとプルダウンスイッチング素
子であるN c h )ラスジスタとを直列に接続して
構成され各走査側電極Yに対応付けられる出力ボート2
21,231,241,251や、これらの出力ポート
221〜251の各トラスジスタをオン・オフ制御する
シフトレジスタなどからなる論理回路222,232,
242゜252などが含まれる。
These scanning side drive circuits 220, 230, 240.25
0, for example, P which is a pull-up switching element.
Output port 2 is configured by connecting in series a c t+ ) lath register and an N ch ) lath register which is a pull-down switching element, and is associated with each scanning side electrode Y.
21, 231, 241, and 251, and logic circuits 222, 232, and shift registers that control on/off the respective transistors of these output ports 221 to 251.
242°252, etc. are included.

データ側駆動回路260,270も高耐圧プッシュプル
ドライバICからなる駆動回路であって、そのうちの1
つのデータ側駆動回路260は第1の画像表示領域21
0εtのデータ側電極Xに、もう1つのデータ側駆動回
路270は第2の画像表示領域210bのデータ側電極
Xにそれぞれ対応付けられているに れらの走査側駆動回路260.270にも、たとえばプ
ルアップスイッチング素子であるPc1・lトラスジス
タとプルダウンスイッチング素子であるN c h ト
ラスジスタを直列に接続して構成され各データ側電極X
に対応付けられる出力ポート261.271や、これら
の出力ポート261゜271の各トラスジスタをオン・
オフ制御するシフトレジスタなどからなる論理回路26
2,272などが含まれる。
The data side drive circuits 260 and 270 are also drive circuits consisting of high voltage push-pull driver ICs, one of which
The two data side drive circuits 260 are connected to the first image display area 21.
The other data side drive circuit 270 is also connected to the scanning side drive circuits 260 and 270 respectively associated with the data side electrode For example, each data side electrode
Turns on the output ports 261, 271 associated with the
Logic circuit 26 consisting of a shift register etc. for off control
2,272, etc.

第1の電源回路280は変調電圧VM (ここでは−1
−50V )を出力する回路であり、その次段に接続さ
れた第1のスイッチング回路290は上記データ側駆動
回路260,270の出力ポート261.271の全F
’ c h 1−ラスジスタに共通に接続されているプ
ルアップ共通線301の電位を電源回路280から出力
される変調電圧■。に切替え設定するための回路である
The first power supply circuit 280 has a modulation voltage VM (here -1
-50V), and the first switching circuit 290 connected to the next stage is a circuit that outputs all F of the output ports 261 and 271 of the data side drive circuits 260 and 270.
'ch h 1 - Modulating voltage (■) output from the power supply circuit 280 for the potential of the pull-up common line 301 commonly connected to the last register. This is a circuit for switching and setting.

5 第2の電源回路310は、正極性の書込み電圧v u 
+ v H(ここでは20 OV +50 V −+ 
250V)を出力する回路であり、その次段に接続され
た第2のスイッチング回路320aは上半分の画像表示
領域210aに対応付けられる走査側駆動回路220,
230の出力ボート221,231の全P c h )
ラスジスタに共通に接続されているプルアップ共通線3
02aの電位を電源回路310から出力される書込み電
圧V 、 −1−V。に切替え設定するための回路であ
る。
5 The second power supply circuit 310 has a positive polarity write voltage v u
+ v H (here 20 OV +50 V −+
250V), and the second switching circuit 320a connected to the next stage is the scanning side drive circuit 220, which is associated with the upper half image display area 210a.
230 output boats 221, 231 total P c h )
Pull-up common line 3 commonly connected to the last resistor
The potential of 02a is the write voltage V output from the power supply circuit 310, -1-V. This is a circuit for switching and setting.

一方、同じ第2の電源回路310の次段に接続された第
3のスイッチング回路320bは、下半分の画像表示領
域210bに対応付けられる走査側駆動回路240,2
50の出力ポート241゜251の全PC1〕トラスジ
スタに共通に接続されているプルアップ共通線302 
bの電位を電源回路310から出力される書込み電圧V
 w + V nに切替え設定するための回路である。
On the other hand, the third switching circuit 320b connected to the next stage of the same second power supply circuit 310 is connected to the scanning side drive circuits 240 and 2 associated with the lower half image display area 210b.
50 output ports 241゜251 all PC1] Pull-up common line 302 commonly connected to the transistor
The potential of b is the write voltage V output from the power supply circuit 310.
This is a circuit for switching and setting w + V n.

このスイッチング回路320bの切替え動作は、上記ス
イッチング回路320 Elの切替え動作とは逆に働く
ように6 設定される。すなわち、上記スイッチング回路320 
aがオンとなって書込み電圧Vll十VMを供給するフ
レームでは、もう一方のスイッチング回路320bはオ
フとなり、逆にスイッチング回路320aがオフとなる
フレームでは、もう一方のスイッチング回路320bは
オンとなって書込み電圧V、十V。を供給するように働
く。
The switching operation of this switching circuit 320b is set so as to work oppositely to the switching operation of the switching circuit 320El. That is, the switching circuit 320
In a frame in which the switching circuit 320a is turned on and the write voltage Vll+VM is supplied, the other switching circuit 320b is turned off, and conversely, in a frame in which the switching circuit 320a is turned off, the other switching circuit 320b is turned on. Write voltage V, 10V. work to supply.

第3の電源回路330は、負極性の書込み電圧■o (
ここでは−200V)を出力する回路であり、その次段
に接続された第4のスイッチング回路340aは上半分
の画像表示領域210aに対応付けられる走査側駆動回
路220,230の出力ボート221,231の全Nc
h)ラスジスタに共通に接続されているプルダウン共通
線303aの電位を電源回路330から出力される書込
み電圧−■、またはGND電位に切替え設定するための
回路である。
The third power supply circuit 330 has a negative polarity write voltage ■o (
Here, the fourth switching circuit 340a connected to the next stage is a circuit that outputs -200V), and the fourth switching circuit 340a connected to the next stage is connected to the output ports 221, 230 of the scanning side drive circuits 220, 230 associated with the upper half image display area 210a. Total Nc of
h) This is a circuit for switching and setting the potential of the pull-down common line 303a commonly connected to the last register to the write voltage -■ output from the power supply circuit 330 or the GND potential.

一方、同じ第3の電源回路330の次段に接続された第
5のスイッチング回路340bは、下半分の画像表示領
域210 bに対応付けられる走査7 8 側駆動回路240.250の出力ボート241251の
全N c h )ラスジスタに共通に接続されているプ
ルダウン共通線303bの電位を電源回路330から出
力される書込み電圧−■1またはGND電位に切替え設
定するための回路である。
On the other hand, the fifth switching circuit 340b connected to the next stage of the same third power supply circuit 330 connects the output port 241251 of the scanning 7 8 side drive circuit 240.250 associated with the lower half image display area 210b. This is a circuit for switching and setting the potential of the pull-down common line 303b commonly connected to all Nch) registers to the write voltage -1 outputted from the power supply circuit 330 or to the GND potential.

このスイッチング回路340 t+の切替え動作は、上
記スイッチング回路340aの切替え動作とは逆に働く
ように設定される。すなわち、上記スイッチング回路3
40aがオンとなり書込み電圧■oを供給するフレーム
では、もう一方のスイッチング回路340bはGND電
位となり、逆にスイッチング回路340aがGND電位
となるフレームでは、もう一方のスイッチング回路34
0bはオンとなって書込み電圧−Voを供給するように
働く。
The switching operation of this switching circuit 340t+ is set to work oppositely to the switching operation of the switching circuit 340a. That is, the switching circuit 3
40a is turned on and supplies the write voltage o, the other switching circuit 340b is at GND potential, and conversely, in a frame where the switching circuit 340a is at GND potential, the other switching circuit 34a is at GND potential.
0b is turned on and works to supply the write voltage -Vo.

データ反転コントロール回路350は、図示しない信号
発生器から送られてくる表示データUData、LDa
taを反転制御信号R,V Cによって1フレーム毎に
反転させて、交流駆動を行うための回路であり、2つの
排他的論理和ゲート35Oa、350bと、排他的論理
和ゲート350a側に入力する反転制御信号RVCを途
中で反転するインバータ350Cとによって構成されて
いる。
The data inversion control circuit 350 receives display data UData and LDa sent from a signal generator (not shown).
This circuit performs AC driving by inverting ta every frame using inversion control signals R and VC, and inputs it to two exclusive OR gates 35Oa and 350b and the exclusive OR gate 350a side. The inverter 350C inverts the inversion control signal RVC midway.

一方の排他的論理和ゲート350aを経て出力される表
示データU D a t aは上半分の画像表示領域2
10aに対応するデータ側駆動回路260に与えられ、
他方の排他的論理和ゲート350bを経て出力される表
示データLDataは下半分の画像表示領域210bに
対応するデータ側駆動回路270に与えられる。このよ
うに、データ側駆動回路260に与えられる表示データ
U D a t aとデータ側駆動回路270に与えら
れる表示データL D a t aとは互いに反転した
データとなるので、たとえば上半分の画像表示領域21
0aのデータ側電極Xに発光に相当する変調電圧として
V□が印加されるとき、下半分の画像表示領域210b
のデータ側電極Xには発光に相当する変調電圧としてグ
ランド電位(Ov)が印加される。
The display data U D a ta outputted through one exclusive OR gate 350a is displayed in the upper half of the image display area 2.
10a to the data side drive circuit 260,
The display data LData outputted through the other exclusive OR gate 350b is applied to the data side drive circuit 270 corresponding to the lower half image display area 210b. In this way, since the display data U Data provided to the data side drive circuit 260 and the display data L Data provided to the data side drive circuit 270 are inverted data, for example, the upper half of the image Display area 21
When V□ is applied as a modulation voltage corresponding to light emission to the data side electrode X of 0a, the lower half image display area 210b
A ground potential (Ov) is applied to the data side electrode X as a modulation voltage corresponding to light emission.

第2図は、上記薄膜EL表示装置の表示パネル210に
おける上半分の画像表示領域210aの9 画素A(データ側電極XAと走査側電極YAの交差部に
位置する)と、下半分の画像表示領域210bの画素B
(データ側電極Xllと上記走査側電極YAに対応する
走査側電極VBとの交差部に位置する)を共に発光させ
る場合の動作を示すタイミングチャートである。そのう
ち、第2図(1)はデータ側電極XAに印加される変調
電圧の波形を、第2図(2)は走査側電極YAに印加さ
れる書込み電圧の波形を、第2図(3)はデータ側電極
XBに印加される変調電圧の波形を、第2図(4)は走
査側電極Yllに印加される書込み電圧の波形を、第2
図(5)は画素A、Bの発光時にP駆動に基づき供給さ
れる電流の波形を、第2図(6)は画素A、Elの発光
時にN駆動に基づき供給される電流の波形をそれぞれ示
している。
FIG. 2 shows 9 pixels A (located at the intersection of the data side electrode XA and the scanning side electrode YA) of the upper half image display area 210a of the display panel 210 of the thin film EL display device, and the lower half image display area. Pixel B in area 210b
12 is a timing chart showing an operation when both the data side electrodes Xll and the scanning side electrodes VB corresponding to the scanning side electrodes YA are made to emit light. Of these, Figure 2 (1) shows the waveform of the modulation voltage applied to the data side electrode XA, Figure 2 (2) shows the waveform of the write voltage applied to the scanning side electrode YA, and Figure 2 (3) shows the waveform of the write voltage applied to the scanning side electrode YA. is the waveform of the modulation voltage applied to the data side electrode XB, FIG. 2(4) is the waveform of the write voltage applied to the scanning side electrode
Figure (5) shows the waveform of the current supplied based on P drive when pixels A and B emit light, and Figure 2 (6) shows the waveform of the current supplied based on N drive when pixels A and El emit light. It shows.

次に、第2図のタイミングチャートを参照して、上記薄
膜EL表示装置の動作について説明する。
Next, the operation of the thin film EL display device will be explained with reference to the timing chart of FIG.

まず、走査側電極YAに正極性の書込み電圧V1十■。First, a positive write voltage V1 is applied to the scanning side electrode YA.

が印加される画像表示領域210aにとってP駆動とな
るフレーム(以下、Pフレームと呼0 ぶ)から始める。
The first frame starts with a frame (hereinafter referred to as a P frame) in which P drive is applied to the image display area 210a to which a voltage is applied.

このPフレームでは、発光に相当する変調電圧としてグ
ランド電位(OV)が、データ側駆動回路260によっ
て第2図(1)に示すようにデータ側電極XAに印加さ
れる。一方、同じ発光に相当する表示データでもデータ
側駆動回路260に与えられる表示データUDataと
データ側駆動回−路270に与えられる表示データLD
ataとは上記データ反転コントロール回路350の働
きによって互いに反転しているので、データ側駆動回路
270からデータ側電極X[lへは発光に相当する変調
電圧として、第1の電源回路280から第1のスイッチ
ング回路290を経て供給される電圧VHが第2図(3
)に示すように印加される。
In this P frame, a ground potential (OV) as a modulation voltage corresponding to light emission is applied to the data side electrode XA by the data side drive circuit 260 as shown in FIG. 2(1). On the other hand, even if the display data corresponds to the same light emission, the display data UData given to the data side drive circuit 260 and the display data LD given to the data side drive circuit 270
ata are inverted with respect to each other by the function of the data inversion control circuit 350, so the first power supply circuit 280 supplies the first The voltage VH supplied through the switching circuit 290 in FIG.
) is applied as shown.

このとき、第2のスイッチング回路320a(Vw +
 V Mを出力)と第4のスイッチング回路340a(
’GND電位にクランプ)の切替え動作によって、第2
の電源回路310から出力される正極性の電圧■。+■
9が書込み電圧として走査側駆動回路220から走査側
電極YAへと第2図(2)1 2 に示すように印加される。また、第3のスイッチング回
路320 b (出力0FF)と第5のスイッチング回
路340b (−V、にクランプ)の切替え動作によ−
)で、第3の電源回路330から出力される負極性の電
圧−vlが書込み電圧として走査側駆動回路240から
走査側電極VB’\と第2図(4)に示すように印加さ
れる。すなわち、画素AではP5V動が行われるV)に
対して、画素BではN駆動が行われ、画素A、Bには、
データ側電極XAと走査側電極)′9、データ側電極X
いと走査側電極Y8の電位差250Vが実効電圧として
印加される。この実効電圧は薄膜EL素子の発光しきい
値電圧(200V)より十分高い電圧であり、これによ
って画素A、Bが発光する。
At this time, the second switching circuit 320a (Vw +
V M output) and the fourth switching circuit 340a (
'clamped to GND potential), the second
The positive polarity voltage ■ output from the power supply circuit 310. +■
9 is applied as a write voltage from the scanning side drive circuit 220 to the scanning side electrode YA as shown in FIG. 2(2) 1 2 . Also, due to the switching operation of the third switching circuit 320b (output 0FF) and the fifth switching circuit 340b (clamped to -V), -
), the negative polarity voltage -vl output from the third power supply circuit 330 is applied as a write voltage from the scanning side drive circuit 240 to the scanning side electrode VB'\ as shown in FIG. 2(4). That is, in pixel A, P5V motion is performed (V), while in pixel B, N drive is performed, and pixels A and B are
data side electrode XA and scanning side electrode)'9, data side electrode
In this case, a potential difference of 250 V between the scanning side electrode Y8 is applied as an effective voltage. This effective voltage is sufficiently higher than the light emission threshold voltage (200V) of the thin film EL element, so that pixels A and B emit light.

続いて、走査側電極YAに負極性の書込み電圧VIlが
印加される画像表示領域210aにとってN駆動となる
フレーl、(以下、Nフレー11と呼ぶ)に移る。
Subsequently, the process moves to a frame I (hereinafter referred to as an N frame 11) which is N-driven for the image display area 210a to which a negative write voltage VII is applied to the scanning side electrode YA.

このNフレームでは、データ側駆動回路260からデー
タ側型vfiXAl\は発光に相当する変調電圧として
第1の電源回路280から第1のスイッチング回路29
0を経て供給される電圧VHが第2図(1)に示すよう
に印加される。このとき、第2のスイッチング回路32
0 a’ (出力OFF>と第4のスイッチング回路3
40 a (Vwにクランプ)の切替え動作によって、
第3の電源回路330から出力される負極性の電圧−V
wが書込み電圧として走査側駆動回路220から走査側
電極YAへと第2図(2)に示すように印加される。
In this N frame, the data side type vfiXAl\ is applied from the data side drive circuit 260 to the first switching circuit 29 from the first power supply circuit 280 as a modulation voltage corresponding to light emission.
The voltage VH supplied through 0 is applied as shown in FIG. 2(1). At this time, the second switching circuit 32
0 a' (output OFF> and fourth switching circuit 3
By switching operation of 40a (clamped to Vw),
Negative polarity voltage -V output from the third power supply circuit 330
w is applied as a write voltage from the scanning side drive circuit 220 to the scanning side electrode YA as shown in FIG. 2(2).

一方、データ側電極XBにはデータ側駆動回路270に
よって発光に相当する変調電圧としてグランド電位(0
■)が、第2図(3)に示すように印加される。また、
第3のスイッチング回路320b(V、+V、を出力)
と第5のスイッチング回路3’401:1(GND電位
にクランプ)の切替え動作によって、第2の電源回路3
10から出力される正極性の電圧vw + V Mが書
込み電圧として走査側駆動回路240から走査側電極X
Bへと第2図(4)に示すように印加される。すなわち
1画素AではN駆動が行われるのに対して、画素Bでは
3 P駆動が行われ、画素A、Bには、データ側電極XAと
走査側電極YA、データ側電極XBと走査側電極Y、の
電位差250Vが実効電圧として印加される。この実効
電圧は薄膜EL素子の発光しきい値電圧(200V)よ
り1分高い電圧であり、これによって画素A、Bが発光
する。
On the other hand, the data-side drive circuit 270 applies the data-side electrode XB to the ground potential (0
(2) is applied as shown in FIG. 2 (3). Also,
Third switching circuit 320b (outputs V, +V)
and the fifth switching circuit 3'401:1 (clamped to GND potential), the second power supply circuit 3
The positive polarity voltage vw + VM outputted from the scanning side drive circuit 240 as a write voltage is applied to the scanning side electrode X.
B as shown in FIG. 2 (4). In other words, while 1 pixel A performs N driving, pixel B performs 3P driving, and pixels A and B have a data side electrode XA, a scanning side electrode YA, a data side electrode XB and a scanning side electrode. A potential difference of 250 V between Y and Y is applied as an effective voltage. This effective voltage is one minute higher than the light emission threshold voltage (200V) of the thin film EL element, and thereby pixels A and B emit light.

以下、同様にして表示パネル210の上半分の画像表示
領域210a、下半分の画像表示領域210bにおいて
同じタイミングで走査側電極Yの線順次に従って各画素
の駆動が行われ1画面の表示が終了し、1つの交流サイ
クルを閉じる。
Thereafter, in the same manner, each pixel is driven at the same timing in the image display area 210a in the upper half of the display panel 210 and the image display area 210b in the lower half according to the line sequence of the scanning side electrode Y, and the display of one screen is completed. , closes one AC cycle.

画素A、Bが非発光表示となる場合は、Pフレームにお
いてデータ側電極XAに印加される変調電圧V。に、デ
ータ側電極XBに印加される変調電圧がグランド電位(
0■)に変わる一方、Nフレームにおいてはデータ側電
極XAに印加される変調電圧がグランド電位(Ov)に
、データ側電極X、に印加される変調電圧が■。に変わ
るだけで、その他の動作は発光時の場合と同じである。
When the pixels A and B perform non-emission display, the modulation voltage V is applied to the data side electrode XA in the P frame. , the modulation voltage applied to the data side electrode XB is at ground potential (
On the other hand, in the N frame, the modulation voltage applied to the data side electrode XA becomes the ground potential (Ov), and the modulation voltage applied to the data side electrode X changes to ■. The other operations are the same as when emitting light.

上述したように、この薄膜EL表示装置では、4− 交流駆動のための印加電圧の極性が上半分の画像表示領
域210aと下半分の画像表示領域210bとで逆にな
るため、電源回路310から出力される正極性の電圧V
w +VMに基づくピーク電流(第2図(5)に示す)
と、電源回路330がら出力される負極性の電圧−■、
に基づく逆の流れのピーク電流(第2図(6)に示す)
の和が全体としてのピーク電流となる。したがって、こ
のピーク電流値は従来の場合の半分(第2図(5)(6
)では約150 m A >に低減されることとなる。
As described above, in this thin film EL display device, since the polarity of the applied voltage for AC driving is reversed between the upper half image display area 210a and the lower half image display area 210b, Output positive voltage V
Peak current based on w + VM (shown in Figure 2 (5))
and negative polarity voltage −■ output from the power supply circuit 330,
The peak current of the reverse flow based on (shown in Figure 2 (6))
The sum of these becomes the overall peak current. Therefore, this peak current value is half that of the conventional case (Fig. 2 (5) (6)
), it will be reduced to approximately 150 mA>.

なお、上記実施例では薄膜EI−表示装置の場6につい
て説明したが、これに限らず単純マトリクス駆動方式の
液晶表示装置などにも同様に適用できる。
In the above embodiment, the case 6 of a thin film EI-display device has been described, but the present invention is not limited to this and can be similarly applied to a simple matrix drive type liquid crystal display device.

発明の効果 以上のように本発明の表示装置によれば、画像表示部の
第1の表、示領域に印加される電圧と第2の表示領域に
印加される電圧とが互いに逆極性となるように構成して
いるので、第1の表示領域に5 6 流れるピーク電流と第2の表示領域に流れるピーク電流
も互いに逆向きの電流となり、画像表示部として必要な
ピーク電流を1つの表示領域に流れる電流分に抑えるこ
とができ、装置の小型化およびコストの低減を図ること
ができる。
Effects of the Invention As described above, according to the display device of the present invention, the voltage applied to the first display area of the image display section and the voltage applied to the second display area have opposite polarities. Since the configuration is as follows, the peak current flowing in the first display area and the peak current flowing in the second display area are currents in opposite directions, and the peak current required for the image display section is transferred to one display area. The current flowing through the device can be suppressed to the amount that flows through the device, making it possible to downsize the device and reduce costs.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例である表示装置の概略的な構
成を示すブロック図、第2図はその表示装置の動作を示
すタイミングチャート、第3図は薄膜E、L素子の一部
切欠き斜視図、第4図は薄膜EL素子の電圧−輝度特性
を示すグラフ、第5図は従来の薄膜EL表示装置の概略
的な構成を示すブロック図、第6図はその表示装置の動
作を示すタイミングチャートである。 210・・・表示パネル、210a・・・第1の画像表
示領域、210 b・・・第2の画像表示領域、220
゜230.240,250・・・走査側駆動回路、26
0.270・・データ側駆動回路、280・・・第1の
電源回路、290 、320 a、 320 b 、 
340a、340b・・・スイッチング回路、310・
・・第2の電源回路、330・・・第3の電源回路、3
50・・データ反転コントロール回路
FIG. 1 is a block diagram showing a schematic configuration of a display device that is an embodiment of the present invention, FIG. 2 is a timing chart showing the operation of the display device, and FIG. 3 is a part of thin film E and L elements. A cutaway perspective view, FIG. 4 is a graph showing voltage-luminance characteristics of a thin film EL element, FIG. 5 is a block diagram showing a schematic configuration of a conventional thin film EL display device, and FIG. 6 is an operation of the display device. FIG. 210...Display panel, 210a...First image display area, 210b...Second image display area, 220
゜230.240,250...Scanning side drive circuit, 26
0.270...Data side drive circuit, 280...First power supply circuit, 290, 320a, 320b,
340a, 340b... switching circuit, 310.
...Second power supply circuit, 330...Third power supply circuit, 3
50...Data inversion control circuit

Claims (1)

【特許請求の範囲】 互いに交差する方向に配列した複数の走査側電極と複数
のデータ側電極との間に誘電層を介在させた画像表示部
を有し、変調駆動回路から出力される変調電圧をデータ
側電極に印加するとともに、書込み駆動回路から出力さ
れる書込み電圧を走査側電極に順次印加して画像表示部
を駆動する表示装置において、 前記画像表示部を2つの表示領域に分割するとともに、
前記変調駆動回路および書込み駆動回路を前記画像表示
部の第1の表示領域を駆動する第1の回路部と、前記画
像表示部の第2の表示領域を第1の表示領域と逆極性の
印加電圧で駆動する第2の回路部とに分割したことを特
徴とする表示装置。
[Scope of Claims] A modulated voltage output from a modulation drive circuit, comprising an image display section with a dielectric layer interposed between a plurality of scanning side electrodes and a plurality of data side electrodes arranged in directions crossing each other. In a display device that drives an image display section by applying a voltage to a data side electrode and sequentially applying a write voltage output from a write drive circuit to a scan side electrode, the image display section is divided into two display areas, and the image display section is divided into two display areas. ,
a first circuit section that drives the modulation drive circuit and the write drive circuit to drive a first display area of the image display unit; and a second display area of the image display unit that applies polarity opposite to that of the first display area. A display device characterized in that it is divided into a second circuit section driven by voltage.
JP28652089A 1989-11-02 1989-11-02 Display device Pending JPH03146990A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28652089A JPH03146990A (en) 1989-11-02 1989-11-02 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28652089A JPH03146990A (en) 1989-11-02 1989-11-02 Display device

Publications (1)

Publication Number Publication Date
JPH03146990A true JPH03146990A (en) 1991-06-21

Family

ID=17705474

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28652089A Pending JPH03146990A (en) 1989-11-02 1989-11-02 Display device

Country Status (1)

Country Link
JP (1) JPH03146990A (en)

Similar Documents

Publication Publication Date Title
KR101032945B1 (en) Shift register and display device including shift register
US4686426A (en) Thin-film EL display panel drive circuit with voltage compensation
US5006838A (en) Thin film EL display panel drive circuit
JPH0748137B2 (en) Driving method for thin film EL display device
JPS63168998A (en) Driving circuit for thin film el display device
JPH0118434B2 (en)
US5206631A (en) Method and apparatus for driving a capacitive flat matrix display panel
US6127993A (en) Method and apparatus for driving display device
JPH03146990A (en) Display device
JP2728582B2 (en) Driving method of EL display device
JP2619083B2 (en) Driving method of display device
JPH07281640A (en) Gradation driving method of active matrix type liquid crystal display and active matrix type liquid crystal display
JP2533945B2 (en) Driving method for thin film EL display device
JPS63232293A (en) Driving method of thin film el display device
JP4360170B2 (en) EL display device and EL display drive control method
JPH0546119A (en) Driving circuit for matrix display device
JPH07109543B2 (en) Display device
JP2628758B2 (en) Display device
JPH01227191A (en) Display driving method
JP2618983B2 (en) Driving method of thin film EL display device
JPS6329798A (en) Drive circuit for thin film el display device
JPH0528386B2 (en)
JPH0795226B2 (en) Driving method of matrix display panel
JPH05108029A (en) Driving circuit matrix display device
JPH01117297A (en) Driving method for thin film el display