JPH03141755A - Data transmitter, data receiver and data exchange system - Google Patents

Data transmitter, data receiver and data exchange system

Info

Publication number
JPH03141755A
JPH03141755A JP1148831A JP14883189A JPH03141755A JP H03141755 A JPH03141755 A JP H03141755A JP 1148831 A JP1148831 A JP 1148831A JP 14883189 A JP14883189 A JP 14883189A JP H03141755 A JPH03141755 A JP H03141755A
Authority
JP
Japan
Prior art keywords
pulse
data
bipolar
transmission
bipolar pulse
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1148831A
Other languages
Japanese (ja)
Inventor
Chomei Yasuda
朝明 安田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP1148831A priority Critical patent/JPH03141755A/en
Publication of JPH03141755A publication Critical patent/JPH03141755A/en
Pending legal-status Critical Current

Links

Landscapes

  • Dc Digital Transmission (AREA)

Abstract

PURPOSE:To execute data exchange by providing the transmitting data input means of a binary signal, data converting means, violence bipolar pulse preparing means, transmission pulse preparing means and decoding means. CONSTITUTION:Transmitting data are inputted to a terminal 1 and shifted from an FF4 to an FF9 by the CP of a terminal 2. When the number of continuous '0' from a 6-input AND gate 10 is M, a signal train with 'H' (M-6+1)t interval is obtained. A converting circuit 11 converts only a (6n+1)th signal to the 'H' signal and inputs the signal through FF12-14 to a logic circuit 15 and six AND gates are controlled by the inverted pulse from the CP of the terminal 2. Then, the signal is applied through OR gates 17 and 18 to FF 19 and 20 and driven by the inverted pulse from the CP of the terminal 1. The bipolar pulse including a violence bipolar pulse train is outputted to a terminal 23 by a pulse driver 22. This pulse is received by a receiving means 25 and an output is inverted. Then, the CP is extracted and the violence bipolar pulse is removed through a prescribed decoding circuit 38 to obtain reproducing data. Thus, read error is not generated by the existence of the violence pulse.

Description

【発明の詳細な説明】 (イ)産業上の利用分野 本発明は、伝送データを正確に送信、受信することがで
きるデータ送信装置、データ受信装置、及びデータ送受
信方式に関するものであり、特に伝送線上でのパルス波
形の歪み、周期変動が、正確なパルス伝送に与える影響
を小さくしようとするものである。
Detailed Description of the Invention (a) Industrial Application Field The present invention relates to a data transmitting device, a data receiving device, and a data transmitting/receiving method that can accurately transmit and receive transmission data, and particularly relates to a data transmitting and receiving method that can accurately transmit and receive transmission data. This is intended to reduce the influence of pulse waveform distortion and periodic fluctuations on accurate pulse transmission on the line.

(ロ)従来の技術 第6図には、特開昭63−18848号公報の第1図に
示されているパルス送受信回路の部分が抽出して示され
ている。このパルス送受信回路の動作を、第7図及び第
8図に示す波形図を参照して説明する。
(b) Prior Art FIG. 6 shows an extracted portion of the pulse transmitting/receiving circuit shown in FIG. 1 of Japanese Unexamined Patent Publication No. 63-18848. The operation of this pulse transmitting/receiving circuit will be explained with reference to waveform diagrams shown in FIGS. 7 and 8.

入力端子61には、2値信号rQJと「1」の組み合わ
せからなる伝送データaを受け、入力端子62には、タ
ロツクbを受ける。そしてこれらの信号は、インバータ
63.64と、アンドゲート65.66によって第7図
C,dに示すパルスにされ、それぞれ正極性ドライバ6
7、負極性ドライバ68のベース端子に入力される。各
ドライバはそれぞれハイレベルが入力されたとき、オン
の状態になる。69は伝送線70と送信側回路とを分離
するトランスであって、1次側コイルのセンタータップ
は電源に接続され、■次側コイルの両端は前記ドライバ
67.68のコレクタに接続されている。ドライバ67
.68がオンになるとトランス69の1次側コイルに電
流が流れて、2次側に第7図fのような波形が誘起され
、伝送線70にバイポーラパルスが伝送される。このバ
イポーラパルスの特徴は、2値信号の「1」信号のとき
パルスは存在せず、「O」信号のとき等しい半周期のパ
ルス幅、等しい振幅を持った正極性パルスと負極性パル
スの連続が対応していることである。71は伝送線と受
信側回路を分離するトランスであって、2次側コイルの
一端は電源に接続されており、他端は抵抗72.73を
介してコンパレータ76の非反転入力端子(+)に接続
されている。トランス71の1次側に前記バイポーラパ
ルスが入力するとコンパレータ76の非反転入力端子に
は第8図gで示される波形が入力する。ここで、80は
アースレベル、79は抵抗72.73が等しい場合電源
レベルの半分のレベルである。81は電源レベルを抵抗
74.75で分圧することによって得られるコンパレー
タ76の反転入力端子(−)の基準レベルであり、この
レベル81より非反転入力端子の入力レベルが小さいと
きコンパレータ76の出力を抵抗77でプルアップすれ
ば、出力端子78はローレベルとなり、第8図りのよう
に波形整形されて元の2値信号が復元される。伝送線7
0にバイポーラパルスをドライブする場合、伝送線上の
波形は第7図eのようになることが理想であるが、実際
にはトランス69.71のインダクタンスが有限の値を
とるために第8図gの82で示すアンダーシュートが、
ドライバ67.68が両方ともオフ状態になるときに現
れる。このアンダーシュートはインダクタンスが小さい
ほど大きくなり、アンダーシュートを抑えるためにはト
ランスの大型化が必要になる。
An input terminal 61 receives transmission data a consisting of a combination of a binary signal rQJ and "1", and an input terminal 62 receives a tarokk b. These signals are converted into pulses shown in FIG.
7. Input to the base terminal of the negative polarity driver 68. Each driver is turned on when a high level is input. 69 is a transformer that separates the transmission line 70 and the transmitting circuit, the center tap of the primary coil is connected to the power supply, and both ends of the secondary coil are connected to the collectors of the drivers 67 and 68. . driver 67
.. When the transformer 68 is turned on, a current flows through the primary coil of the transformer 69, a waveform as shown in FIG. 7f is induced on the secondary side, and a bipolar pulse is transmitted to the transmission line 70. The characteristics of this bipolar pulse are that when it is a binary signal "1", there is no pulse, and when it is an "O" signal, it is a series of positive and negative pulses with equal half-cycle pulse width and equal amplitude. This corresponds to the following. 71 is a transformer that separates the transmission line and the receiving circuit, one end of the secondary coil is connected to the power supply, and the other end is connected to the non-inverting input terminal (+) of the comparator 76 via resistors 72 and 73. It is connected to the. When the bipolar pulse is input to the primary side of the transformer 71, a waveform shown in FIG. 8g is input to the non-inverting input terminal of the comparator 76. Here, 80 is a ground level, and 79 is a level that is half the power supply level when the resistances 72 and 73 are equal. 81 is a reference level of the inverting input terminal (-) of the comparator 76 obtained by dividing the power supply level with resistors 74.75, and when the input level of the non-inverting input terminal is lower than this level 81, the output of the comparator 76 is When pulled up by the resistor 77, the output terminal 78 becomes a low level, and the waveform is shaped as shown in the eighth diagram to restore the original binary signal. transmission line 7
When driving a bipolar pulse to 0, ideally the waveform on the transmission line should be as shown in Figure 7e, but in reality the inductance of the transformer 69.71 takes a finite value, so it is as shown in Figure 8g. The undershoot shown by 82 is
Appears when both drivers 67, 68 are turned off. This undershoot becomes larger as the inductance decreases, and in order to suppress the undershoot, it is necessary to increase the size of the transformer.

しかし、第6図の回路の特徴は、第8図gで示すとおり
このアンダーシュートが一方の極性側だけに現れること
であり、第9図のような「0」信号が来るごとに交互に
極性の異なる単一パルスを立てるバイポーラパルス(A
MIパルス)のようにアンダーシュートが両方の極性に
交互に現れることはない。さらに、第8図gのバイポー
ラパルスでは、トランス69.71のコアのエネルギー
蓄積量は正極性パルスと負極性パルスによって打ち消し
合うため小さく、第9図のように大きくないため、アン
ダーシュートを小さくできる。このようにアンダーシュ
ートが一方の極性にだけ現れれば、コンパレータ76の
反転入力端子レベル81を無パルスレベル79に′近付
けやすくなり、アンダーシュートの影響を受けない波形
整形が可能となり良好なパルス伝送が実現できる。
However, the feature of the circuit in Figure 6 is that this undershoot appears only on one polarity side, as shown in Figure 8g, and the polarity changes alternately each time a "0" signal as shown in Figure 9 arrives. Bipolar pulse (A
The undershoot does not appear alternately in both polarities as in the MI pulse). Furthermore, in the bipolar pulse shown in Figure 8g, the amount of energy stored in the core of the transformer 69.71 is small because the positive and negative pulses cancel each other out, and is not as large as in Figure 9, so the undershoot can be reduced. . If the undershoot appears in only one polarity in this way, the inverting input terminal level 81 of the comparator 76 can be easily brought close to the no-pulse level 79, and waveform shaping that is not affected by the undershoot becomes possible, resulting in good pulse transmission. realizable.

しかし、第6図の回路では、「1」信号が長く続いた場
合、その期間中送信側からのパルスの送出が停止してし
まう。もし受信側回路が送られてくるパルスからクロッ
クを抽出して動作する場合、このような事態に陥ると再
びパルスが送られてきたとき読み取りエラーの発生が起
こることが第6図の欠点である。
However, in the circuit shown in FIG. 6, if the "1" signal continues for a long time, the sending of pulses from the transmitting side will stop during that period. If the receiving circuit operates by extracting the clock from the incoming pulses, the disadvantage of Figure 6 is that if this happens, a reading error will occur when the pulses are sent again. .

(ハ)発明が解決しようとする課題 第6図の回路は前記のようにrlJ信号が長く続いた場
合、パルスの送出が止まり受信側のクロックの抽出が停
止し再びパルスが到来したときに読み取りエラーが発生
することが問題点である。これは、「0」信号を無パル
ス状態に対応させる回路においても同様である。本発明
はこのようなタロツク抽出の停止の原因となるパルス無
送出にまつわる問題点を解決することを目的とする。
(c) Problems to be Solved by the Invention In the circuit shown in Fig. 6, when the rlJ signal continues for a long time as described above, the sending of the pulse stops, the extraction of the clock on the receiving side stops, and when the pulse arrives again, the circuit reads the signal. The problem is that errors occur. This also applies to a circuit that makes a "0" signal correspond to a non-pulse state. It is an object of the present invention to solve the problems associated with non-sending of pulses, which causes tarock extraction to stop.

(ニ)課題を解決するための手段 第1の発明は、21fh信号「0」とrlJの組み合わ
せからなる伝送データを受ける入力手段と、前記伝送デ
ータ中の一方を無パルス状態に対応させ、他方を伝送ビ
ットレートの半周期のパルス幅を持った等しい振幅の正
極性パルスと負極性パルスの連続したバイポーラパルス
に対応させるデータ変換手段と、前記バイポーラパルス
と区別できるバイオレンズバイポーラパルスを作成する
バイオレンスハイホーラパルス作成手段と、無パルス状
態に対応させた。一方の伝送データが所定数N(Nは2
以上の整数)以上連続したとき、前記データ変換手段か
らのバイポーラパルスに、前記バイオレンスバイポーラ
パルス作成手段がらのバイオレンズバイポーラパルスを
付加して送信パルスを形成する手段と、を備えているこ
とを特徴とするデータ送信装置であり、 第2の発明は、バイポーラパルスとバイオレンスパイポ
ーラパルスを含む送信パルスを受信する受信手段と、該
送信パルスがらバイオレンスパイポーラパルスを識別・
除去して前記バイポーラパルスに基づき伝送データを復
元する復号化手段と、を備えていることを特徴とするデ
ータ受信装置であり、更に 第3の発明は、2値信号「0」と「1」の組み合わせか
らなる伝送データを受け、該伝送データ中の一方を無パ
ルス状態に対応させ、他方を伝送ビットレートの半周期
のパルス幅を持った等しい振幅の正極性パルスと負極性
パルスの連続したバイポーラパルスに対応させ、前記バ
イポーラパルスと区別できるバイオレンズバイポーラパ
ルスを、無パルス状態に対応させた一方の伝送データが
所定数N(Nは2以上の整数)以上連続したとき、前記
バイポーラパルスに付加して送信パルスを形成し、この
送信パルスを送信するプロセスと、この送信パルスを受
信し、該送信パルスがらバイオレンスバイポーラパルス
を識別・除去して前記バイポーラパルスに基づき伝送デ
ータを復元する受信プロセスと、を備えていることを特
徴とするデータ送受信方式である。
(d) Means for Solving the Problems The first invention includes an input means for receiving transmission data consisting of a combination of a 21fh signal "0" and rlJ, one of the transmission data corresponds to a non-pulse state, and the other a data converting means for making the data correspond to a continuous bipolar pulse of a positive polarity pulse and a negative polarity pulse of equal amplitude having a pulse width of a half period of the transmission bit rate; It has a high-hola pulse creation means and corresponds to a non-pulse state. One transmission data is a predetermined number N (N is 2
and a means for adding a biolens bipolar pulse from the violent bipolar pulse generating means to the bipolar pulse from the data converting means to form a transmission pulse when the number of consecutive pulses is greater than or equal to an integer greater than or equal to an integer. A second aspect of the present invention is a data transmitting device, comprising: a receiving means for receiving a transmitted pulse including a bipolar pulse and a violent spipolar pulse;
A third aspect of the present invention is a data receiving apparatus, characterized in that it is equipped with a decoding means for removing and restoring transmission data based on the bipolar pulse. One of the transmitted data corresponds to a no-pulse state, and the other corresponds to a continuous positive pulse and negative pulse of equal amplitude with a pulse width of half the transmission bit rate. A biolens bipolar pulse that corresponds to a bipolar pulse and can be distinguished from the bipolar pulse corresponds to a non-pulse state.When one transmission data is a predetermined number N or more (N is an integer of 2 or more) or more, the bipolar pulse corresponds to the bipolar pulse. a process of adding and transmitting pulses to form a transmit pulse and transmitting the transmit pulse; and a receiving process of receiving the transmit pulse, identifying and removing violent bipolar pulses from the transmit pulse, and restoring transmitted data based on the bipolar pulses. This is a data transmission/reception method characterized by the following.

(ホ)作用 本発明のデータ送信装置、データ受信装置、及びデータ
送受信方式はいずれも、無パルス状態に対応させた一方
の伝送データが所定数N(Nは2以上の整数)以上連続
したときバイポーラパルスにバイオレンズバイポーラパ
ルスが付加されているので、パルスの無送出状態がなく
なり受信側回路のクロック抽出が常に行われることによ
って読み取りエラーが発生しない。また、このバイオレ
ンスバイポーラパルスは、2値信号パルスと区別できる
ようにしているので、受信側ではこれを容易に除去する
ことができ正確な信号伝送ができる。
(E) Operation The data transmitting device, data receiving device, and data transmitting/receiving method of the present invention all operate when one transmission data corresponding to a non-pulse state continues for a predetermined number N (N is an integer of 2 or more) or more. Since the biolens bipolar pulse is added to the bipolar pulse, there is no longer a state where the pulse is not sent, and the clock extraction of the receiving circuit is always performed, so that reading errors do not occur. In addition, since the violent bipolar pulse can be distinguished from the binary signal pulse, it can be easily removed on the receiving side, allowing accurate signal transmission.

(へ)実施例 本発明の実施例を図面に基すき説明する。第1図はデー
タ送信装置の一実施例の回路構成図である。第2図はデ
ータ受信装置の一実施例の回路購戒図である。第3図及
び第4図は第1図の回路構成のタイムチャート図である
。第5図は第2図の回路構成のタイムチャート図である
(F) Embodiment An embodiment of the present invention will be explained based on the drawings. FIG. 1 is a circuit diagram of an embodiment of a data transmitting device. FIG. 2 is a circuit diagram of one embodiment of the data receiving device. 3 and 4 are time charts of the circuit configuration of FIG. 1. FIG. 5 is a time chart diagram of the circuit configuration of FIG. 2.

本実施例では、2値信号が「1」の場合にパルスを出す
方式であり、N個(例えばN=5)以上の「0」が連続
して入力さHると、バイオレンズバイポーラパルスを、
バイポーラパルスに付加するものとして説明する。
In this embodiment, a pulse is generated when the binary signal is "1", and when N (for example, N = 5) or more "0" are input continuously, a biolens bipolar pulse is generated. ,
This will be explained as something added to the bipolar pulse.

■はタロツクパルス(第3図A)を入力するりロック入
力端子、2はクロックパルス(第3図B)を入力するク
ロック入力端子、3は2値信号「0」と「l」の組み合
わせからなる伝送データ(第3図C)を受ける入力手段
である。クロックAはバイポーラパルスを送出するのに
使われ、クロックBはクロックAを1回分周して得られ
、そのクロック周波数は伝送データの伝送ビットレート
に等しくされている。そして、伝送データはクロックB
に同期している。
■ is a lock input terminal for inputting tarock pulses (Fig. 3A), 2 is a clock input terminal for inputting clock pulses (Fig. 3B), and 3 is a combination of binary signals "0" and "l". It is an input means for receiving transmission data (FIG. 3C). Clock A is used to send out bipolar pulses, and clock B is obtained by dividing clock A once, and its clock frequency is made equal to the transmission bit rate of the transmitted data. And the transmission data is clock B
is synchronized with.

4〜9は入力手段3に入力された伝送データCをクロッ
クBで、図の左から右ヘシフトさせるDタイプフリップ
フロップ(FF)でN個で溝底されている。連続したN
個以上の「O」信号列が入力手段3から入力され、列の
先頭のrQJがDタイプFF9のQ出力端子に現れると
、N入力アンドゲート10の出力がハイになる。そして
、入力手段3に入力する連続した「O」の個数をMとす
ると、アンドゲート10の出力は(M−N+1)tの間
ハイの状態が続<(1は、クロックBの1周期相当時間
)。回路11はこのような(M−N+1)クロック分の
連続ハイ信号列のうち、1、N+1.2N+11 ・・
・ nN+1(nは0または自然数)番目だけをハイの
状態に保持し残りをローに変換する回路で、ナントゲー
ト111と、カウンタ112と、比較5113と、アン
ドゲート114とを備えている。
Numerals 4 to 9 are N D-type flip-flops (FF) that shift the transmission data C input to the input means 3 from the left to the right in the figure using the clock B. consecutive N
When a string of ``O'' signals or more is input from the input means 3, and rQJ at the beginning of the string appears at the Q output terminal of the D-type FF 9, the output of the N-input AND gate 10 becomes high. Then, if the number of consecutive "O"s input to the input means 3 is M, the output of the AND gate 10 remains high for (M-N+1)t<(1 is equivalent to one cycle of clock B) time). The circuit 11 outputs 1, N+1.2N+11 of such continuous high signal strings for (M-N+1) clocks.
A circuit that holds only the nN+1 (n is 0 or a natural number) high state and converts the rest to low, and includes a Nant gate 111, a counter 112, a comparison 5113, and an AND gate 114.

第4図はN=5の実施例における変換回路11の動作を
示すタイムチャートである。これは12連続「0」信号
が入力手段3に入力した場合の例であり、5人力アンド
ゲー)10出力はKのように、12−5+1=8tの間
ハイの状態が続く。
FIG. 4 is a time chart showing the operation of the conversion circuit 11 in the embodiment where N=5. This is an example where 12 consecutive "0" signals are input to the input means 3, and the 5-man-powered ANDG) 10 output continues to be high for 12-5+1=8t, like K.

波形Kが立ち上がる115とカウンタ112のクリア端
子はローに立ち下がり(波形りの116)カウンタはク
ロックbのカウントを開始する(波形のO中の数字はカ
ウント数Xを表している)。
When the waveform K rises (115), the clear terminal of the counter 112 falls to low (116 of the waveform) and the counter starts counting the clock b (the number in O of the waveform represents the count number X).

x=5をカウントする(波形Oの117)と、比較器1
13のx+N出力端子はローに立ち下がり(波形Pの1
18)、それによってカウンタのクリア端子はハイに立
ち上がって(波形りの119)、カウント数はx=Oに
戻る(波形Oの12O)。その結果、x−#N出力端子
はハイに立ち上がり(波形Pの121 ) 、それによ
ってカウンタのクリア端子はローに立ち下がって(波形
LLニア)122)再びカウントを開始する。比較器の
X=0出力端子はカウント数XがOでないときローの状
態であって(波形Q)、最終的に変換回路11の出力波
形は波形Rのように1番目と6番目だけがハイとなる。
When x=5 is counted (117 of waveform O), comparator 1
The x+N output terminal of 13 falls to low (1 of waveform P
18), thereby the clear terminal of the counter rises to high (119 of the waveform), and the count returns to x=O (12O of the waveform O). As a result, the x-#N output terminal rises to high (121 of waveform P), thereby causing the clear terminal of the counter to fall to low (waveform LL near) 122) and starts counting again. The X=0 output terminal of the comparator is in a low state (waveform Q) when the count number becomes.

第3図はN=5であるときの$1図に示すデータ伝送装
置の動作説明用タイムチャートである。
FIG. 3 is a time chart for explaining the operation of the data transmission device shown in the $1 diagram when N=5.

人力手段3から伝送データCのように7連続の「0」が
入力されると、5人力アンドゲート10の出力は、波形
にのように7−5+1=3tの間ハイの状態となる。そ
して変換回路11にこの信号Kが入力されると、上述の
変換を受けて、該変換回路は信号Rを出力する。この信
号RはDタイプFF12.13.14に入力され、図の
左から右へタロツクbでシフトされ、波形S、T、Uの
ような信号を得る。
When seven consecutive "0's" are input from the manual means 3 as in the transmission data C, the output of the five-manual AND gate 10 remains high for 7-5+1=3t as shown in the waveform. When this signal K is input to the conversion circuit 11, the conversion circuit outputs the signal R after undergoing the above-mentioned conversion. This signal R is input to the D-type FF 12, 13, 14, and shifted from left to right in the figure by taro clock b to obtain signals with waveforms S, T, and U.

6個のアンドゲートを含む論理回路15は、DタイプF
F9のQ端子出力信号Hと、上記DタイプFF12.1
3.14の各端子出力信号S、T、tJと、クロック入
力端子2からのクロックBと、このクロック百をインバ
ータ16で反転してなるクロックBとを入力して、第1
、第3、第4アンドゲート15a、15c、15dから
第1群の出力信号I、V、Wを出力し、第2、第5、第
6、アンドゲート15b、15e、15fから第2群の
出力信号J、X、Yを出力するように構成されている。
The logic circuit 15 including six AND gates is a D type F
Q terminal output signal H of F9 and the above D type FF12.1
3. Input the terminal output signals S, T, tJ of 14, the clock B from the clock input terminal 2, and the clock B obtained by inverting this clock 100 by the inverter 16.
, the third and fourth AND gates 15a, 15c, and 15d output the first group's output signals I, V, and W, and the second, fifth, and sixth AND gates 15b, 15e, and 15f output the second group's output signals. It is configured to output output signals J, X, and Y.

論理回路15がらの第1群の出力信号1.V、Wはオア
ゲート17で加算され、その加算出力(第3図波形Z)
はDタイプFF19に入力される。また、論理回路15
からの第2群の出力信号J、X、Yはオアゲート18で
加算され、その加算出力(第3図波形AA)はDタイプ
FF20に入力される。各DタイプFF19.20はク
ロック入力端子1からのクロックAをインバータ21で
反転してなるクロックNで駆動され、これらはオアゲー
)17.18の出力のタイミングのずれを補正するよう
に作用する。オアゲ−ト17.18からの各出力信号Z
、AAはDタイプFF9.12.13.14からの出力
信号のパルス幅を半分にするようにしている。バイポー
ラパルスドライブ回路22は第6図に示す回路67.6
8.69と実質的に同じものであり、出力端子23より
バイオレンズバイポーラパルス列231を含むバイポー
ラパルスABが得られる。
Output signals of the first group from the logic circuit 15 1. V and W are added by the OR gate 17, and the addition output (waveform Z in Figure 3)
is input to the D type FF 19. In addition, the logic circuit 15
The output signals J, X, and Y of the second group are added by the OR gate 18, and the added output (waveform AA in FIG. 3) is input to the D type FF 20. Each D-type FF 19.20 is driven by a clock N obtained by inverting the clock A from the clock input terminal 1 by an inverter 21, and these act to correct the timing deviation of the output of the OR game) 17.18. Each output signal Z from OR gate 17.18
, AA halves the pulse width of the output signal from the D-type FF9.12.13.14. The bipolar pulse drive circuit 22 is a circuit 67.6 shown in FIG.
8.69, and a bipolar pulse AB including a biolens bipolar pulse train 231 is obtained from the output terminal 23.

伝送データに基づくバイポーラパルス232と、バイオ
レンスバイポーラパルス231を比較すると、これらの
片方の極性(例えば正極性)のパルス列に着目すると、
前者のバイオレンズバイポーラパルス232の隣接する
パルスの間隔がクロックAの周期を1単位として偶数倍
の関係であるのに対して、後者のバイオレンズバイポー
ラパルス231の隣接するパルス間隔が奇数倍の関係で
あるので、これらのパルス231.232は互いに区別
可能である。
Comparing the bipolar pulse 232 based on transmission data and the violent bipolar pulse 231, focusing on the pulse train of one of the polarities (for example, positive polarity),
The interval between adjacent pulses of the former biolens bipolar pulse 232 is an even number times the cycle of clock A as one unit, whereas the interval between adjacent pulses of the latter biolens bipolar pulse 231 is an odd number multiple. These pulses 231, 232 are therefore distinguishable from each other.

次に、上記データ送信装置から伝送線を通じて送信され
る送信パルスを受信するデータ受信装置について説明す
る。上記バイポーラパルスABを入力端子24を含む受
信手段25は第6図に関連して説明したものと実質的に
同じであり、比較器26の非反転入力端子には第5図の
波形ACが入力する。ここで、261はアースレベル、
262は電源レベルの半分のレベル、263は比較器の
反転入力端子の基準レベルである。この比較器の出力端
子をプルアップし、インバータ27で反転させて出力信
号ADを得る。この信号ADはクロック抽出回路28に
人力され、このクロック抽出回路28はクロックAに相
当するクロックAEと、クロックBに相当するクロック
ALとを出力する。
Next, a data receiving device that receives transmission pulses transmitted from the data transmitting device through a transmission line will be described. The receiving means 25 including the input terminal 24 for receiving the bipolar pulse AB is substantially the same as that described in connection with FIG. 6, and the waveform AC of FIG. 5 is input to the non-inverting input terminal of the comparator 26. do. Here, 261 is the earth level,
262 is a level that is half the power supply level, and 263 is a reference level of the inverting input terminal of the comparator. The output terminal of this comparator is pulled up and inverted by an inverter 27 to obtain an output signal AD. This signal AD is input to a clock extraction circuit 28, which outputs a clock AE corresponding to the clock A and a clock AL corresponding to the clock B.

信号ADはバイオレンズバイポーラパルスを除去する手
段を有する復号化手段38に入力される。この復号化手
段38は、入力信号ADを受けこれをクロックAEによ
って第2図の左から右ヘシフトさせるDタイプFF29
〜32を含んでいる。バイオレンスバイポーラパルスに
基づくバイオレンスパルス列が入力されると、Dタイプ
FF29.30.31.32の各Q端子出力がそれぞれ
ハイ、ロウ、ロウ、ハイの順序に並ぶことがある。この
とき、4人力アンドゲート34の出力は信号AKのよう
にローとなり、2人力アンドゲート35.36によって
DタイプFF30.33のデータ入力端子りは強制的に
ローとなる。これにより、アンドゲート36の出力端に
は、受信手段25で受信したバイポーラパルスACから
バイオレンズバイポーラパルスを除去した、そしてユニ
ポーラに変換されている伝送データを含む出力信号AJ
が出力される。この出力信号AJを受け、クロックAL
で駆動されるDタイプFF33は、そのQ端子出力に接
続されている出力端子37に、再生された伝送データA
Mを出力する。
The signal AD is input to decoding means 38 having means for removing the biolens bipolar pulses. This decoding means 38 includes a D type FF 29 which receives the input signal AD and shifts it from the left to the right in FIG. 2 using the clock AE.
Contains ~32. When a violence pulse train based on a violent bipolar pulse is input, the Q terminal outputs of the D-type FFs 29, 30, 31, and 32 may be arranged in the order of high, low, low, and high, respectively. At this time, the output of the four-man power AND gate 34 becomes low like the signal AK, and the data input terminals of the D type FFs 30, 33 are forced to become low by the two-man power AND gates 35, 36. As a result, the output terminal of the AND gate 36 receives an output signal AJ containing the transmission data obtained by removing the biolens bipolar pulse from the bipolar pulse AC received by the receiving means 25 and converted into unipolar data.
is output. Upon receiving this output signal AJ, the clock AL
The D type FF 33 driven by
Output M.

データ送受信方式に関する発明については上記データ送
信装置とデータ受信装置に関する上述の説明を参考にす
ることにより、当業者には容易に理解できると認められ
るので、これ以上の説明を省略する。
It is recognized that the invention related to the data transmission/reception system can be easily understood by those skilled in the art by referring to the above explanation regarding the data transmitting device and the data receiving device, so further explanation will be omitted.

(ト)発明の効果 本発明は第5図の波形ACのように、パイオレンスバイ
ボーラパルス列の2つのアンダーシュート264は片方
の極性のみに現れ、さらにデータパルスのアンダーシュ
ー)265の現れる極性に一致させているので、結果と
してアンダーシュートは一方の極性だけに現れて残りの
極性には現れないためアンダーシュートの影響を受けな
い波形整形が可能で、さらにバイオレンスパルスの存在
によって常に受信側にクロック情報が送られるため読み
とりエラーが発しない長所がある。
(g) Effects of the Invention The present invention is advantageous in that, as shown in the waveform AC in FIG. As a result, undershoot appears only on one polarity and not on the other polarity, making it possible to shape the waveform unaffected by undershoot.Furthermore, due to the presence of the violence pulse, there is always a clock on the receiving side. It has the advantage that reading errors do not occur because the information is sent.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明のデータ送信装置の一実施例の回路構成
図である。第2図はデータ受信装置の一実施例の回路構
成図である。第3図及び第4図は第1図の回路構成のタ
イムチャート図である。第5図は第2図の回路構成のタ
イムチャート図である。第6図は従来のデータ送受信装
置の回路構成図である。第7図は第6図の送信側のタイ
ムチャート図である。第8図は第6図の受信側回路のタ
イムチャート図である。第9図はAMIパルス波形図で
ある。 3・・・入力手段、4−9,15a、15b、17−2
0・・・データ変換手段、10〜14.15c〜15f
、17〜20・・・バイオレンズバイポーラパルス作成
手段、22・・・送信パルス形成手段、25・・・受信
手段、38・・・復号化手段。
FIG. 1 is a circuit diagram of an embodiment of a data transmitting device according to the present invention. FIG. 2 is a circuit diagram of an embodiment of the data receiving device. 3 and 4 are time charts of the circuit configuration of FIG. 1. FIG. 5 is a time chart diagram of the circuit configuration of FIG. 2. FIG. 6 is a circuit diagram of a conventional data transmitting/receiving device. FIG. 7 is a time chart on the transmitting side of FIG. 6. FIG. 8 is a time chart diagram of the receiving side circuit of FIG. 6. FIG. 9 is an AMI pulse waveform diagram. 3... Input means, 4-9, 15a, 15b, 17-2
0...Data conversion means, 10-14.15c-15f
, 17-20...Biolens bipolar pulse creating means, 22...Transmission pulse forming means, 25...Receiving means, 38...Decoding means.

Claims (3)

【特許請求の範囲】[Claims] (1)2値信号「0」と「1」の組み合わせからなる伝
送データを受ける入力手段と、前記伝送データ中の一方
を無パルス状態に対応させ、他方を伝送ビットレートの
半周期のパルス幅を待った等しい振幅の正極性パルスと
負極性パルスの連続したバイポーラパルスに対応させる
データ変換手段と、前記バイポーラパルスと区別できる
バイオレンズバイポーラパルスを作成するバイオレンズ
バイポーラパルス作成手段と、無パルス状態に対応させ
た一方の伝送データが所定数N(Nは2以上の整数)以
上連続したとき、前記データ変換手段からのバイポーラ
パルスに、前記バイオレンスバイポーラパルス作成手段
からのバイオレンスバイポーラパルスを付加して送信パ
ルスを形成する手段と、を備えていることを特徴とする
データ送信装置。
(1) An input means for receiving transmission data consisting of a combination of binary signals "0" and "1", one of the transmission data corresponds to a non-pulse state, and the other has a pulse width of half the period of the transmission bit rate. a data converting means for generating a continuous bipolar pulse of a positive polarity pulse and a negative polarity pulse of equal amplitude; a biolens bipolar pulse generating means for generating a biolens bipolar pulse that can be distinguished from the bipolar pulse; When one of the matched transmission data continues for a predetermined number N (N is an integer of 2 or more) or more, a violent bipolar pulse from the violent bipolar pulse generating means is added to the bipolar pulse from the data converting means and transmitted. A data transmitting device comprising: means for forming a pulse.
(2)バイポーラパルスとバイオレンスバイポーラパル
スを含む送信パルスを受信する受信手段と、該送信パル
スからバイオレンスバイポーラパルスを識別・除去して
前記バイポーラパルスに基づき伝送データを復元する復
号化手段と、を備えていることを特徴とするデータ受信
装置。
(2) A receiving means for receiving a transmission pulse including a bipolar pulse and a violent bipolar pulse, and a decoding means for identifying and removing the violent bipolar pulse from the transmission pulse and restoring the transmission data based on the bipolar pulse. A data receiving device characterized in that:
(3)2値信号「0」と「1」の組み合わせからなる伝
送データを受け、該伝送データ中の一方を無パルス状態
に対応させ、他方を伝送ビットレートの半周期のパルス
幅を持った等しい振幅の正極性パルスと負極性パルスの
連続したバイポーラパルスに対応させ、前記バイポーラ
パルスと区別できるバイオレンズバイポーラパルスを、
無パルス状態に対応させた一方の伝送データが所定数N
(Nは2以上の整数)以上連続したとき、前記バイポー
ラパルスに付加して送信パルスを形成し、この送信パル
スを送信するプロセスと、この送信パルスを受信し、該
送信パルスからバイオレンスバイポーラパルスを識別・
除去して前記バイポーラパルスに基づき伝送データを復
元する受信プロセスと、を備えていることを特徴とする
データ送受信方式。
(3) Receiving transmission data consisting of a combination of binary signals "0" and "1", one of the transmission data corresponds to a non-pulse state, and the other has a pulse width of half the period of the transmission bit rate. A biolens bipolar pulse that corresponds to a continuous bipolar pulse of a positive polarity pulse and a negative polarity pulse of equal amplitude and can be distinguished from the bipolar pulse,
The transmission data of one side corresponding to the non-pulse state is a predetermined number N.
(N is an integer of 2 or more) or more, a process of adding it to the bipolar pulse to form a transmission pulse and transmitting this transmission pulse, and a process of receiving this transmission pulse and generating a violent bipolar pulse from the transmission pulse. identification·
A data transmission/reception method comprising: a receiving process for removing the bipolar pulse and restoring transmitted data based on the bipolar pulse.
JP1148831A 1989-06-12 1989-06-12 Data transmitter, data receiver and data exchange system Pending JPH03141755A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1148831A JPH03141755A (en) 1989-06-12 1989-06-12 Data transmitter, data receiver and data exchange system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1148831A JPH03141755A (en) 1989-06-12 1989-06-12 Data transmitter, data receiver and data exchange system

Publications (1)

Publication Number Publication Date
JPH03141755A true JPH03141755A (en) 1991-06-17

Family

ID=15461707

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1148831A Pending JPH03141755A (en) 1989-06-12 1989-06-12 Data transmitter, data receiver and data exchange system

Country Status (1)

Country Link
JP (1) JPH03141755A (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61175142A (en) * 1985-01-29 1986-08-06 Yuushin:Kk Burglar-preventing device for vehicle
JPS6291758U (en) * 1985-11-30 1987-06-11

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61175142A (en) * 1985-01-29 1986-08-06 Yuushin:Kk Burglar-preventing device for vehicle
JPS6291758U (en) * 1985-11-30 1987-06-11

Similar Documents

Publication Publication Date Title
US3523291A (en) Data transmission system
US4242755A (en) Circuit arrangement for decoding digital signals
CA2126598C (en) Waveform shaping method and equipment
JPS60149247A (en) Binary data transmitting method
EP0384258A2 (en) Alternate pulse inversion encoding scheme for serial data transmission
US4603322A (en) High-speed sequential serial Manchester decoder
JPS6139744A (en) Optical data bus
US4292626A (en) Manchester decoder
EP0059224A1 (en) System for coding and decoding binary data
US3154777A (en) Three-level binary code transmission
CN110380736B (en) Novel HDB 3code encoding method, device, equipment and storage medium
EP0326614B1 (en) Synchronous signal decoder
JPH03141755A (en) Data transmitter, data receiver and data exchange system
US4346353A (en) Modulator and demodulator circuits for modified delay modulation method
US5163072A (en) Optical communications transmitter and receiver
EP0377335A2 (en) Decoding biphase-coded data
EP0539488B1 (en) Method and apparatus for bandwidth limited binary signals
CN85103998A (en) High-speed digital loop transceiver
JPH02274139A (en) Data transmission system
JPS5847898B2 (en) Demodulation circuit in biphasic data transmission system
GB1400561A (en) Signal converter apparatus for two level binary signals
JPS5947504B2 (en) Digital transmission method
EP0313823B1 (en) Circuit for reconstructing a clock signal
SU1249561A1 (en) System for transmission of chronometric information
CN114520655A (en) Digital isolator and digital signal transmission method