JPH0314149B2 - - Google Patents

Info

Publication number
JPH0314149B2
JPH0314149B2 JP21324581A JP21324581A JPH0314149B2 JP H0314149 B2 JPH0314149 B2 JP H0314149B2 JP 21324581 A JP21324581 A JP 21324581A JP 21324581 A JP21324581 A JP 21324581A JP H0314149 B2 JPH0314149 B2 JP H0314149B2
Authority
JP
Japan
Prior art keywords
timer
counter
output
circuit
fast
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP21324581A
Other languages
Japanese (ja)
Other versions
JPS58113884A (en
Inventor
Kenichi Ushigoe
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP21324581A priority Critical patent/JPS58113884A/en
Priority to US06/360,970 priority patent/US4545686A/en
Publication of JPS58113884A publication Critical patent/JPS58113884A/en
Publication of JPH0314149B2 publication Critical patent/JPH0314149B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G04HOROLOGY
    • G04GELECTRONIC TIME-PIECES
    • G04G13/00Producing acoustic time signals
    • G04G13/02Producing acoustic time signals at preselected times, e.g. alarm clocks
    • GPHYSICS
    • G04HOROLOGY
    • G04FTIME-INTERVAL MEASURING
    • G04F1/00Apparatus which can be set and started to measure-off predetermined or adjustably-fixed time intervals without driving mechanisms, e.g. egg timers
    • G04F1/005Apparatus which can be set and started to measure-off predetermined or adjustably-fixed time intervals without driving mechanisms, e.g. egg timers using electronic timing, e.g. counting means
    • GPHYSICS
    • G04HOROLOGY
    • G04GELECTRONIC TIME-PIECES
    • G04G5/00Setting, i.e. correcting or changing, the time-indication
    • G04G5/02Setting, i.e. correcting or changing, the time-indication by temporarily changing the number of pulses per unit time, e.g. quick-feed method

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Measurement Of Predetermined Time Intervals (AREA)
  • Electromechanical Clocks (AREA)

Description

【発明の詳細な説明】 本発明は、アナログ式の電子時計に於けるタイ
マーを附与した場合の設定量を確認する方式の改
良に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an improvement in a method for checking a set amount when an analog electronic timepiece is provided with a timer.

アナログ式時計に簡単にタイマーを附与する方
式については種々考えられる。タイマーの設定時
間を液晶等の表示素子を用いてもよいが、時間合
わせの構造が複雑であり使用上も簡易に使えな
い。
There are various ways to easily add a timer to an analog clock. Although a display element such as a liquid crystal may be used to set the time of the timer, the structure for setting the time is complicated and it is not easy to use.

第1図ではアナログ式の時計に於いて外部操作
部材のスイツチ10として、たとえばプツシユボ
タンとし、ボタンを押した回数Nを回路的に記憶
し、1プツシユ=1分と設定した場合はN分後に
タイマーとしての役をはたすように構成するもの
である。
In Fig. 1, a switch 10 of an external operating member in an analog clock is, for example, a push button, and the number of times N of button presses is stored in a circuit, and if 1 push = 1 minute is set, a timer is set after N minutes. It is designed to function as a.

この方式に於いて、タイマー設定量について明
確に外部から確認する方法がないこと、及び使用
中はブザー音で常時知らせない限りタイマー設定
かどうか明確でない。又、設定量について知るこ
ともできない。
In this method, there is no way to clearly check the timer setting amount from the outside, and it is not clear whether the timer is set unless the timer is constantly notified by a buzzer during use. Also, it is not possible to know the set amount.

本発明では電子回路の助けを借りることによ
り、タイマー設定時の秒針の動きをコントロール
することにより、タイマーとしての経過時間を知
ることのできる一方式を提案するものである。即
ち第1図の時針21、分針22、秒針23のうち
秒針21の運針状態をコントロールしようとする
ものである。
The present invention proposes a system in which the elapsed time of a timer can be determined by controlling the movement of the second hand when setting a timer with the help of an electronic circuit. That is, it is intended to control the movement state of the second hand 21 among the hour hand 21, minute hand 22, and second hand 23 shown in FIG.

第2図は本発明の一実施例を示すブロツク図で
ある。ここではタイマーとしての設定量が、タイ
マー残時間の変化に応じて時刻表示部材の運針量
の変化する場合についての例で述べる。時間標準
1は水晶振動子を用いたクオーツ時計の例に於い
て、分周回路2(ここではタイマー部7に必要な
たとえば分単位までの分周を行なう。)モータ駆
動回路4、モータ5、時・分・通常は毎秒運針す
る秒針等からなる時刻表示部6は周知の構成であ
る。ここにタイマー部7として外部操作部材10
からの信号により、タイマー設定カウンター1
1、カウンター11の信号を記憶するラツチ回路
12、前記ラツチ回路12からの信号と、秒針を
早送りする早送り信号カウンター14及びラツチ
回路12とカウンター14の信号一致回路13、
毎秒信号をカウンターする秒カウンター16、前
記ラツチ12の出力と秒カウンター16の一致を
検出しラツチ12へクロツク入力するとともに、
早送りカウンター14と秒カウンター16の両方
にリセツトをかける信号一致回路15を有する。
ラツチ12の信号がすべてLOWになつた時にブ
ザーを一定時間鳴鍾するタイマー付ブザー鳴鍾回
路8、ブザー9、またラツチ12の信号出力があ
る時は、ラツチ側の出力信号を制御回路3が判断
してモータ駆動回路4へ入力する信号制御回路3
を有している。
FIG. 2 is a block diagram showing one embodiment of the present invention. Here, an example will be described in which the setting amount for the timer changes the amount of hand movement of the time display member in accordance with the change in the remaining time of the timer. In the example of a quartz watch using a crystal oscillator, the time standard 1 includes a frequency dividing circuit 2 (here, the frequency is divided to the minute, for example, necessary for the timer section 7), a motor drive circuit 4, a motor 5, The time display section 6, which includes hours, minutes, and a second hand that normally moves every second, has a well-known configuration. Here, an external operation member 10 is installed as a timer section 7.
Timer setting counter 1 by the signal from
1. A latch circuit 12 that stores the signal of the counter 11, a fast-forward signal counter 14 that fast-forwards the second hand in conjunction with the signal from the latch circuit 12, and a signal matching circuit 13 between the latch circuit 12 and the counter 14;
a second counter 16 that counts signals every second; detects coincidence between the output of the latch 12 and the second counter 16; and inputs a clock to the latch 12;
It has a signal matching circuit 15 that resets both the fast forward counter 14 and the second counter 16.
Buzzer circuit 8 with a timer that sounds the buzzer for a certain period of time when all the signals of the latch 12 become LOW, and the buzzer 9. Also, when there is a signal output from the latch 12, the control circuit 3 controls the output signal from the latch side. Signal control circuit 3 that makes a judgment and inputs it to the motor drive circuit 4
have.

このブロツク図で本発明の作動を簡単に説明す
る。外部操作部材10のスイツチ入力は設定カウ
ンター11により、何回入力されたかカウントさ
れる。カウンターは必要に応じ分周回路2からの
信号を得るが、ここでは分単位の入力とする。カ
ウンターの出力はラツチ回路12により記憶され
るとともに、ラツチ出力は一致回路15からの出
力による入力クロツク信号で同期をとつて出力さ
れる。ここでラツチ12の出力は制御回路3を制
御するとともに一致回路13の出力によりモータ
をたとえば1秒間に数回の早送り駆動する。早送
りカウンター14はモータ部を早送りする信号に
関与しているので、一致回路13により前記ラツ
チ回路の出力との一致を検出している。秒カウン
ター16は早送りカウンター14を制御すること
と、ラツチ12のクロツク入力を出すために、秒
のカウントをしており、前出の早送りカウンター
14の早送りの信号の一致の検出を行なつてお
り、たとえばタイマーとしてN=4分の設定時に
はラツチの出力が4であり、秒カウンター16を
介して一致回路15は4秒毎に一致を検出してい
る。一致15の出力は秒カウンター16と早送り
カウンター14を都度リセツトするので、4秒間
に相当する早送りカウンター信号が14より出力
されることになり、これが制御回路3を起動しモ
ータを早送りすることになる。同様にラツチ12
の出力が3(分)になると3秒間早送り信号が1
4から出力されることになる。順次モータを早送
りするステツプ数が減じてタイマーとしてモータ
を早送りする数が減じてくる。
The operation of the present invention will be briefly explained using this block diagram. The setting counter 11 counts the number of times the switch is input to the external operating member 10. The counter obtains a signal from the frequency dividing circuit 2 as necessary, but here the input is in units of minutes. The output of the counter is stored by the latch circuit 12, and the latch output is output in synchronization with the input clock signal output from the coincidence circuit 15. Here, the output of the latch 12 controls the control circuit 3, and the output of the coincidence circuit 13 drives the motor in rapid forward motion, for example, several times per second. Since the fast-forward counter 14 is involved in the signal for fast-forwarding the motor section, the match circuit 13 detects the match with the output of the latch circuit. The second counter 16 counts seconds in order to control the fast-forward counter 14 and output a clock input to the latch 12, and detects coincidence of the fast-forward signals of the fast-forward counter 14 mentioned above. For example, when the timer is set to N=4 minutes, the output of the latch is 4, and the match circuit 15 detects a match every 4 seconds via the second counter 16. Since the output of coincidence 15 resets the second counter 16 and fast forward counter 14 each time, a fast forward counter signal corresponding to 4 seconds is output from 14, which starts the control circuit 3 and causes the motor to fast forward. . Similarly latch 12
When the output reaches 3 (minutes), the fast forward signal changes to 1 for 3 seconds.
It will be output from 4. The number of steps in which the motor is sequentially fast-forwarded is reduced, and the number of steps in which the motor is fast-forwarded as a timer is reduced.

第3図、第4図に第2図のタイマー部を主体と
する電子回路図及びタイミングチヤート図を示
す。
3 and 4 show electronic circuit diagrams and timing charts mainly consisting of the timer section shown in FIG. 2.

第3図の構成は第2図に加えて、一致検出回路
13及び15のためのNcxclusiveORゲート2
9,30,31,32,33,34,35,36
とアンドゲート28,37、ブザーを鳴鍾し、又
モータへ信号入力するアンドゲート27、スイツ
チ制御回路3を構成するNORゲート25,26、
インバータ40、モータ駆動回路4の一部として
Dタイプフリツプフロツプ43、アンドゲート4
1,42,44,45、ORゲート49,46,
47、モータ部5としてコイル48、外部操作部
のスイツチ10に入力チヤタリング防止回路24
等により構成されている。
In addition to the configuration shown in FIG. 2, the configuration shown in FIG.
9, 30, 31, 32, 33, 34, 35, 36
and AND gates 28 and 37, AND gate 27 that sounds the buzzer and inputs a signal to the motor, and NOR gates 25 and 26 that constitute the switch control circuit 3.
Inverter 40, D type flip-flop 43 as part of motor drive circuit 4, AND gate 4
1, 42, 44, 45, OR gate 49, 46,
47, a coil 48 as the motor section 5, an input chattering prevention circuit 24 to the switch 10 of the external operation section
It is composed of etc.

基本構成作動はブロツク図で説明したものと同
じである。まずスイツチ10の入らない場合の通
常時には、スイツチ制御回路3の出力eはLOW
になりアンドゲート44と45をHightにしてお
り、ゲート44,45に位相差のある1/2Hzの信
号を入力してORゲート46,47を介し、モー
タコイル48を作動させ毎秒正確にモータを駆動
する。周知のモータ駆動回路であるので詳細は略
した。
The basic construction and operation are the same as explained in the block diagram. First, under normal conditions when the switch 10 is not turned on, the output e of the switch control circuit 3 is LOW.
The AND gates 44 and 45 are set to High, and a 1/2 Hz signal with a phase difference is input to the gates 44 and 45, and the motor coil 48 is operated via the OR gates 46 and 47 to accurately drive the motor every second. Drive. Since this is a well-known motor drive circuit, details are omitted.

次にスイツチ10がN回入ると、即ちタイマー
としての作動を開始すると信号はチヤタリング防
止回路24を介し設定カウンターをUPする。カ
ウンターは周知の構造なので詳細は略すが、クロ
ツク入力として分で駆動する。従つてN分カウン
ターとして設定されたことになる。信号Nはスイ
ツチ12へ入力されている。
Next, when the switch 10 is turned on N times, that is, when it starts operating as a timer, the signal passes through the chattering prevention circuit 24 and increases the setting counter. The counter has a well-known structure, so the details will be omitted, but it is driven in minutes as a clock input. Therefore, it is set as an N minute counter. Signal N is input to switch 12.

次にラツチ12の出力信号Q1,Q2,Q3,
Q4に相当する出力信号C1,C2,C3,C4
とモータを早送りする信号を出力させるため、カ
ウンター14とラツチ12の出力の一致を第3図
13内に示す一致回路により、ここではNと確認
してアンドゲート28の出力bとしてモータ駆動
のためDタイプフリツプフロツプ43に入力され
信号形成されてゲート41,42に入力され、
ORゲート46,47を介してモータコイル48
に出力される。スイツチ制御回路3は入力スイツ
チ10によりセツト状態になり、NORゲート2
6のe信号はHightになつているので、アンドゲ
ート41,42はHightとなつているためこのよ
うに一致回路13の出力信号bを受入れることが
出来る。即ち、モータを作動させるための運針と
してN回の早送りステツプの信号がモータ5を作
動させていることになる。
Next, the output signals Q1, Q2, Q3 of the latch 12,
Output signals C1, C2, C3, C4 corresponding to Q4
In order to output a signal for fast-forwarding the motor, the matching circuit shown in FIG. A signal is input to a D-type flip-flop 43, formed into a signal, and input to gates 41 and 42.
Motor coil 48 via OR gates 46 and 47
is output to. The switch control circuit 3 is put into the set state by the input switch 10, and the NOR gate 2
Since the e signal of No. 6 is set to Hight, the AND gates 41 and 42 are set to Hight, so that the output signal b of the matching circuit 13 can be accepted in this way. In other words, the motor 5 is operated by a signal for N fast-forward steps as a hand movement for operating the motor.

次に、秒カウンター16はクロツク入力として
秒信号を入力しており、ラツチ12の出力C1,
C2,C3,C4で構成されたN(分)の信号に
対し、秒カウンターとしてNの一致を一致回路1
5で検出して、アンドゲート37の出力はセツ
ト、リセツトのNORゲート38,39の出力g
により、秒カウンター16をリセツトすると同時
にモータ早送り信号早送りカウンター14をリセ
ツトする。ここではNのモータ早送り信号が来て
いるのでその都度Nの早送り信号を出力する。即
ち、Nの早送り信号を繰り返し出力していること
になる。
Next, the second counter 16 inputs the second signal as a clock input, and the output C1 of the latch 12,
Matching circuit 1 detects the coincidence of N as a second counter for the N (minute) signal composed of C2, C3, and C4.
5, the output of the AND gate 37 is the output g of the NOR gates 38 and 39 for set and reset.
As a result, the second counter 16 is reset and at the same time, the motor fast-forward signal fast-forward counter 14 is reset. Here, since N motor fast-forward signals are coming, N fast-forward signals are output each time. In other words, N fast-forward signals are repeatedly output.

この状態でNORゲート39の出力gはラツチ
12へクロツク入力として入れることにより、ラ
ツチ12のカウンター11からの出力を、ラツチ
へ一時的に記憶し、同期をとつた信号としてラツ
チ出力を出すために接続されている。
In this state, by inputting the output g of the NOR gate 39 to the latch 12 as a clock input, the output from the counter 11 of the latch 12 is temporarily stored in the latch, and the latch output is output as a synchronized signal. It is connected.

こうして1分間はNの早送り信号(たとえば、
N=4の時は4回早送りして4秒後に再び早送り
すること)を繰り返し出力している。1分後には
設定カウンター11の出力はN−1となるので、
ラツチの出力Q1,Q2,Q3,Q4はN−1の
出力信号を出すので、既に説明したものと同様に
カウンター14、一致回路13によりN−1(3
分)の早送り信号を、カウンター16、一致回路
15により繰り返しN−1(3分)の早送り信号
を出力することになる。同様に次の1分間ではN
−2と1分毎に早送り信号としてのゲート28の
出力bは順次減じてゆく。従つてモータ、秒針の
運針は1回当りの運針ステツプとして1分毎に設
定値Nに対してN秒ステツプの早送り運針がN−
1秒早送りとなり、早送りステツプがN,N−
1,N−2…3,2,1秒で最後の1分は通常ス
テツプの運針の毎秒運針となる。こうしてタイマ
ーとしての設定値がすべて終了する時、即ち設定
カウンター11のメモリー部としてのラツチ12
の出力C1〜C4がすべてLOWになつた時は、
アンドゲート27の出力fがHightになり、タイ
マーを有するブザー鳴鍾回路8を起動しブザー9
を鳴鍾させる。と同時に、アンドゲート27の出
力fはスイツチ制御回路3のNORゲート26に
入力し、タイマーの設定が終了したことを知らせ
るので、モータ駆動回路部は通常の毎秒運針に切
換わることになる。
In this way, for one minute there are N fast-forward signals (for example,
When N=4, fast-forwarding 4 times and fast-forwarding again after 4 seconds) is repeatedly output. After one minute, the output of the setting counter 11 will be N-1, so
Since the latch outputs Q1, Q2, Q3, and Q4 output N-1 output signals, the counter 14 and matching circuit 13 output N-1 (3
The counter 16 and matching circuit 15 repeatedly output a fast-forward signal of N-1 (3 minutes). Similarly, in the next minute, N
-2 and the output b of the gate 28 as a fast forward signal decreases every minute. Therefore, the motor and the second hand move in rapid forward motion in N seconds steps every minute with respect to the set value N, as a hand movement step per time.
Fast forward for 1 second, and the fast forward step is N, N-
1, N-2...3, 2, 1 seconds, and for the last minute, the hands move in normal steps every second. In this way, when all the set values as a timer are completed, that is, the latch 12 as a memory part of the setting counter 11
When the outputs C1 to C4 of all become LOW,
The output f of the AND gate 27 becomes High, and the buzzer ringing circuit 8 having a timer is started, and the buzzer 9 is activated.
to sing. At the same time, the output f of the AND gate 27 is input to the NOR gate 26 of the switch control circuit 3 to notify that the timer setting has been completed, so that the motor drive circuit section switches to normal hand movement every second.

本発明の実施例ではタイマー設定値の減量、即
ち残時間の変化に伴い指針の動きを変化させたが
単にタイマー設定値の値のままタイマー終了まで
同じ早送りステツプ運針表示をさせることもでき
る。そのための構成は本発明の一部を省略すれば
よく、第3図に於いてタイマー部としては設定カ
ウンター11とモータ早送り信号カウンター14
で構成し、秒カウンター16と一致回路15が不
要となる。基本的に本発明と同じなので説明は省
略するが、タイマー設定回数Nは、第3図で一致
回路13のゲート28の出力値Nとして一定であ
り、従つて早送り運針はタイマー終了まで1回当
りNステツプの早送り運針となる。
In the embodiment of the present invention, the movement of the pointer is changed as the timer setting value is decreased, that is, the remaining time is changed, but it is also possible to simply display the same rapid forward step movement of the hand at the timer setting value until the timer ends. Part of the configuration of the present invention may be omitted, and in FIG. 3, the timer section includes a setting counter 11 and a motor fast-forward signal counter 14.
The second counter 16 and the coincidence circuit 15 are no longer necessary. Although the description is omitted since it is basically the same as the present invention, the number of times N of timer setting is constant as the output value N of gate 28 of matching circuit 13 in FIG. The hands move in fast forward motion in N steps.

本実施例において、設定カウンターの計数値に
応じてその計数値がNであるとき、N秒毎にN個
の早送り信号を前記モータ駆動回路に出力する手
段として、第3図中に枠Aで囲つた部分の、ラツ
チ回路12、一致回路13,15、モータ早送り
信号カウンター14、秒カウンター16が用いら
れており、設定カウンターが減数されていき初期
値になつたことを検出する検出手段としてアンド
ゲート27が用いられている。
In this embodiment, when the count value of the set counter is N, the frame A in FIG. A latch circuit 12, matching circuits 13 and 15, a motor fast-forward signal counter 14, and a second counter 16 are used in the enclosed part, and an AND is used as a detection means to detect when the set counter is decremented and reaches the initial value. Gate 27 is used.

本発明の実施例では、外部操作部材による操作
数を分設定、運針を秒ステツプ運針の例で述べた
が、たとえばタイマーとして時の設定とし運針を
秒のN秒早送りステツプをN時間設定とおきかえ
るなど、時刻表示部材をタイマーの任意の機能に
対応させることは自由である。一般のユーザーの
実用上のタイマー設定としては分の場合が多く、
本発明で述べた外部操作部材と秒運針の設定値は
極めて使い易い例として実用価値の高いものであ
る。
In the embodiment of the present invention, the number of operations by the external operating member is set in minutes, and the hand movement is set in seconds steps. However, for example, the timer may be used to set the hours, and the hands are moved in N second fast-forward steps, replacing them with N hour settings. It is free to make the time display member correspond to any function of the timer. The practical timer setting for general users is often minutes;
The external operating member and the setting values for the second hand movement described in the present invention are extremely easy to use and have high practical value.

以上詳細に述べたように、アナログクオーツの
タイマー付の電子時計に於いて秒針の運針をタイ
マーの設定量に対応させるような電子回路構成を
附与することにより、タイマー設定量が視覚で確
認できるので、特別なデジタル表示なしで簡単に
タイマーが構成できるとともに、ユーザーも設定
値が視覚できるので安心してて利用することがで
きアナログ時計の多機能化を実現することが可能
になつた。
As described in detail above, by adding an electronic circuit configuration that allows the movement of the second hand to correspond to the setting amount of the timer in an analog quartz electronic watch with a timer, the setting amount of the timer can be visually confirmed. Therefore, the timer can be easily configured without a special digital display, and the user can also see the set values visually, so they can use it with peace of mind, making it possible to realize multi-function analog clocks.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図…本発明を用いたタイマー表示の時計外
観説明図。第2図…本発明の一実施例を示すブロ
ツク図。第3図…第2図の部分的電子回路図。第
4図…第3図の部分的なタイミングチヤート図。 1……時間標準、2……分周回路、3……信号
制御回路、4……モータ駆動回路、5……モー
タ、6……時刻表示、7……タイマー部、8……
ブザー鳴鍾回路、9……ブザー、10……外部操
作部材(スイツチ)、11,14,16……カウ
ンター、12……ラツチ回路、13,15……一
致回路。
FIG. 1: An explanatory view of the external appearance of a timer display clock using the present invention. FIG. 2: A block diagram showing an embodiment of the present invention. FIG. 3: Partial electronic circuit diagram of FIG. 2. FIG. 4: A partial timing chart of FIG. 3. DESCRIPTION OF SYMBOLS 1... Time standard, 2... Frequency division circuit, 3... Signal control circuit, 4... Motor drive circuit, 5... Motor, 6... Time display, 7... Timer section, 8...
Buzzer ringing circuit, 9... Buzzer, 10... External operating member (switch), 11, 14, 16... Counter, 12... Latch circuit, 13, 15... Matching circuit.

Claims (1)

【特許請求の範囲】[Claims] 1 時間標準、分周回路、モータ駆動回路、モー
タ、指針を備えた時間表示部、及びタイマー回路
部、報知手段とを有し、前記タイマー回路部は、
外部操作部材からの入力によりタイマー時間が計
数値としてセツトされるとともに所定時間単位毎
に前記計数値が減数されていく設定カウンター
と、前記設定カウンターの計数値に応じて該計数
値がNであるとき、N秒毎にN個の早送り信号を
前記モータ駆動回路に出力する手段と、前記設定
カウンターが減酔されていき初期値になつたこと
を検出する検出手段とを備えたことを特徴とする
タイマー付電子時計。
1. It has a time standard, a frequency dividing circuit, a motor drive circuit, a motor, a time display section equipped with a pointer, a timer circuit section, and a notification means, and the timer circuit section comprises:
A set counter in which a timer time is set as a count value by input from an external operating member and the count value is decremented every predetermined time unit, and the count value is N according to the count value of the set counter. , comprising means for outputting N fast-forward signals to the motor drive circuit every N seconds, and detecting means for detecting that the set counter has become intoxicated and has reached its initial value. An electronic clock with a timer.
JP21324581A 1981-03-24 1981-12-28 Electronic timepiece with timer Granted JPS58113884A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP21324581A JPS58113884A (en) 1981-12-28 1981-12-28 Electronic timepiece with timer
US06/360,970 US4545686A (en) 1981-03-24 1982-03-23 Electronic timepiece

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21324581A JPS58113884A (en) 1981-12-28 1981-12-28 Electronic timepiece with timer

Publications (2)

Publication Number Publication Date
JPS58113884A JPS58113884A (en) 1983-07-06
JPH0314149B2 true JPH0314149B2 (en) 1991-02-26

Family

ID=16635911

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21324581A Granted JPS58113884A (en) 1981-03-24 1981-12-28 Electronic timepiece with timer

Country Status (1)

Country Link
JP (1) JPS58113884A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110078298A (en) * 2009-12-31 2011-07-07 엘지에릭슨 주식회사 Method for changing assignment of carrier frequence band or segment and for managing tx power of the femto ap

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0212834B1 (en) * 1985-07-17 1990-11-14 Geoffrey Light Wilde Variable inlet for a radial turbine
JP2582060B2 (en) * 1986-12-19 1997-02-19 シチズン時計株式会社 Pointer timer-clock

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110078298A (en) * 2009-12-31 2011-07-07 엘지에릭슨 주식회사 Method for changing assignment of carrier frequence band or segment and for managing tx power of the femto ap

Also Published As

Publication number Publication date
JPS58113884A (en) 1983-07-06

Similar Documents

Publication Publication Date Title
JPH0456275B2 (en)
US4287585A (en) Chronograph wristwatch
US4545686A (en) Electronic timepiece
JPH0314149B2 (en)
JPH0314150B2 (en)
EP0745913B1 (en) Information display apparatus, in particular electronic watch
JPS6045388B2 (en) Electronic equipment with notification function
JP3745052B2 (en) Pointer-type electronic watch
JP2000131469A (en) Analog electronic watch
JPS6133149B2 (en)
JPS60154889U (en) electronic clock
JPS6215160B2 (en)
JPS5814625B2 (en) Stopwatch device
JPH031836Y2 (en)
JPS58113883A (en) Electronic timepiece with timer
JPS5934987B2 (en) electronic clock
JPS593715B2 (en) Electronic watch battery life warning device
JPH0443838Y2 (en)
JPH0440677B2 (en)
JPS6153673B2 (en)
JPS5810712B2 (en) Electronic clock with sound function
JPS6176978A (en) Multifunction analog electronic timepiece
JPS629879B2 (en)
JPH043513B2 (en)
JPS5832355B2 (en) electronic clock