JPS5814625B2 - Stopwatch device - Google Patents

Stopwatch device

Info

Publication number
JPS5814625B2
JPS5814625B2 JP50052368A JP5236875A JPS5814625B2 JP S5814625 B2 JPS5814625 B2 JP S5814625B2 JP 50052368 A JP50052368 A JP 50052368A JP 5236875 A JP5236875 A JP 5236875A JP S5814625 B2 JPS5814625 B2 JP S5814625B2
Authority
JP
Japan
Prior art keywords
circuit
counting
signal
switch
time
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP50052368A
Other languages
Japanese (ja)
Other versions
JPS51127767A (en
Inventor
正明 福村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
KASHIO KEISANKI KK
Original Assignee
KASHIO KEISANKI KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by KASHIO KEISANKI KK filed Critical KASHIO KEISANKI KK
Priority to JP50052368A priority Critical patent/JPS5814625B2/en
Publication of JPS51127767A publication Critical patent/JPS51127767A/en
Publication of JPS5814625B2 publication Critical patent/JPS5814625B2/en
Expired legal-status Critical Current

Links

Landscapes

  • Electric Clocks (AREA)
  • Measurement Of Unknown Time Intervals (AREA)

Description

【発明の詳細な説明】 この発明は、単一の操作スイッチで動作制御されるよう
にする電子的に計数動作するストップウオッチ装置に関
する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an electronically counting stopwatch device whose operation is controlled by a single operation switch.

例えば腕時計等にあっては、通常の時刻を読み取るよう
にする主機能に対して、日付表示、さらにはストップウ
オッチ等として使用できるようにする他の機能を合せ備
えるようにすることが望まれる。
For example, in the case of a wristwatch, it is desirable that in addition to the main function of reading the normal time, it also has other functions such as displaying the date and allowing the watch to be used as a stopwatch.

しかし、腕時計に対して多種類の機能をもたせようとす
る場合には、その各機能を制御しまた表示切替するだめ
に多数の操作釦等を必要とするようになる。
However, when it is desired to provide a wristwatch with a wide variety of functions, a large number of operation buttons and the like are required to control each function and change the display.

例えば、ストップウオッチを組み込むような場合には、
そのストップウオッチの計時動作部に対して、計時のス
タート、停止指令を与え、まだ計時状態をクリアする指
令を与えなければならない、、すなわち、計時部を「0
」にクリアした状態でスタート指令を与え、時間測定動
作に入るもので、その測定終了時に計時動作の停止指令
を与え、その停止状態における計時値を読むことにより
測定時間を知る。
For example, when incorporating a stopwatch,
It is necessary to give commands to start and stop timekeeping to the timekeeping unit of the stopwatch, and also to give a command to clear the timekeeping state.
'' is cleared, a start command is given, and the time measurement operation begins. When the measurement is completed, a stop command is given to the time measurement operation, and the measurement time is determined by reading the time value in the stopped state.

そして、この状態から計時部をクリアし、さらに新しい
時間測定状態に入るものである。
From this state, the timer is cleared and a new time measurement state is entered.

このような単純なスタート、停止、クリアの動作を繰り
返すものである場合には、操作釦の操作順位を計数する
ことによってストップウオッチ制御できるものであるが
、実際のストップウオッチにあっては、さらに停止状態
から計時動作の再スタートを行ない、測定時間を積算す
るような計測動作も要求される。
If the watch repeats simple start, stop, and clear operations, the stopwatch can be controlled by counting the sequence of button operations, but in an actual stopwatch, it is possible to control the stopwatch by counting the order in which the operation buttons are operated. Measurement operations such as restarting the time measurement operation and integrating the measurement time are also required.

すなわち、停止状態から再スタートおよびクリアの二種
類の状態への選択切替動作が要求されるもので、そのた
めの指令発生手段が複雑化し、例えば腕時計に組み込み
構成した場合、いたずらに操作釦数を増加させなければ
ならなくなる。
In other words, a selection switching operation is required from a stopped state to two types of states: restart and clear, and the command generation means for this becomes complicated, and if it is incorporated into a wristwatch, for example, the number of operation buttons will be increased unnecessarily. I will have to do it.

この発明は上記のような欠点を改善し、単一の操作スイ
ッチでストップウオッチ制御を確実に行ない得、操作性
を簡易化し効果的に使用し得るようにすると共に、腕時
計等に組み込んだ場合でもその時計を充分単純化して構
成し得るようにする電子計時式のストップウオッチ装置
を提供しようとするものである。
This invention improves the above-mentioned drawbacks, enables reliable control of the stopwatch with a single operation switch, simplifies the operability and enables effective use, and makes it possible to use the stopwatch easily even when incorporated into a wristwatch or the like. The object of the present invention is to provide an electronic timekeeping stopwatch device that allows the construction of the timepiece to be sufficiently simplified.

以下図面を参照してこの発明の一実施例を説明する。An embodiment of the present invention will be described below with reference to the drawings.

添付図面は例えば腕時計に組み込み構成した場合の例を
示すもので、発振器11からは基準クロツク信号を発振
し、この発振器11からの発振信号は分周回路12で分
周され、1秒間1パルスの計時クロツク信号とされる。
The attached drawing shows an example of a case where it is incorporated into a wristwatch. An oscillator 11 oscillates a reference clock signal, and the oscillation signal from the oscillator 11 is divided by a frequency dividing circuit 12 to generate one pulse per second. It is considered to be a timekeeping clock signal.

この分周回路12ぱ、またタイミング発生器の機能をも
備え、異なるタイミングのクロツクバルスφA,φBを
発生し、さらに1秒1パルスより充分短い周期のパルス
信号も発生する。
This frequency dividing circuit 12 also has the function of a timing generator, and generates clock pulses φA and φB with different timings, and also generates a pulse signal with a cycle sufficiently shorter than one pulse per second.

そして、この短い周期のパルス信号は、分周回路13で
分周し、ここで1秒間1パルス( IP/1 s )の
信号を発生するようにする。
This short-cycle pulse signal is then frequency-divided by a frequency dividing circuit 13 to generate a signal of one pulse per second (IP/1 s).

この場合、分周回路13はリセット信号が与えられてい
る時には分周出力を発生せず、リセツト信号が断たれた
時に分周回路12からのパルス信号の泪数を行ない、分
周動作を開始するように構成してなる。
In this case, the frequency divider circuit 13 does not generate a frequency divided output when the reset signal is applied, and when the reset signal is cut off, it divides the pulse signal from the frequency divider circuit 12 and starts the frequency dividing operation. It is configured to do so.

そして、分周回路12からの1秒1パルスの計時クロツ
ク信号は10進の計数回路14に計数信号として供給し
、この計数回路14からのキャリ一信号で6進の計数回
路15を計数歩進させるようにする。
The time clock signal of one pulse per second from the frequency dividing circuit 12 is supplied to the decimal counting circuit 14 as a counting signal, and the carry signal from the counting circuit 14 causes the hexadecimal counting circuit 15 to count in steps. Let them do it.

すなわち、計数回路14は「秒」の1桁単位部の刻時計
数を、計数回路15は同じく2桁単位部の刻時計数を行
なうようになるもので、計数回路15からは1分毎に1
個のキャリー信号が得られる。
In other words, the counting circuit 14 counts the seconds in one-digit units, and the counting circuit 15 counts the seconds in two-digit units. 1
carry signals are obtained.

そして、以後10進、6進、12進の計数回路16,1
7,18を順次計数するようにし、計数回路16,17
からは「分」の単位の刻時信号を、計数回路18からは
「時」の単位の刻時信号を得るようにし、これら刻時信
号は表示切替回路19を介して、「秒」「分」「時」を
それぞれ2桁の数値表示部20a ,20b ,20c
.で構成したデイジタル式の表示装置20に結合し時刻
表示するようにしてなる。
Then, from now on, decimal, hexadecimal, and decimal counting circuits 16, 1
7, 18 are counted sequentially, and the counting circuits 16, 17
A clock signal in the unit of "minutes" is obtained from the counter circuit 18, and a clock signal in the unit of "hours" is obtained from the counting circuit 18. ” and “hour” in two-digit numerical display sections 20a, 20b, 20c, respectively.
.. The clock is connected to a digital display device 20 configured to display the time.

また、前記分周回路13からのI P / 1 sの計
時クロツク信号は、アンド回路21を介して、上記計数
回路14〜18と同様に構成される計数回路22〜26
部に供給する。
Further, the I P / 1 s time clock signal from the frequency dividing circuit 13 is passed through an AND circuit 21 to counting circuits 22 to 26 configured similarly to the counting circuits 14 to 18.
supply to the department.

この計数回路22〜26はストツプウオツチ用の時間測
定を行なう計時計数回路を構成するもので、各計数回路
22〜26から得られる計時計数信号は表示切替回路1
9に供給する。
These counting circuits 22 to 26 constitute a counting circuit for measuring time for a stopwatch, and the counting signals obtained from each counting circuit 22 to 26 are sent to the display switching circuit 1.
Supply to 9.

そして、この切替回路19では常時計数回路14〜18
の計数値に対応する時刻を表示装置20で表示させるよ
うにし、表示切替信号の与えられた時に、計数回路22
〜26の計時朋数信号を表示装置20に結合し、ストッ
プウオッチ計測時間表示を行なわせるようにするもので
ある。
In this switching circuit 19, the constant counting circuits 14 to 18
The time corresponding to the count value of is displayed on the display device 20, and when the display switching signal is given, the counting circuit 22
-26 time count signals are coupled to the display device 20 to display the stopwatch measurement time.

このようなストツゾウオッチ計数部の制御は、単一の操
作スイツチ27で行なわれるもので、このスイツチ27
はその願作時に投入設定される。
Control of such a stock watch counting section is performed by a single operation switch 27, and this switch 27
will be set at the time of application.

そして、スイッチ27からの信号は、クロツクパルスφ
A,φBで書き込み、読み出し制御されるデイレートフ
リツプフロツプでなる遅延回路28,29に直列的に結
合1〜、遅延回路28の出力信号および遅延回路29の
出力側に接続したインバータ30の出力信号をアンド回
路31に結合し、スイッチ27の投入時にアンド回路3
1からワンシヨットパルス出力が得られるようにする。
The signal from the switch 27 is the clock pulse φ
The output signal of the delay circuit 28 and the inverter 30 connected to the output side of the delay circuit 29 are connected in series to the delay circuits 28 and 29, which are day-rate flip-flops that are write and read controlled by A and φB. The output signal is coupled to the AND circuit 31, and when the switch 27 is turned on, the AND circuit 3
1 so that one-shot pulse output can be obtained.

そして、このアンド同路31からのワンショットパルス
出力はオア回路32を介してアンド回路33のゲートを
制御し、そのゲートの開かれている間にアンド回路33
からクロツクパルスφAを1個取り出すようにする。
The one-shot pulse output from this AND circuit 31 controls the gate of the AND circuit 33 via the OR circuit 32, and while the gate is open, the AND circuit 33
One clock pulse φA is taken out from.

このアンド回路33から取り出されたクロツクパルスφ
A は、前記同様に構成される遅延回路34.35に書
き込み指令とl一で供給してなる。
The clock pulse φ taken out from this AND circuit 33
A is supplied in conjunction with the write command to delay circuits 34 and 35 configured in the same manner as described above.

遅延回路34,35はクロツクパルスφ8て読み出l一
制御されるもので、遅延回路34からの読み出し出力信
号はアンド回路36を介I〜で遅延回路35に供給し、
遅延回路35の出力信号は遅延回路34の出力信号と共
にオア回路37に結合する。
The delay circuits 34 and 35 are read-out controlled by a clock pulse φ8, and the read output signal from the delay circuit 34 is supplied to the delay circuit 35 via an AND circuit 36 at I~.
The output signal of delay circuit 35 is coupled to OR circuit 37 together with the output signal of delay circuit 34 .

そし,て、このオア回路37の出力側にはインバータ3
8を接続し、このインバータ38からの出力信号はオア
回路39,40に結合し、オア回路39からの出力信号
は遅延回路34の入力側に結合する。
Then, the inverter 3 is connected to the output side of this OR circuit 37.
The output signal from the inverter 38 is coupled to OR circuits 39 and 40, and the output signal from the OR circuit 39 is coupled to the input side of the delay circuit 34.

また、インバータ38からの出力信号はストップウオッ
チ計数部を構成する計数回路22〜26にリセット指令
として与える。
Further, the output signal from the inverter 38 is given as a reset command to the counting circuits 22 to 26 forming the stopwatch counting section.

さらに、遅延回路35からの出力信号は、上記オア回路
39,40に結合され、オア回路40の出力信号は前記
分周回路13、およびこの分周回路13からのIP/I
sの信号を2進計数し,2秒間に1パルス(IP/2s
)の出力信号を得るカウンタ41にリセット指令として
結合する。
Furthermore, the output signal from the delay circuit 35 is coupled to the OR circuits 39 and 40, and the output signal of the OR circuit 40 is coupled to the frequency divider circuit 13 and the IP/I signal from the frequency divider circuit 13.
s signal is counted in binary and 1 pulse per 2 seconds (IP/2s
) is coupled as a reset command to the counter 41 that obtains the output signal.

前記操作スイッチ27の操作時信号は、さらに遅延回路
34の出力信号および上記カウンタ41からのIP/2
sの信号と共にアンド回路42に供給する。
The operation signal of the operation switch 27 is further combined with the output signal of the delay circuit 34 and the IP/2 signal from the counter 41.
It is supplied to the AND circuit 42 together with the signal s.

そして、このアンド回路42からの出力信号はオア回路
32に結合し、アンド回路42の出力側に接続したイン
バータ43の出力信号はアンド回路36にゲート信号と
して結合してなる。
The output signal from the AND circuit 42 is coupled to the OR circuit 32, and the output signal of the inverter 43 connected to the output side of the AND circuit 42 is coupled to the AND circuit 36 as a gate signal.

すなわち、上記のように構成される装置においては,通
常は計数回路14〜18の計数値信号が表示切替回路1
9を介して表示装置20に結合され、時刻を表示するも
のである。
That is, in the device configured as described above, normally the count value signals of the counting circuits 14 to 18 are sent to the display switching circuit 1.
It is coupled to a display device 20 via 9 to display the time.

そして、ストップウオッチ部が使用されない状態の時に
は、遅延回路34 ,35の出力信号がそれぞれ「 O
」 「0 」の状態にあり、インバーた38の出力信
号によつて分周回路13、計数回路22〜26、カウン
タ41がリセット状態に設定されている。
When the stopwatch section is not used, the output signals of the delay circuits 34 and 35 are "O".
"0" state, and the frequency dividing circuit 13, counting circuits 22 to 26, and counter 41 are set to a reset state by the output signal of the inverter 38.

そして、ストツプウオッチ動作させようとする場合には
、表示切替回路19に対して表示切替信号を与え、計数
回路22〜26の計数値信号を表示装置20に切替結合
させるようにし、操作スイツチ 2 7を投入すること
によってストツプウオツヂ計時動作スタート指令を与え
る。
When the stopwatch is to be operated, a display switching signal is given to the display switching circuit 19 to switch and couple the count signals of the counting circuits 22 to 26 to the display device 20, and the operation switch 2 By inputting 7, a command to start the stop clock timing operation is given.

すなわち、スイッチ27が操作されると、アンド回路3
1からその操作に対応してワンショツトパルス信号が得
られ、オア回路32を介してアンド回路33のゲートを
開き、1個のクロツクパルスφAを取り出して遅延回路
34,35に書き込み指令を与える。
That is, when the switch 27 is operated, the AND circuit 3
1, a one-shot pulse signal is obtained in response to the operation, the gate of AND circuit 33 is opened via OR circuit 32, one clock pulse φA is taken out, and a write command is given to delay circuits 34 and 35.

,この場合、前述したように遅延回路34.35の出力
信号は共に「0」であり、インバータ38の出力が「1
」であるため、遅延回路34に信号「1」が書き込まれ
る。
, in this case, as described above, the output signals of the delay circuits 34 and 35 are both "0", and the output of the inverter 38 is "1".
”, a signal “1” is written to the delay circuit 34.

しだがって、クロツクバルスφ8の発生によりアンド回
路21のゲートが開かれ且つオア回路37から出力信号
が立ち上るため、分周回路13、泪数回路22〜26の
リ1ニット状態が解かれ、計数回路22〜26は泪数値
「0」の状態から計時計数を開始するようになる。
Therefore, the gate of the AND circuit 21 is opened by the generation of the clock pulse φ8, and the output signal from the OR circuit 37 rises, so that the re-nit state of the frequency divider circuit 13 and the number circuits 22 to 26 is released, and the counting starts. The circuits 22 to 26 start counting from the state where the count value is "0".

そして、そのストップウオッチの計時計数状態は表示装
置20において表示される。
Then, the counting status of the stopwatch is displayed on the display device 20.

このような計時計数状態でさらにスイッチ27が操作さ
れ、アンド回路3 3 からクロツクパルスφAが取り
出されると、遅延回路34の出力信号「1」ぱインバー
タ43でゲ−トの開かれるアンド回路36を介し7て遅
延回路35にシフトされ、遅延回路34,35の出力状
態が「0」「1」の状態とされる。
When the switch 27 is further operated in such a counting state and the clock pulse φA is taken out from the AND circuit 33, the output signal "1" of the delay circuit 34 causes the AND circuit 36 whose gate is opened by the inverter 43. The signal is shifted to the delay circuit 35 through the signal line 7, and the output states of the delay circuits 34 and 35 are set to "0" and "1".

すなわち、アンド回路21のゲートが閉じられ、且つオ
ア回路40を介して分周回路13がリセット状態とされ
、ストツブウオッチ計時計数部の泪時動作が停止し、操
作スイッチ27の操作された時間間隔に相当する計測時
間が表示装置20で表示されでいるようになる。
That is, the gate of the AND circuit 21 is closed, the frequency dividing circuit 13 is reset via the OR circuit 40, the crying operation of the stopwatch counter is stopped, and the operation switch 27 is operated. The measurement time corresponding to the time interval is now displayed on the display device 20.

そして、この状態でさらにスイッチ27を操作すると、
遅延回路35の出力「1」が遅延回路34にシフトされ
、前記計時計数状態に再び設定され、計数回路22〜2
6部ではさらに積算時間計測を続行するようになる。
If the switch 27 is further operated in this state,
The output "1" of the delay circuit 35 is shifted to the delay circuit 34 and set to the counting state again, and the counting circuits 22 to 2
In the 6th part, the cumulative time measurement will continue.

まだ、上記のような遅延回路35から出力「1」信号の
得られるストツプウオッチ停止状態において、スインチ
27を少くとも2秒間以上継続して操作した場合を考え
ると、その操作開始時に対応してアンド回路31からワ
ンショツトパルス出力が得られ、上述したように遅延回
路34に信号「1」がシフトされ、クロックパルスφB
で信号「1」の出力を得るようになる。
If we consider the case where the switch 27 is operated continuously for at least 2 seconds while the stopwatch is stopped and the output "1" signal is obtained from the delay circuit 35 as described above, it is assumed that the switch 27 is operated continuously for at least 2 seconds. A one-shot pulse output is obtained from the AND circuit 31, and as described above, the signal "1" is shifted to the delay circuit 34, and the clock pulse φB
You will now get a signal "1" output.

すなわち、遅延回路34からの信号とスイッチ27から
の信号がアンド回路42に同時に結合される状態が設定
され、との状態が2秒間継続するとカウンタ41からの
1/2sの信号もアンド回路42に結合され、アンド回
路36のゲートを閉じると共に遅延回路34,35に書
き込み指令が与えられるようになる。
That is, a state is set in which the signal from the delay circuit 34 and the signal from the switch 27 are simultaneously coupled to the AND circuit 42, and when this state continues for 2 seconds, the 1/2 s signal from the counter 41 is also coupled to the AND circuit 42. The gate of the AND circuit 36 is closed and a write command is given to the delay circuits 34 and 35.

したがって、遅延回路34,35共に「0」が書き込ま
れるようになり、遅延回路34 .35の出力信号は共
に「0」となってインバータ38の出力が「1」となる
Therefore, "0" is written to both delay circuits 34 and 35, and delay circuits 34 . The output signals of the inverter 35 both become "0" and the output of the inverter 38 becomes "1".

すなわち、分周回路13、計数回路22〜26が全てリ
セットされ、ストップウオッチ計時計測部は全てクリア
されてストツブウオッチ動作を解除して初期状態にもど
るものである。
That is, the frequency dividing circuit 13 and the counting circuits 22 to 26 are all reset, and the stopwatch time measurement section is all cleared to cancel the stopwatch operation and return to the initial state.

すなわち、ストツプウオツヂ計数部はスイッチ27の操
作によってスタート停止の反転制御がされると共に、停
止状態においてスイツチ27を特定時間継続操作するこ
とによってクリアされるもので、単一のスイッチ27に
より全てのストツプウオッチ制御がされるようになるも
のである。
That is, the stop counter is controlled to reverse start/stop by operating the switch 27, and is cleared by continuously operating the switch 27 for a specific period of time in the stopped state. This allows for watch control.

尚、スイッチ27により反転する制御信号を発生する手
段は、実施例に示した以外にも種々考えられるものであ
り、要するに簡単な2進計数手段を構成すれば実施でき
る。
It should be noted that various means for generating the control signal to be inverted by the switch 27 are possible in addition to those shown in the embodiment, and can be implemented by constructing a simple binary counting means.

また、スイッチ27の特定時間継続操作を検知する手段
も、他に適宜時定数回路等でなるタイマー装置を用いる
ようにしでもよい。
Further, as the means for detecting the continuous operation of the switch 27 for a specific period of time, a timer device including a time constant circuit or the like may be used as appropriate.

さらに遅延回路34,35がいかなる出力状態であって
もスイッチ27が2秒間継続操作されたときに必ずリセ
ツトされるように独立してタイマー装置を設けてもよい
Further, an independent timer device may be provided so that the delay circuits 34, 35 are reset whenever the switch 27 is continuously operated for 2 seconds, regardless of the output state.

また、実施例において表示切替信号は別途制御するよう
にして説明したが、とれもスイッチ27の操作Z(よど
)制御部で゛、ス]・ツーフ′−ウオツブーB」数部の
計時計数状態の時、例えばストソグ・−・一辷ノチ8−
1一数部に対してリセット指令の無い時に表示切替信号
が発生されるように構成してもよいことはもちろんであ
る。
In addition, in the embodiment, the display switching signal was explained as being controlled separately, but the operation Z control section of the switch 27 controls the counting state of the number of parts. For example, at the time of ``Strosog'' --- Ichito nochi 8-
It goes without saying that the display switching signal may be generated when there is no reset command for the first and second parts.

以上のようにこの発明によれば、単一のスイッチで制御
される電子式のストップウオッチ装置が得られるもので
、その構成を簡易化し、まだ操作性も良好なものとする
ばかりか、例えば腕時計等に対しても効果的に組み込み
構成することができるようになるものである。
As described above, according to the present invention, it is possible to obtain an electronic stopwatch device controlled by a single switch, which not only simplifies the configuration and has good operability, but also allows for use in wristwatches, etc. It also becomes possible to effectively incorporate and configure the system.

【図面の簡単な説明】[Brief explanation of the drawing]

添付図面はこの発明の一実施例に係るストップウオッチ
装置を説明するだめの構成図である。 11・・・・・・発振器、12,13・・・・・・分周
回路、14〜18,22〜26・・・・・・計数回路、
19・・・・・・表示切替回路、20・・・・・・表示
装置、27・・・・・・操作スイッチ、28 ,29,
34 ,35・・・・・・遅延回路(テイレードフリッ
プフロツプ)。
The accompanying drawing is a structural diagram for explaining a stopwatch device according to an embodiment of the present invention. 11... Oscillator, 12, 13... Frequency dividing circuit, 14-18, 22-26... Counting circuit,
19... Display switching circuit, 20... Display device, 27... Operation switch, 28, 29,
34, 35...Delay circuit (tailed flip-flop).

Claims (1)

【特許請求の範囲】[Claims] 1 基準クロツク信号を計数する計時計数回路と、この
計時計数回路の計時計数値を表示する表示手段と、前記
計時計数回路の計時制御用の単一の操作スイッチと、こ
のスイッチの操作毎に相反的に前記計時計数回路を計時
計数状態および計時停止状態に反転設定する駆動制御手
段と、前記操作スイッチの特定時間継続操作を検知する
検知手段と、この検知手段で前記操作スイッチの特定時
間継続操作が検知された際に前記計時計数回路をクリア
するクリア手段とを具備したことを特徴とするストップ
ウオッチ装置。
1. A counting circuit for counting reference clock signals, a display means for displaying the counted value of the counting circuit, a single operating switch for controlling the timekeeping of the counting circuit, and operation of this switch. drive control means that reciprocally sets the counting circuit to a counting state and a counting stop state each time; a detection means that detects a continuous operation of the operation switch for a specific period of time; A stopwatch device comprising clearing means for clearing the counting circuit when a continuous operation for a specific period of time is detected.
JP50052368A 1975-04-30 1975-04-30 Stopwatch device Expired JPS5814625B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP50052368A JPS5814625B2 (en) 1975-04-30 1975-04-30 Stopwatch device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP50052368A JPS5814625B2 (en) 1975-04-30 1975-04-30 Stopwatch device

Publications (2)

Publication Number Publication Date
JPS51127767A JPS51127767A (en) 1976-11-08
JPS5814625B2 true JPS5814625B2 (en) 1983-03-19

Family

ID=12912857

Family Applications (1)

Application Number Title Priority Date Filing Date
JP50052368A Expired JPS5814625B2 (en) 1975-04-30 1975-04-30 Stopwatch device

Country Status (1)

Country Link
JP (1) JPS5814625B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5543470Y2 (en) * 1975-12-10 1980-10-13
JPS5917892U (en) * 1982-07-23 1984-02-03 セイコーエプソン株式会社 Pointer display stop watch

Also Published As

Publication number Publication date
JPS51127767A (en) 1976-11-08

Similar Documents

Publication Publication Date Title
EP0216171B1 (en) Multi alarm timepiece
JPS6334436B2 (en)
US3950935A (en) Chronograph wristwatch
US4216649A (en) Function selection circuit for multi-function timepiece
GB2138975A (en) Analog electronic timepiece
US4545686A (en) Electronic timepiece
JPS6037910B2 (en) electronic clock
JPH0347718B2 (en)
JPS6015901B2 (en) time measuring device
JPS5814625B2 (en) Stopwatch device
US4184320A (en) Electronic stop watches
JPS60224088A (en) Hand type timer
JPH0217354Y2 (en)
JPS641680Y2 (en)
JPS6238670B2 (en)
JPS5885185A (en) Dial type multifunctional time piece
US4293939A (en) Electronic timepiece having an alarm system
JPS623389B2 (en)
JPS6230596B2 (en)
SU1755252A1 (en) Timer
JP3745052B2 (en) Pointer-type electronic watch
JPS6225747Y2 (en)
JPS6032146B2 (en) 2-hand crystal wristwatch
JPS6212870B2 (en)
US4182113A (en) Electronic time keeping device with time-shared timing indicator