JPH03139873A - Temperature detecting circuit - Google Patents

Temperature detecting circuit

Info

Publication number
JPH03139873A
JPH03139873A JP27892489A JP27892489A JPH03139873A JP H03139873 A JPH03139873 A JP H03139873A JP 27892489 A JP27892489 A JP 27892489A JP 27892489 A JP27892489 A JP 27892489A JP H03139873 A JPH03139873 A JP H03139873A
Authority
JP
Japan
Prior art keywords
transistor
drain
field effect
source
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP27892489A
Other languages
Japanese (ja)
Inventor
Yoichi Akashi
明石 洋一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP27892489A priority Critical patent/JPH03139873A/en
Publication of JPH03139873A publication Critical patent/JPH03139873A/en
Pending legal-status Critical Current

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

PURPOSE:To realize a temperature detecting circuit cheaply and highly stably through usual MOS manufacturing process by providing a circuit with a constant current source and at least one set of field effect transistors connected in series to the output terminals of the constant current source, and a drain terminal and a gate terminal of at least one stage are connected with each other, as a temperature detecting means. CONSTITUTION:In a P-type MOS field effect transistor 11 constituting a temperature detecting means 1, the source and a + power source, the gate and the drain gate connection of a P-type MOS field effect transistor 31, the drain and an output terminal 13, are connected respectively. In N-type MOS field effect transistors 121-12m connected in series in (m) stages, the drain gate connection of the transistor 121 of the first stage is connected to the output terminal 13 and the drain of the P-type MOS field effect transistor 11. The source is connected to the drain gate connection of the transistor 122 of the second stage. Hereafter, it goes the same, and for the transistor 12m at the last m stage, the drain gate connection is connected to the source of the transistor 12m-1 of the preceding stage, and the source of the transistor 12m is earthed.

Description

【発明の詳細な説明】[Detailed description of the invention]

(産業上の利用分野) 本発明は、周囲温度に対して^安定であることが要求さ
れる同一半導体基板上に集積された電子機器の′6Ar
!1補償方法に関し、特に、周囲温度を検出し、ディジ
タル化した値を使い温度補償を行うシステムの温度検出
回路に関する 〔従来の技術〕 従来、この種の温度検出回路は、半導体装置の外部に接
続されたサーミスタや、半導体基板内に集積されたダイ
オードに定電流を流して発生した電圧の温度変化をアナ
ログ/ディジタル変換器によりディジタル化していた。 〔発明が解決しようとする課題〕 上述した従来の湿度検出回路を金属−酸化膜一半導体く
以下MO8と記す)’II造ブ[1セスで実現する場合
、以下の欠点がある。 第1に、サーミスタを半導体基板上に集積する1mプロ
セスが存在しない。 第2に、ダイオードに定電流を流して発生する電圧の湿
度係数が約2IIv/℃とΔくさく、例えば−40〜8
5℃の温度変化に対し250mvLか変化しないため、
アナログ/ディジタル変換器の分解能限界から5ビット
精度しか得られず、温度補償を行うためには、精度が不
十分である。 第3に、ダイオードとしては、バイポーラ・トランジス
タのベース、コレクタ端子を短絡したときの、ベース・
エミッタ間の電圧を使用し、アナログ/ディジタル変換
器のフルスケール電圧を得るため、複数のバイポーラ・
トランジスタを直列接続する方法が実現されているが、
MO8製造プロセスでは、複数段のバイポーラ・トラン
ジスタを設けることは、製造プロセスが複雑化、長期化
し、製造コストが上ることを意味する。 第4に、MO3製造プロセスでダイオードを作る場合、
例えば、N型半導体基板上に島状のP型頭域(Pウェル
)を設け、該Pウェルの中に再びN型領域を設け、ダイ
オードとする。しかし、Pウェルは通常、低電位に接続
されるのであり、複数のバイポーラ・トランジスタを直
列接続した様にダイオードを直列接続すると、MO8製
造プロセスに特有のラッチアップ現象を引き起こし、半
導体装置の破壊につながるため、この方法は採用できな
い。 以上述べた様に、MO3半導体基板上に温度検出回路を
集積する上での問題点は、温度検出手段をいかに安価に
実現するかということである。 本発明の目的は、通常の製造ブ[1セスで安価に製造で
きる温度検出回路を提供することである。 〔課題を解決するための手段〕 本発明の′lA度検出回路は、温度検出手段が、定電流
源と、定電流源の出力端子に直列接続された少なくとも
1段の、ドレイン端子とゲート端子が互いに接続された
電界効果トランジスタの組を、少なくとも1組有してい
る。 〔作用〕 0MO3の中にバイポーラ・トランジスタのプロセスが
ないため、温度検出手段を安価に実現できる。 〔実施例) 次に、本発明の実施例について図面を参照して説明する
。 第1図は温度検出回路の一般的な構成を示す図である。 温度検出手段1の周囲S度により出力電圧が変化する出
力端子は、アナログ/ディジタル変換器3のアナログ入
力端子に接続されている。定電圧発生回路2の出力端子
は、アナログ/ディジタル変換器3の基準電圧入力端子
に接続されている。 アナログ/ディジタル変換器3は、温度検出手段1の出
力電圧を、定電圧発生回路2の出力電圧を11としてア
ナログ/ディジタル変換したNビットのディジタル値を
出力する。 第2図は本発明の一実施例の具体的回路の回路図である
。 ここには、温度検出回路の内、温度検出手段1と定電圧
発生回路2のみを示す。定電流源32の一端は接地され
、他端は、P型MO3電界効果トランジスタ31のドレ
イン・ゲート接続点に接続されている。P型MO8N界
効果トランジスタ31のソースは十電源端子に接続され
ている。温度検出手段1を構成するP型MO8電界効果
トランジスタ11は、ソースが十電源端子に、ゲートが
P型MO8電界効果トランジスタ31のドレイン・ゲー
ト接続点に、ドレインが出力端子13に接続され、m段
直列に接続されたN型MO8電界効果トランジスタ12
1〜12mは、1段目のトランジスタ121のドレイン
・ゲート接続点が出力端子13とP型MO8電界効果ト
ランジスタ11のドレインとに接続され、そのソースは
、2段目のトランジスタ122のドレイン・ゲート接続
点に接続されている。以下同様に、各段のトランジスタ
は、そのドレイン・ゲート接続点は、前段のトランジス
タのソースに、そのソースは、次段のトランジスタのド
レイン・ゲート接続点に接続されている。最後のm段目
のトランジスタ12mは、ドレイン・ゲート接続点は前
段のトランジスタ12m−+のソースに接続され、トラ
ンジスタ12mのソースは接地されている。 次に、定電圧発生回路2を構成するP型MO8電界効果
トランジスタ21.24は、ソースが十電#1端子に、
ゲートがP型MO8電界効果トランジスタ31のドレイ
ン・ゲート接続点に接続され、トランジスタ21のドレ
インは出力端子23と抵抗22に接続され、トランジス
タ24のドレインは出力端子26と抵抗25に接続され
、抵抗22゜25の他端は接地されている。 第3図はMO3電界効果トランジスタのドレイン・ゲー
トを互いに接続した場合のゲート・ソース電圧対ドレイ
ン電流の特性の温度変化を示すグラフである。トランジ
スタのしきい値電圧(以下V Tと記す)を超える電圧
をゲート・ソース間に印加すると、ドレイン電流(以下
1 osと記す)が流れ始める。電流が微小な領域Aで
は、VTの温度特性が支配的である。ゲート・ソース電
圧(以下Vcsと記す)をさらに上げると、トランジス
タの電流供給能力を示すパラメータである移動度の温度
特性とVTの温度特性が互いに打消し合う領域Bが存在
し、それ以上のVcsを印加すると、移動度の温度特性
が支配的な領域りとなる。 第2図の温度検出手段1においてゲートとドレインが互
いに接続されたN型MO3電界効果トランジスタ121
〜12mは、定電流源のP型MO8電界効果トランジス
タ11の流す電流値により、その室温(25℃)での出
力電圧と、その温度係数が変化する。電流が微小な領域
(第3図A)では、端子13に表われる出力電圧の温度
係数は、はぼVTの温度係数と等しく、N型MO8電界
効果トランジスタ1段当り−2mv / ”C程度とな
る。 P型MO8電界効果トランジスタ11の流す電流値を増
やし、移動度の温度特性とVTの温度特性が互いに打消
し合う領域(第3図B)では、端子13に表われる出力
電圧の温度係数はOとなる。 P ’(2M OS電界効果トランジスタ11の流す電
流をさらに増やすと(第3図D)、端子13に表われる
出力電圧の温度係数は反転し、211V / ’C程度
とすることも可能である。しかし2vJ/’Cの温度係
数を実現する場合、端子13に表われる出力電圧は室温
でN型MO8電界効果トランジスタ1段当り約3vとな
るため複数段の直列接続は電源電圧の制約のため困難で
ある。また、温度検出手段1の機能として、温度特性は
できるかぎり大きい方が次段に接続されるアナログ/デ
ジタル変換器30分解能に対する要求をゆるくすること
が可能となる。したがって、N型MO8電界効果トラン
ジスタ121〜12mに流す電流は、微小に抑さえ(第
3図へ領域)、温度係数の絶対値が最大となるように設
定しなければならない。 さらに、N型MO8電界効果トランジスタの1段当たり
のドレイン・ソース電圧は概略VTであり、その温1σ
特性は−2+IV / ”Cである。これをm段重ねる
ことにり、−2X m (av/ ”C)の温度係数が
(9られる。電源電圧を5vとすると、N型MO8電界
効果トランジスタを4段直列接続しても、十分な電圧マ
ージンがあるため、P型MO8電界効果トランジスタ1
1は順相領域で動作し、定電流性を保障することができ
、端子13の出力電圧は−8mv / ”Cの温度係数
を持つ。 このとき、出力電圧は、VTを0.7vとすると、周囲
温度−40〜85℃において、端子13の出力電圧は2
.8v±0.5■の範囲となる。したがって、定電圧発
生回路2は、アブログ/ディジタル変換器3の基準電圧
として3.3vを端子23に出力しなければならない。 しかし、アナログ/ディジタル変換器3の分解能を8ビ
ツトとしても、アナログ入力電圧馳囲がO〜3.3■の
とき、量子化のきざみ(1LS[3)は約13mvとな
る。周囲温度が−40−85℃まで変化してもアナグ入
力電圧は1■しか変化しないため、77通りに量子化さ
れるにすぎず、分解能は6ビツト相当にすぎない。この
ため、定電圧発生回路2において、高電圧側の基rI!
電圧として3.3V、低電圧側の基準電圧として2.3
■を出力し、両雄準電圧の差をアナログ/ディジタル変
換器3のアナ
(Field of Industrial Application) The present invention is applicable to electronic devices integrated on the same semiconductor substrate that are required to be stable against ambient temperature.
! 1 Compensation method, particularly regarding a temperature detection circuit for a system that detects ambient temperature and performs temperature compensation using a digitized value [Prior art] Conventionally, this type of temperature detection circuit has been connected to the outside of a semiconductor device. An analog/digital converter was used to digitize the voltage temperature changes generated by passing a constant current through a thermistor or a diode integrated in a semiconductor substrate. [Problems to be Solved by the Invention] When the conventional humidity detection circuit described above is realized in one process using a metal-oxide film-semiconductor (hereinafter referred to as MO8) 'II fabrication process, there are the following drawbacks. First, there is no 1m process for integrating thermistors on semiconductor substrates. Second, the humidity coefficient of the voltage generated when a constant current is passed through the diode is about 2IIv/℃, for example -40 to 8
Because it does not change by 250mvL for a temperature change of 5℃,
Due to the resolution limit of the analog/digital converter, only 5 bits of accuracy can be obtained, which is insufficient for temperature compensation. Third, as a diode, when the base and collector terminals of a bipolar transistor are shorted,
Using emitter-to-emitter voltage, multiple bipolar
A method of connecting transistors in series has been realized, but
In the MO8 manufacturing process, the provision of multiple stages of bipolar transistors means that the manufacturing process becomes more complex, longer, and increases the manufacturing cost. Fourth, when making a diode using the MO3 manufacturing process,
For example, an island-shaped P-type head region (P-well) is provided on an N-type semiconductor substrate, and an N-type region is provided within the P-well again to form a diode. However, the P-well is usually connected to a low potential, and connecting diodes in series, like multiple bipolar transistors connected in series, will cause a latch-up phenomenon that is specific to the MO8 manufacturing process, which may destroy the semiconductor device. This method cannot be used because of the connection. As described above, the problem in integrating the temperature detection circuit on the MO3 semiconductor substrate is how to realize the temperature detection means at low cost. An object of the present invention is to provide a temperature detection circuit that can be manufactured at low cost in one normal manufacturing process. [Means for Solving the Problems] The temperature detecting circuit of the present invention includes a constant current source and at least one stage of drain terminal and gate terminal connected in series to the output terminal of the constant current source. has at least one set of field effect transistors connected to each other. [Operation] Since there is no bipolar transistor process in 0MO3, the temperature detection means can be realized at low cost. [Example] Next, an example of the present invention will be described with reference to the drawings. FIG. 1 is a diagram showing a general configuration of a temperature detection circuit. An output terminal of the temperature detection means 1 whose output voltage changes depending on the surrounding temperature S degrees is connected to an analog input terminal of the analog/digital converter 3. An output terminal of the constant voltage generation circuit 2 is connected to a reference voltage input terminal of the analog/digital converter 3. The analog/digital converter 3 outputs an N-bit digital value obtained by converting the output voltage of the temperature detecting means 1 from analog to digital with the output voltage of the constant voltage generating circuit 2 as 11. FIG. 2 is a circuit diagram of a specific circuit according to an embodiment of the present invention. Of the temperature detection circuits, only the temperature detection means 1 and the constant voltage generation circuit 2 are shown here. One end of the constant current source 32 is grounded, and the other end is connected to the drain-gate connection point of the P-type MO3 field effect transistor 31. The source of the P-type MO8N field effect transistor 31 is connected to the power supply terminal. The P-type MO8 field effect transistor 11 constituting the temperature detection means 1 has a source connected to the power supply terminal, a gate connected to the drain-gate connection point of the P-type MO8 field effect transistor 31, and a drain connected to the output terminal 13. N-type MO8 field effect transistors 12 connected in series
1 to 12m, the drain/gate connection point of the first stage transistor 121 is connected to the output terminal 13 and the drain of the P-type MO8 field effect transistor 11, and the source thereof is connected to the drain/gate of the second stage transistor 122. connected to a connection point. Similarly, the drain-gate connection point of the transistor in each stage is connected to the source of the transistor in the previous stage, and the source is connected to the drain-gate connection point of the transistor in the next stage. The drain-gate connection point of the last m-th transistor 12m is connected to the source of the previous transistor 12m-+, and the source of the transistor 12m is grounded. Next, the P-type MO8 field effect transistors 21 and 24 constituting the constant voltage generation circuit 2 have their sources connected to the Juden #1 terminal,
The gate is connected to the drain-gate connection point of a P-type MO8 field effect transistor 31, the drain of the transistor 21 is connected to the output terminal 23 and the resistor 22, the drain of the transistor 24 is connected to the output terminal 26 and the resistor 25, and the drain of the transistor 24 is connected to the output terminal 26 and the resistor 25. The other end of 22°25 is grounded. FIG. 3 is a graph showing temperature changes in the characteristics of gate-source voltage versus drain current when the drain and gate of an MO3 field effect transistor are connected to each other. When a voltage exceeding the threshold voltage (hereinafter referred to as VT) of a transistor is applied between the gate and source, a drain current (hereinafter referred to as 1 os) begins to flow. In region A where the current is small, the temperature characteristics of VT are dominant. When the gate-source voltage (hereinafter referred to as Vcs) is further increased, there is a region B where the temperature characteristics of mobility and VT, which are parameters indicating the current supply ability of the transistor, cancel each other out, and when Vcs is higher than that, When , the temperature characteristic of mobility becomes a dominant region. In the temperature detection means 1 of FIG. 2, an N-type MO3 field effect transistor 121 whose gate and drain are connected to each other
~12m, the output voltage at room temperature (25° C.) and its temperature coefficient change depending on the current value passed by the P-type MO8 field effect transistor 11, which is a constant current source. In the region where the current is small (Fig. 3A), the temperature coefficient of the output voltage appearing at the terminal 13 is almost equal to the temperature coefficient of VT, which is approximately -2mV/''C per stage of N-type MO8 field effect transistor. When the current value flowing through the P-type MO8 field effect transistor 11 is increased, and in the region where the temperature characteristics of the mobility and the temperature characteristics of the VT cancel each other out (FIG. 3B), the temperature coefficient of the output voltage appearing at the terminal 13 becomes becomes O.P'(2M) When the current flowing through the OS field effect transistor 11 is further increased (Fig. 3D), the temperature coefficient of the output voltage appearing at the terminal 13 is reversed and becomes approximately 211V/'C. However, in order to achieve a temperature coefficient of 2 vJ/'C, the output voltage appearing at terminal 13 will be approximately 3 V per stage of N-type MO8 field effect transistor at room temperature, so connecting multiple stages in series will require the power supply voltage. Furthermore, as a function of the temperature detection means 1, if the temperature characteristic is as large as possible, it becomes possible to relax the requirements on the resolution of the analog/digital converter 30 connected at the next stage. Therefore, the current flowing through the N-type MO8 field effect transistors 121 to 12m must be kept small (region shown in FIG. 3) and must be set so that the absolute value of the temperature coefficient is maximized. The drain-source voltage per stage of a field effect transistor is approximately VT, and its temperature 1σ
The characteristic is -2+IV/"C. By stacking this in m stages, the temperature coefficient of -2X m (av/"C) is (9).If the power supply voltage is 5V, an N-type MO8 field effect transistor is Even if four stages are connected in series, there is sufficient voltage margin, so P-type MO8 field effect transistor 1
1 operates in the normal phase region and can guarantee constant current property, and the output voltage of terminal 13 has a temperature coefficient of -8 mv/"C. At this time, the output voltage is , at an ambient temperature of -40 to 85°C, the output voltage at terminal 13 is 2
.. The range is 8v±0.5■. Therefore, the constant voltage generating circuit 2 must output 3.3 V to the terminal 23 as the reference voltage of the analog/digital converter 3. However, even if the resolution of the analog/digital converter 3 is 8 bits, when the analog input voltage range is 0 to 3.3 square meters, the quantization step (1LS[3) is about 13 mV. Even if the ambient temperature changes from -40 to 85°C, the analog input voltage changes by only 1 inch, so it is quantized in only 77 ways, and the resolution is only equivalent to 6 bits. Therefore, in the constant voltage generation circuit 2, the base rI! on the high voltage side!
3.3V as voltage, 2.3 as reference voltage on low voltage side
■ Outputs the difference between the two male quasi voltages to the analog/digital converter 3.

【1グ入力電圧範囲(2,3V〜3.3V
lとすることにより、アナログ/ディジタル変換器3の
性能を最大限に使うことが可能となる。 第2図の定電圧発生回路2において、P型MO8ff界
効果トランジスタ21.24の寸法を等しくすると、抵
抗22.25に流れる電流は等しい。 したがって、抵抗22の抵抗値を、端子23の出力電圧
が3.3■となるように、また、抵抗25の抵抗値を端
子26の出力電圧が2.3■となるように設計すること
ができる。さらに、半導体製造プロセスのばらつきによ
りIr!1検出手段1の出力電圧が変化するが、抵抗2
2.25は、レーザーやヒユーズによりトリミングする
ことで、製造プロセスのばらつきを吸収することができ
る。 第4図は本発明の第2の実施例の具体的回路である。 温度検出回路の内、温度検出手段1と、定電圧発生回路
2のみを示す。 温度検出手段1は、P型MO8’Jtii界効果トラン
ジスタ11と14のソースは十電源端子に、ゲートがP
型MO3電界効果トランジスタ31のドレイン・ゲート
接続点に接続されている。P型MO8電界効果トランジ
スタ11のドレインは4段直列接続されたN型MO8電
界効果トランジスタの1段目のトランジスタ121のト
レイン・ゲート接続点に接続されている。以下、トラン
ジスタ121のソースがトランジスタ122のドレイン
・ゲート接続点に、トランジスタ122のソースはトラ
ンジスタ123のドレイン・ゲート接続点に、トランジ
スタ123のソースはトランジスタ124のドレイン・
ゲート接続点に接続され、トランジスタ124のソース
は接地されている。P型MO8電界効果トランジスタ1
4のドレインは、2段直列接続されたN型MO8電圧効
果トランジスタ151.152の1段目のトランジスタ
151のドレイン・ゲート接続点に、トランジスタ15
1のソースは2段目のトランジスタ152のドレイン・
ゲート接続点に接続され、トランジスタ152のソース
は接地されている。トランジスタ11および121のド
レイン接続点aは抵抗R1を介して演算増幅!S16の
反転入力に、トランジスタ14および15のドレイン接
続点すは抵抗R2を介して演算増幅器16の非反転入力
に接続されている。また、演算増幅器16の非反転入力
は抵抗R4を介して接地され、反転入力は抵抗R3を介
して演算増幅器16の出力端子と端子13に接続されて
いる。 P型MO8電圧効果トランジスタ11は微小電流、例え
ば1μAを流すように設定する(第3図8領域)。トラ
ンジスタ11および121のドレイン接続点aの電圧は
、VTを0.7 vとすると周囲温度−40〜85℃の
範囲において、2.8v±0.5vの範囲となる。P型
MO8電界効果トランジスタ14は、N型MO3m界効
果トランジスタ151.152の移動度の温度特性と、
VTの温度特性が互いに打消し合う領域よりわずかに大
きな電流を流す様に設定する(第3図C領域)。このと
ぎトランジスタ151,152の1段当たりのドレイン
・ソース電圧は2XVTより大きくなり、その温度特性
はわずかに正の温度係数を持つ。 したがって、P型MO8電界効果トランジスタ14のf
f1l値とN型MO8電界効果トランジスタ151  
152の寸法を適当に選ぶことにより、トランジスタ1
4および151のドレイン接続点すの電圧を、周囲温度
−40〜85℃において3.4v±0.7■とすること
ができる。演算増幅器16および抵抗R1〜R4は減算
回路を構成する。 rfcRを2R1= 2R2−R3==R4と設定スル
ト、端713には、接続点すと接続点aの差電圧の2倍
の電圧が出力される。 定電圧発生回路2を構成するP型MO8電界効果トラン
ジスタ21は、ソースが十電源端子に、ゲートがP型M
O8電界効果トランジスタ31のドレイン・ゲート接続
点に接続されている。P型MO8電界効果トランジスタ
21のドレインは2段直列接続されたN型MO8電界効
果トランジスタ271のドレイン・ゲート接続点に、ト
ランジスタ271のソースはトランジスタ272のドレ
イン・ゲート接続点に接続され、トランジスタ272の
ソースは接地されている。P型MO3電界効果トランジ
スタ21は、N型MO8電界効果トランジスタ271.
272が、移動度の温度特性と、VTの温度特性が互い
に打消し合う領域(第3図8領域)となるようにIf流
を設定する。 このとき、トランジスタ271.272の1段当たりの
ドレイン・ソース電圧は約2・VTとなり、温度特性は
0となる。したがって、トランジスタ21.271のド
レイン接続点から引き出した出力端子23には約2.8
vの電圧が一40〜85℃の範囲一て安定に出力される
。 温度検出回路1と定電圧発生回路2は、同一のブ[]セ
スで作られるP型MO8電界効果トランジスタ11.1
4.21により定電流を流すため、相対誤差を無視でき
るほどに抑えることができる。また、同一・のプロセス
で作られるN型MO3電界効果トランジスタ121〜1
24.151152.27t 、272に定電流を流し
、電圧を発生させるため、製造プロセスによるばらつき
は相対誤差のみとなり、トリミングhゞ不要となる。 第5図は第2の実施例の出力電圧の温度特性を示す図で
ある。接続点aの電圧をa、接続点すの電圧をす、端子
13の電圧をC9端子23の電圧をdで示す。温度検出
手段1の出力電圧は0〜2.4v程度となり、アナログ
/ディジタル変換器3のMl電圧は高電圧側のみで良い
ため、定電圧発生回路2の出力端子は1つのみとするこ
とができる。 以上述べたように、N型MO8電界効果トランジスタに
流す電流を微小領域、温度係数を打消す領域(第3図A
、B)に設定することにより、製造プロセスのばらつき
に対して高安定な温度検出回路を実現できる。 〔発明の効果〕 以上説明したように本発明は、温度検出手段として、定
電流源と、定電流源の出力端子に直列接続された少なく
とも1段の、ドレイン端子とゲート端子が互いに接続さ
れた電界効果トランジスタの組を、少なくとも1組持つ
ことにより、通常のMO8製造ブ【】セスで安価に、高
安定に実現できる効果がある。
[1G input voltage range (2.3V to 3.3V)
By setting it to l, it becomes possible to use the performance of the analog/digital converter 3 to the maximum. In the constant voltage generating circuit 2 of FIG. 2, if the dimensions of the P-type MO8ff field effect transistors 21.24 are made equal, the currents flowing through the resistors 22.25 are equal. Therefore, it is possible to design the resistance value of the resistor 22 so that the output voltage at the terminal 23 is 3.3■, and the resistance value of the resistor 25 so that the output voltage at the terminal 26 is 2.3■. can. Furthermore, due to variations in the semiconductor manufacturing process, Ir! 1 The output voltage of the detection means 1 changes, but the resistance 2
2.25 can absorb variations in the manufacturing process by trimming with a laser or fuse. FIG. 4 shows a specific circuit of the second embodiment of the present invention. Of the temperature detection circuits, only the temperature detection means 1 and the constant voltage generation circuit 2 are shown. The temperature detection means 1 includes P-type MO8'Jtii field effect transistors 11 and 14 whose sources are connected to the power supply terminal and whose gates are connected to the P-type MO8'Jtii field effect transistors 11 and 14.
It is connected to the drain/gate connection point of the MO3 field effect transistor 31. The drain of the P-type MO8 field effect transistor 11 is connected to the train-gate connection point of the transistor 121 in the first stage of the four stages of N-type MO8 field effect transistors connected in series. Hereinafter, the source of the transistor 121 is connected to the drain-gate connection point of the transistor 122, the source of the transistor 122 is connected to the drain-gate connection point of the transistor 123, and the source of the transistor 123 is connected to the drain-gate connection point of the transistor 124.
The source of the transistor 124 is connected to the gate connection point, and the source of the transistor 124 is grounded. P-type MO8 field effect transistor 1
The drain of transistor 15 is connected to the drain-gate connection point of transistor 151 in the first stage of N-type MO8 voltage effect transistors 151 and 152 connected in series in two stages.
The source of 1 is the drain of the second stage transistor 152.
The source of the transistor 152 is connected to the gate connection point, and the source of the transistor 152 is grounded. The drain connection point a of transistors 11 and 121 is operationally amplified via resistor R1! The inverting input of S16 is connected to the drain connection point of transistors 14 and 15 via a resistor R2 to the non-inverting input of operational amplifier 16. Further, the non-inverting input of the operational amplifier 16 is grounded via a resistor R4, and the inverting input is connected to the output terminal of the operational amplifier 16 and the terminal 13 via a resistor R3. The P-type MO8 voltage effect transistor 11 is set so that a small current, for example 1 μA, flows therethrough (region 8 in FIG. 3). The voltage at the drain connection point a of the transistors 11 and 121 is in the range of 2.8v±0.5v in the ambient temperature range of -40 to 85°C, assuming that VT is 0.7v. The P-type MO8 field effect transistor 14 has the mobility temperature characteristics of the N-type MO3m field effect transistor 151,152,
The setting is made so that a slightly larger current flows than the region where the temperature characteristics of the VT cancel each other out (region C in FIG. 3). The drain-source voltage per stage of the switching transistors 151 and 152 is greater than 2XVT, and its temperature characteristics have a slightly positive temperature coefficient. Therefore, f of the P-type MO8 field effect transistor 14
f1l value and N-type MO8 field effect transistor 151
By appropriately selecting the dimensions of transistor 152,
The voltage at the drain connection points of 4 and 151 can be 3.4v±0.7■ at an ambient temperature of -40 to 85°C. Operational amplifier 16 and resistors R1 to R4 constitute a subtraction circuit. When rfcR is set as 2R1=2R2-R3==R4, a voltage twice as high as the differential voltage at the connection point a is output to the terminal 713. A P-type MO8 field effect transistor 21 constituting the constant voltage generation circuit 2 has a source connected to a power supply terminal and a gate connected to a P-type MO8 field effect transistor 21.
It is connected to the drain/gate connection point of the O8 field effect transistor 31. The drain of the P-type MO8 field effect transistor 21 is connected to the drain-gate connection point of two N-type MO8 field-effect transistors 271 connected in series, and the source of the transistor 271 is connected to the drain-gate connection point of the transistor 272. The source of is grounded. The P-type MO3 field effect transistor 21 is connected to the N-type MO8 field effect transistor 271.
The If flow is set so that 272 is a region (region 8 in FIG. 3) where the temperature characteristics of mobility and the temperature characteristics of VT cancel each other out. At this time, the drain-source voltage per stage of the transistors 271 and 272 becomes approximately 2·VT, and the temperature characteristic becomes 0. Therefore, the output terminal 23 drawn from the drain connection point of the transistor 21.271 has approximately 2.8
The voltage of V is stably output in the range of 140 to 85 degrees Celsius. The temperature detection circuit 1 and the constant voltage generation circuit 2 are P-type MO8 field effect transistors 11.1 made in the same process.
4.21 allows a constant current to flow, so relative errors can be suppressed to a negligible level. In addition, N-type MO3 field effect transistors 121 to 1 made by the same process.
Since a constant current is passed through 24.151152.27t and 272 to generate a voltage, the only variation due to the manufacturing process is a relative error, and trimming is not necessary. FIG. 5 is a diagram showing the temperature characteristics of the output voltage of the second embodiment. The voltage at connection point a is denoted by a, the voltage at connection point S is denoted by C9, the voltage at terminal 13 is denoted by C9, and the voltage at terminal 23 is denoted by d. The output voltage of the temperature detection means 1 is about 0 to 2.4V, and the Ml voltage of the analog/digital converter 3 only needs to be on the high voltage side, so the constant voltage generation circuit 2 can have only one output terminal. can. As mentioned above, the current flowing through the N-type MO8 field effect transistor can be controlled in a very small region and in a region where the temperature coefficient is canceled out (Fig. 3A).
, B), it is possible to realize a temperature detection circuit that is highly stable against variations in the manufacturing process. [Effects of the Invention] As explained above, the present invention uses a constant current source and at least one stage connected in series to the output terminal of the constant current source, the drain terminal and the gate terminal of which are connected to each other. By having at least one set of field effect transistors, there is an effect that it can be realized at low cost and with high stability using a normal MO8 manufacturing process.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は温度検出回路の一般的な構成図、第2図は、本
発明の第1の実施例の温度検出回路の回路図、第3図は
MO8電界効果トランジスタの電圧電流特性図、第4図
は本発明の第2の実施例の温度検出回路の回路図、第5
図は第2の実施例の出力電圧の温度特性図である。 1・・・温度検出手段、2・・・定電圧発生回路、3・
・・Nビットアブログ/ディジタル変換器、11゜14
.21.24.31・・・P型MO8電界効果トランジ
スタ、121〜12a、151,152゜271.27
2・・・N型MO8電界効果トランジスタ、13.23
.26・・・出力端子、22.25゜R1,R2,R3
,R4・・・抵抗、16・・・演算増幅器、32・・・
定電流源。
FIG. 1 is a general configuration diagram of a temperature detection circuit, FIG. 2 is a circuit diagram of a temperature detection circuit according to a first embodiment of the present invention, FIG. 3 is a voltage-current characteristic diagram of an MO8 field effect transistor, and FIG. 4 is a circuit diagram of a temperature detection circuit according to a second embodiment of the present invention, and FIG.
The figure is a temperature characteristic diagram of the output voltage of the second embodiment. DESCRIPTION OF SYMBOLS 1... Temperature detection means, 2... Constant voltage generation circuit, 3.
・・N-bit alog/digital converter, 11°14
.. 21.24.31...P-type MO8 field effect transistor, 121-12a, 151,152°271.27
2...N-type MO8 field effect transistor, 13.23
.. 26...Output terminal, 22.25°R1, R2, R3
, R4...Resistor, 16...Operation amplifier, 32...
Constant current source.

Claims (1)

【特許請求の範囲】 1、半導体基板上に集積された温度検出手段と、定電圧
発生回路と、温度検出手段の出力端子がアナログ入力端
子に、定電圧発生回路の出力端子が基準電圧端子に接続
されたアナログ/ディジタル変換器を有し、前記温度検
出手段の出力電圧アナログ/ディジタル変換したディジ
タル値を出力する温度検出回路において、 前記温度検出手段は、定電流源と、定電流源の出力端子
に直列接続された少なくとも1段の、ドレイン端子とゲ
ート端子が互いに接続された電界効果トランジスタの組
を、少なくとも1組持つことを特徴とする温度検出回路
[Claims] 1. A temperature detection means integrated on a semiconductor substrate, a constant voltage generation circuit, an output terminal of the temperature detection means being an analog input terminal, and an output terminal of the constant voltage generation circuit being a reference voltage terminal. In a temperature detection circuit that has an analog/digital converter connected and outputs a digital value obtained by converting the output voltage of the temperature detection means from analog to digital, the temperature detection means includes a constant current source and an output of the constant current source. 1. A temperature detection circuit comprising at least one set of field effect transistors in at least one stage connected in series to terminals, each having a drain terminal and a gate terminal connected to each other.
JP27892489A 1989-10-25 1989-10-25 Temperature detecting circuit Pending JPH03139873A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27892489A JPH03139873A (en) 1989-10-25 1989-10-25 Temperature detecting circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27892489A JPH03139873A (en) 1989-10-25 1989-10-25 Temperature detecting circuit

Publications (1)

Publication Number Publication Date
JPH03139873A true JPH03139873A (en) 1991-06-14

Family

ID=17603980

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27892489A Pending JPH03139873A (en) 1989-10-25 1989-10-25 Temperature detecting circuit

Country Status (1)

Country Link
JP (1) JPH03139873A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06276097A (en) * 1992-08-31 1994-09-30 Crystal Semiconductor Corp Method and equipment for calibrating monolithic voltage reference
JP2006071564A (en) * 2004-09-06 2006-03-16 Nec Corp Thin film semiconductor element, its drive circuit, and device using them
US7400208B2 (en) 2005-07-15 2008-07-15 Ricoh Company, Ltd. Temperature detector circuit and oscillation frequency compensation device using the same
US7801278B2 (en) 2008-03-26 2010-09-21 Kabushiki Kaisha Toshiba Rotary anode X-ray tube
CN104102033A (en) * 2014-07-14 2014-10-15 上海中航光电子有限公司 Array substrate, display panel and display device

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06276097A (en) * 1992-08-31 1994-09-30 Crystal Semiconductor Corp Method and equipment for calibrating monolithic voltage reference
JP2006071564A (en) * 2004-09-06 2006-03-16 Nec Corp Thin film semiconductor element, its drive circuit, and device using them
US8009162B2 (en) 2004-09-06 2011-08-30 Nec Corporation Thin-film semiconductor device, display device including the same, and method of driving display device
US8399951B2 (en) 2004-09-06 2013-03-19 Nec Corporation Thin-film semiconductor device
US7400208B2 (en) 2005-07-15 2008-07-15 Ricoh Company, Ltd. Temperature detector circuit and oscillation frequency compensation device using the same
US7741925B2 (en) 2005-07-15 2010-06-22 Ricoh Company, Ltd. Temperature detector circuit and oscillation frequency compensation device using the same
US7801278B2 (en) 2008-03-26 2010-09-21 Kabushiki Kaisha Toshiba Rotary anode X-ray tube
CN104102033A (en) * 2014-07-14 2014-10-15 上海中航光电子有限公司 Array substrate, display panel and display device
CN104102033B (en) * 2014-07-14 2017-05-17 上海中航光电子有限公司 Array substrate, display panel and display device

Similar Documents

Publication Publication Date Title
US20200073429A1 (en) Bandgap reference circuit and high-order temperature compensation method
US7411380B2 (en) Non-linearity compensation circuit and bandgap reference circuit using the same
US7622906B2 (en) Reference voltage generation circuit responsive to ambient temperature
US9898030B2 (en) Fractional bandgap reference voltage generator
US10671109B2 (en) Scalable low output impedance bandgap reference with current drive capability and high-order temperature curvature compensation
US11086348B2 (en) Bandgap reference circuit
US9122290B2 (en) Bandgap reference circuit
KR20000071425A (en) Current source
JPH06224648A (en) Reference-voltage generating circuit using cmos transistor circuit
US6844772B2 (en) Threshold voltage extraction circuit
KR20120080567A (en) Compensated bandgap
US11965783B2 (en) Temperature sensing circuit
US20070273352A1 (en) Reference current generating method and current reference circuit
US7843231B2 (en) Temperature-compensated voltage comparator
CN107425845B (en) Superposition operation circuit and floating voltage digital-to-analog conversion circuit
US20160252923A1 (en) Bandgap reference circuit
JPH03139873A (en) Temperature detecting circuit
CN111752328A (en) Bandgap reference voltage generating circuit
KR101567843B1 (en) High-precision CMOS bandgap reference circuit for providing low-supply-voltage
US10642304B1 (en) Low voltage ultra-low power continuous time reverse bandgap reference circuit
CN113885639A (en) Reference circuit, integrated circuit, and electronic device
GB2265478A (en) Reference voltage generating circuit
JP2754834B2 (en) Bandgap reference voltage generation circuit
US20240044717A1 (en) Cmos-based temperature sensor
CN114761903B (en) Reference voltage generating circuit