JPH0313812B2 - - Google Patents
Info
- Publication number
- JPH0313812B2 JPH0313812B2 JP15853185A JP15853185A JPH0313812B2 JP H0313812 B2 JPH0313812 B2 JP H0313812B2 JP 15853185 A JP15853185 A JP 15853185A JP 15853185 A JP15853185 A JP 15853185A JP H0313812 B2 JPH0313812 B2 JP H0313812B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- signal
- thyristor
- short
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000010304 firing Methods 0.000 claims description 5
- 230000001629 suppression Effects 0.000 claims description 4
- 238000001514 detection method Methods 0.000 description 10
- 238000010586 diagram Methods 0.000 description 10
- 230000000694 effects Effects 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
Landscapes
- Supply And Distribution Of Alternating Current (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は電力系統間の電力融通を行なう短絡
容量抑制装置に関するものである。DETAILED DESCRIPTION OF THE INVENTION [Industrial Application Field] The present invention relates to a short-circuit capacity suppression device that performs power interchange between power systems.
第6図は第5図に示す従来の短絡容量抑制装置
を適用した具体的回路を示すもので、図におい
て、1は第1の電力系統、2は第2の電力系統、
3は両電力系統1,2間を連系した短絡容量抑制
装置で、A,B,Cの各相用で構成されている。
4a,4b,4c及び5a,5b,5cは各電力
系統1,2と短絡容量抑制装置3との入出力端子
である。
FIG. 6 shows a specific circuit to which the conventional short-circuit capacity suppressing device shown in FIG. 5 is applied. In the figure, 1 is the first power system, 2 is the second power system,
Reference numeral 3 denotes a short-circuit capacity suppressing device that interconnects both power systems 1 and 2, and is configured for each phase of A, B, and C.
4a, 4b, 4c and 5a, 5b, 5c are input/output terminals between each power system 1, 2 and the short-circuit capacity suppressing device 3.
なお、A相、B相及びC相内は機能的に同等で
ある。したがつて、以下の説明はA相についての
み行なう。6,7は逆並列に接続されたサイリス
タで、複数個で構成されている。8は事故電流の
波高値を抑制する直列リアクトルで、連系効果に
支障のない値に選ばれている。9はサイリスタ
6,7に加わる電圧を検出する電圧変成器からな
る電圧検出器で、電圧信号10を出す。11は連
系電流を検出する電流変成器からなる電流検出
器、12は電流検出器11からの電流信号12を
受けて連系電流のレベルを判定する電流値判別器
で、所定の値以上のとき事故検出信号14を出
す。20は事故検出信号14がないとき、電圧信
号10に同期したゲート信号P1,P2を出すゲー
ト信号発生器で、事故検出信号14を受けるとゲ
ート信号P1,P2を止める。 Note that the A phase, B phase, and C phase are functionally equivalent. Therefore, the following explanation will be made only regarding the A phase. 6 and 7 are thyristors connected in antiparallel, and are composed of a plurality of thyristors. 8 is a series reactor that suppresses the peak value of the fault current, and its value has been selected so as not to interfere with the interconnection effect. A voltage detector 9 includes a voltage transformer that detects the voltage applied to the thyristors 6 and 7, and outputs a voltage signal 10. 11 is a current detector consisting of a current transformer that detects the interconnection current; 12 is a current value discriminator that receives the current signal 12 from the current detector 11 and determines the level of the interconnection current; When the accident detection signal 14 is generated. A gate signal generator 20 generates gate signals P 1 and P 2 in synchronization with the voltage signal 10 when there is no accident detection signal 14, and stops the gate signals P 1 and P 2 when the accident detection signal 14 is received.
va1,vb1及びvc1は第1の電力系統1側のA,B
及びC各相と大地間の電圧である。va2,vb2及び
vc2は第2の電力系統2側のA,B及びC各相と
大地間の電圧である。 v a1 , v b1 and v c1 are A and B on the first power system 1 side
and C are the voltages between each phase and ground. v a2 , v b2 and
v c2 is the voltage between each phase of A, B, and C on the second power system 2 side and the ground.
上記構成において、両電力系統1,2とも事故
が発生していない正常な連系状態では、両電力系
統1,2の電圧はほぼ同じで、位相も大きな差は
ない。また、ゲート信号発生器20は常にゲート
信号P1,P2を発生しているので、サイリスタ6,
7は常にいずれか一方が導通している。 In the above configuration, when both power systems 1 and 2 are in a normal interconnected state where no fault has occurred, the voltages of both power systems 1 and 2 are almost the same, and there is no large difference in phase. Furthermore, since the gate signal generator 20 always generates the gate signals P 1 and P 2 , the thyristor 6,
7, one of them is always conductive.
したがつて、両電力系統1,2間はリアクトル
8のインピーダンスを介して連系され、両電力系
統1,2の電圧および位相差が大きくないので、
連系電流は規定値以下となつている。 Therefore, the two power systems 1 and 2 are interconnected via the impedance of the reactor 8, and the voltage and phase difference between the two power systems 1 and 2 are not large.
The interconnection current is below the specified value.
この様子を第7図a〜dに示す。即ち、第7図
aはサイリスタ6,7の各端子と大地間との電圧
va1及びva2を示している。第7図bはその差電圧
で、サイリスタ6,7に印加される電圧である電
圧位相がほぼ90゜の時点でサイリスタ6へのゲー
ト信号P1が出力され、電流はサイリスタ6を通
つて180゜の期間流れる。サイリスタ7はちようど
サイリスタ6から180゜遅れてゲート信号P2を受け
てやはり180゜の期間通電する。この動作を順次く
り返して続け、連系電流としては第7図cの様に
連続した電流iaが流れており、この値は規定値以
下である。 This situation is shown in FIGS. 7a to 7d. That is, FIG. 7a shows the voltage between each terminal of the thyristors 6 and 7 and the ground.
v a1 and v a2 are shown. FIG. 7b shows the difference voltage. When the voltage phase applied to the thyristors 6 and 7 is approximately 90°, the gate signal P1 to the thyristor 6 is output, and the current flows through the thyristor 6 at 180°. It flows for a period of ゜. Thyristor 7 receives gate signal P2 with a delay of 180° from thyristor 6, and is also energized for a period of 180°. This operation is repeated one after another, and a continuous current i a flows as shown in FIG. 7c as the interconnection current, and this value is less than the specified value.
なお、第7図dには、A相以外のB相及びC相
に対するゲート信号P3,P4,P5及びP6もあわせ
て示してある。 Note that gate signals P 3 , P 4 , P 5 and P 6 for phases B and C other than phase A are also shown in FIG. 7d.
次に、第2の電力系統2の中で送電線の地絡あ
るいは短絡のような事故が発生した場合を考え
る。事故により第2の電力系統2の電圧が低下す
るので、両電力系統1,2間に大きな電圧差を生
じて、事故電流が第1の電力系統1から第2の電
力系統2へ流れ込むことになる。このことは両電
力系統1,2間を連系したことにより、事故電流
を増加させた(すなわち短絡容量を増大させた)
ことになるので、事故を除去する遮断器の責務を
考えると望ましいものではない。このため、事故
が発生すると直ちに短絡容量抑制装置のサイリス
タ6,7に対するゲート信号をすべて停止して非
導通状態とすれば第1の電力系統1から第2の電
力系統2へ流れ込む事故電流を直ちに遮断するこ
とができる。 Next, consider a case where an accident such as a ground fault or short circuit of a power transmission line occurs in the second power system 2. Since the voltage of the second power system 2 drops due to the accident, a large voltage difference occurs between the two power systems 1 and 2, and the fault current flows from the first power system 1 to the second power system 2. Become. This increased the fault current (that is, increased the short circuit capacity) by interconnecting both power systems 1 and 2.
Therefore, considering the responsibility of the circuit breaker to eliminate accidents, this is not desirable. For this reason, if an accident occurs, all gate signals to the thyristors 6 and 7 of the short-circuit capacity suppressing device are immediately stopped, and the fault current flowing from the first power system 1 to the second power system 2 is immediately stopped. Can be blocked.
したがつて、第2の電力系統2の中の事故回復
のための遮断器は、正常時は第1の電力系統1と
連系しているにもかからず、第1の電力系統1と
の連系を考えない遮断責務で良いことになる。 Therefore, although the circuit breaker for accident recovery in the second power system 2 is connected to the first power system 1 during normal times, it is connected to the first power system 1. It would be good to have a disconnection obligation that does not take into account interconnection.
従来の短絡容量抑制装置は以上のように構成さ
れているので、事故時においては一波のみ事故電
流が流れ、次にサイリスタがオフ(OFF)とな
つて、完全にしや断される。しかし、他回線での
事故があつた場合、電力系統を完全にしや断しな
いで、減流するだけで良い場合も考えられる。
Since the conventional short-circuit capacity suppressing device is configured as described above, in the event of a fault, only one wave of fault current flows, and then the thyristor is turned OFF and the fault current is completely cut off. However, if an accident occurs on another line, it may be possible to simply reduce the current without completely shutting down the power system.
例えば第5図に示すような他回線A点において
地絡事故が生じた場合、事故電流が流れ、短絡容
量抑制装置3が作動し、サイリスタ6,7は
OFFとなり、両電力系統1と2が完全に分離さ
れるため、系統が不安定になる可能性があるとい
う問題点があつた。 For example, if a ground fault occurs at point A of another line as shown in FIG.
OFF, and both power systems 1 and 2 are completely separated, which poses a problem in that the system may become unstable.
また、第5,6図に示す従来の短絡電流抑制装
置では、サイリスタ6,7の起動及び停止時にお
ける条件として、サイリスタ両端電圧を検出して
いるが、その電圧の範囲が起動時にはサイリスタ
の最小点弧電圧(例えば系統により異なるが
1KV程度)が必要であり、事故時には系統電圧
(例えば系統により異なるが345KV程度)にもな
る非常に広い範囲を検出することが出来る電圧変
成器が必要であり、起動時、低い電圧を精度よく
検出することが困難であるという問題点があつ
た。 In addition, in the conventional short-circuit current suppressing device shown in Figs. 5 and 6, the voltage across the thyristors is detected as a condition when starting and stopping the thyristors 6 and 7. Ignition voltage (for example, it varies depending on the system, but
(approximately 1KV) is required, and in the event of an accident, the system voltage (e.g., approximately 345KV, depending on the system) is required.A voltage transformer is required that can detect a very wide range. The problem was that it was difficult to detect.
この発明は上記のような問題点を解消するため
になさたもので、事故後の系統をより安定にし、
系統運用における信頼性を向上させる短絡電流抑
制装置を得ることを目的とする。 This invention was made to solve the problems mentioned above, and it makes the system more stable after an accident.
The purpose is to obtain a short-circuit current suppression device that improves reliability in system operation.
この発明に係る短絡容量抑制装置は、第1の電
力系統と第2の電力系統とを逆並列接続したサイ
リスタと並列に適当なリアクトルを入れ、前記第
1と第2の両電力系統間の連系電流を検出する電
流検出器とその電流値を判別する電流値判別器お
よび前記サイリスタの点弧信号を出力するゲート
信号発生器を設けたものである。
The short-circuit capacity suppressing device according to the present invention includes a suitable reactor inserted in parallel with a thyristor in which a first power system and a second power system are connected in antiparallel, and a suitable reactor is inserted in parallel with a thyristor that connects a first power system and a second power system in antiparallel. A current detector for detecting a system current, a current value discriminator for discriminating the current value, and a gate signal generator for outputting a firing signal for the thyristor are provided.
この発明におけるサイリスタと並列に接続され
たリアクトルは、サイリスタがOFFしたときに
も第1と第2の両電力系統を接続しているので、
事故後の系統をより安定にすることが出来る。ま
たサイリスタの起動及び停止時の条件としての信
号を該サイリスタの両端電圧から検出せず、両電
力系統間の連系電流から検出するので、検出精度
を上げて系統運用における信頼性を向上させるこ
とが出来る。
The reactor connected in parallel with the thyristor in this invention connects both the first and second power systems even when the thyristor is turned off.
The system can be made more stable after an accident. In addition, since the signal as a condition for starting and stopping the thyristor is not detected from the voltage across the thyristor but from the interconnection current between the two power systems, detection accuracy is increased and reliability in system operation is improved. I can do it.
以下、この発明の一実施例を前記第5図と同一
部分に同一符号を付した第1図について説明す
る。第1図において、15はサイリスタ6,7と
並列に接続したリアクトルである。
An embodiment of the present invention will be described below with reference to FIG. 1, in which the same parts as in FIG. 5 are denoted by the same reference numerals. In FIG. 1, 15 is a reactor connected in parallel with the thyristors 6 and 7.
前述と同様に他回線A点にて地絡事故が起こつ
た場合、事故電流が流れて、短絡容量抑制装置3
が作動し、サイリスタ6,7はOFFするが、サ
イリスタ6,7と並列に接続したリアクトル15
があるため、第1と第2の両系統1,2は連系さ
れたままとなる。また、事故電流は前記リアクト
ル15により抑制され、しや断器25は切れやす
くなり、両系統1,2は連系されたままであるた
め、系統の安定度が上がる。 Similarly to the above, if a ground fault occurs at point A of another line, the fault current will flow and the short circuit capacity suppression device 3
operates, and thyristors 6 and 7 turn off, but reactor 15 connected in parallel with thyristors 6 and 7
Therefore, both the first and second systems 1 and 2 remain interconnected. In addition, the fault current is suppressed by the reactor 15, the shield breaker 25 becomes more likely to break, and both systems 1 and 2 remain interconnected, thereby increasing the stability of the system.
第2図はこの発明の短絡容量抑制装置3を適用
した具体的な回路例を示すもので、前記第6図と
同一部材には同一符号を付して説明を省略する。
第2図において、16は電流信号13を監視する
電流値判別器で、第1と第2の両電力系統1,2
の連系電流が規定電流以上になると第1の信号と
して電流レベル検出信号17を出力する。18は
ANDゲートで上記電流値判別器16から出力さ
れた第2の信号としての事故検出信号14の反転
信号と上記電流レベル検出信号17とを入力とし
て、両信号のAND条件が成立したとき、サイリ
スタ6,7の点弧許可信号19を出力する。21
は点弧許可信号19を受けると、サイリスタ6,
7にそれぞれ交互に点弧信号P1,P2を出すゲー
ト信号発生器で、点弧許可信号19がないときは
ゲート信号P1,P2を出力しない。第3図はサイ
リスタ6,7がオフ(OFF)からオン(ON)に
なつたときの主要回路の動作の様子を示す電圧、
電流の波形図である。 FIG. 2 shows a specific example of a circuit to which the short-circuit capacity suppressing device 3 of the present invention is applied, and the same members as in FIG.
In FIG. 2, 16 is a current value discriminator that monitors the current signal 13, and is used for both the first and second power systems 1 and 2.
When the interconnection current exceeds a specified current, a current level detection signal 17 is output as a first signal. 18 is
The AND gate inputs the inverted signal of the accident detection signal 14 as the second signal output from the current value discriminator 16 and the current level detection signal 17, and when the AND condition of both signals is satisfied, the thyristor 6 , 7 outputs the ignition permission signal 19. 21
When receiving the ignition permission signal 19, the thyristor 6,
The gate signal generator 7 alternately outputs firing signals P 1 and P 2 respectively, and does not output gate signals P 1 and P 2 when there is no firing permission signal 19. Figure 3 shows the voltages that show how the main circuits operate when the thyristors 6 and 7 change from OFF to ON.
It is a waveform diagram of a current.
一方、両電力系統1,2の連系電流が小さくな
り、連系電流を検出した電流検出器11からの電
流信号13が所定値以下となつたとき、電流値判
別器16は電流検出信号22を出力する。ゲート
信号発生器21は電流検出信号22を受けるとサ
イリスタ6,7をオフ(OFF)にする。第4図
はサイリスタ6,7がオン(ON)からオフ
(OFF)になつたときの主要回路の動作の様子を
示す電圧、電流の波形図である。 On the other hand, when the interconnection currents of both power systems 1 and 2 become small and the current signal 13 from the current detector 11 that detects the interconnection current becomes less than a predetermined value, the current value discriminator 16 uses the current detection signal 22 Output. When the gate signal generator 21 receives the current detection signal 22, it turns off the thyristors 6 and 7. FIG. 4 is a voltage and current waveform diagram showing how the main circuit operates when the thyristors 6 and 7 are turned from on to off.
上記実施例における電流レベル判別器12は、
周知されているコンパレータを使用できる。また
マイクロコンピユータを使用してソフトウエアで
構成することもできる。 The current level discriminator 12 in the above embodiment is as follows:
Any known comparator can be used. It can also be constructed using software using a microcomputer.
以上のように、この発明によれば、両電力系統
間に逆並列接続したサイリスタと並列にリアクト
ルを接続したので、両電力系統は前記リアクトル
を介して事故後も連系されているため、系統をよ
り安定にすることができる。また、前記サイリス
タの起動及び停止時の条件としての信号を両電力
系統間の連系電流から検出することにより、その
連系電流が少ないときは連系する必要がなく、起
動時の最小電流を大きくして検出精度を上げるこ
とが出来、系統運用における信頼性を向上させる
ことが出来る等の効果が得られる。
As described above, according to the present invention, since the reactor is connected in parallel with the thyristor connected in anti-parallel between both power systems, both power systems are interconnected through the reactor even after an accident, so the system can be made more stable. In addition, by detecting the signal as a condition for starting and stopping the thyristor from the interconnection current between both power systems, there is no need to interconnect when the interconnection current is small, and the minimum current at startup can be reduced. By increasing the size, the detection accuracy can be increased, and the reliability in system operation can be improved.
第1図はこの発明の1実施例による短絡容量抑
制装置の回路図、第2図はその短絡容量抑制装置
を適用した具体的な回路図、第3図はサイリスタ
ON時の主要回路の動作の様子を示す電圧、電流
の波形図、第4図はサイリスタOFF時の主要回
路の動作の様子を示す電圧、電流の波形図、第5
図は従来の短絡容量抑制装置の回路図、第6図は
その短絡容量抑制装置を適用した具体的な回路
図、第7図はこの回路の電圧、電流および信号の
波形図である。
1は第1の電力系統、2は第2の電力系統、
6,7はサイリスタ、11は電流検出器、12は
電流値判別器、15はリアクトル、21はゲート
信号発生器。なお、各図中同一符号は同一又は相
当部分を示す。
Fig. 1 is a circuit diagram of a short-circuit capacity suppressing device according to an embodiment of the present invention, Fig. 2 is a specific circuit diagram to which the short-circuit capacity suppressing device is applied, and Fig. 3 is a circuit diagram of a thyristor.
Figure 4 is a voltage and current waveform diagram showing how the main circuit operates when the thyristor is turned on. Figure 5 is a voltage and current waveform diagram showing how the main circuit operates when the thyristor is turned off
FIG. 6 is a circuit diagram of a conventional short-circuit capacitance suppressing device, FIG. 6 is a specific circuit diagram to which the short-circuit capacitance suppressing device is applied, and FIG. 7 is a waveform diagram of voltage, current, and signal of this circuit. 1 is the first power system, 2 is the second power system,
6 and 7 are thyristors, 11 is a current detector, 12 is a current value discriminator, 15 is a reactor, and 21 is a gate signal generator. Note that the same reference numerals in each figure indicate the same or corresponding parts.
Claims (1)
接続したサイリスタにより連系して電力の融通を
行なう短絡容量抑制装置において、前記サイリス
タと並列接続されたリアクトルと、前記第1、第
2の両電力系統間の連系電流を検出する電流検出
器と、前記連系電流が所定値以上のとき第1の信
号を出力し、前記電流検出器で検出した電流が所
定値以上のとき第2の信号を出力する電流値判別
器と、前記第1の信号と前記第2の信号の反転信
号とのAND条件が成立したとき前記サイリスタ
の点弧信号を出力するゲート信号発生器とを備え
たことを特徴とする短絡容量抑制装置。 2 第1、第2の両電力系統の連系電流が所定値
以下のとき、電流値判別器からサイリスタの点弧
信号をブロツクする信号を出力し、前記サイリス
タをオフ(OFF)にすることを特徴とする特許
請求の範囲第1項記載の短絡容量抑制装置。[Scope of Claims] 1. A short-circuit capacity suppression device that interconnects a first power system and a second power system using thyristors connected in antiparallel to exchange power, comprising a reactor connected in parallel with the thyristor, and a reactor connected in parallel with the thyristor. , a current detector that detects the interconnection current between the first and second power systems; and a current detector that outputs a first signal when the interconnection current is a predetermined value or more, and a current detected by the current detector. a current value discriminator that outputs a second signal when is greater than a predetermined value; and outputs a firing signal for the thyristor when an AND condition of the first signal and an inverted signal of the second signal is satisfied. A short circuit capacitance suppressing device comprising a gate signal generator. 2. When the interconnection current of both the first and second power systems is below a predetermined value, the current value discriminator outputs a signal that blocks the firing signal of the thyristor to turn off the thyristor. A short-circuit capacity suppressing device according to claim 1.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15853185A JPS6218933A (en) | 1985-07-18 | 1985-07-18 | Short circuit capacity suppressor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15853185A JPS6218933A (en) | 1985-07-18 | 1985-07-18 | Short circuit capacity suppressor |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6218933A JPS6218933A (en) | 1987-01-27 |
JPH0313812B2 true JPH0313812B2 (en) | 1991-02-25 |
Family
ID=15673763
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP15853185A Granted JPS6218933A (en) | 1985-07-18 | 1985-07-18 | Short circuit capacity suppressor |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6218933A (en) |
-
1985
- 1985-07-18 JP JP15853185A patent/JPS6218933A/en active Granted
Also Published As
Publication number | Publication date |
---|---|
JPS6218933A (en) | 1987-01-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS62156576A (en) | Method and device for testing trouble of control turn-off semiconductor element | |
JPH0753037B2 (en) | Inverter protector | |
JPH0313812B2 (en) | ||
EP0087700A1 (en) | System for detecting a predetermined phase relation between two input electrical quantities detected from an electric power system | |
JP2603528B2 (en) | AA neutral line open phase detection point extension unit | |
JPS6018174B2 (en) | Reactive power supply device | |
JP4921656B2 (en) | Power system accident detection device | |
JPH04312315A (en) | Current differential relay unit | |
SU1376188A1 (en) | Arrangement for switching over the taps of transformer winding under load | |
JPH04331464A (en) | Converter | |
JPH0245423B2 (en) | TANRAKUYORYOYOKUSEISOCHI | |
JPS6412168B2 (en) | ||
JPH01259714A (en) | Protective device for power converter | |
JPH0847242A (en) | Fault detector of voltage-type self-excited converter | |
JPS5814137B2 (en) | Busbar selection relay device | |
JPH0866047A (en) | Voltage type power converter | |
JP3746552B2 (en) | Abnormality confirmation method of instantaneous voltage drop countermeasure device | |
JPS614472A (en) | Inverter device | |
JPH0222631B2 (en) | ||
JPS59129585A (en) | Inverter | |
JPS6212372A (en) | Forcible commutation circuit of thyristor switch | |
JPH0888982A (en) | Overcurrent protecting device | |
JPS61109416A (en) | Ground protective relay device | |
JPH0216651B2 (en) | ||
JPH04165964A (en) | Protector for power semiconductor element |