JPH0313770Y2 - - Google Patents

Info

Publication number
JPH0313770Y2
JPH0313770Y2 JP1980032887U JP3288780U JPH0313770Y2 JP H0313770 Y2 JPH0313770 Y2 JP H0313770Y2 JP 1980032887 U JP1980032887 U JP 1980032887U JP 3288780 U JP3288780 U JP 3288780U JP H0313770 Y2 JPH0313770 Y2 JP H0313770Y2
Authority
JP
Japan
Prior art keywords
terminal
transistor
base
diode
transistors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP1980032887U
Other languages
Japanese (ja)
Other versions
JPS56137221U (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP1980032887U priority Critical patent/JPH0313770Y2/ja
Publication of JPS56137221U publication Critical patent/JPS56137221U/ja
Application granted granted Critical
Publication of JPH0313770Y2 publication Critical patent/JPH0313770Y2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Continuous-Control Power Sources That Use Transistors (AREA)
  • Control Of Ac Motors In General (AREA)
  • Ac-Ac Conversion (AREA)
  • Control Of Electrical Variables (AREA)

Description

【考案の詳細な説明】 本考案は交流電源をトランジスタによるスイツ
チング制御することにより、コンデンサモータな
どの誘導性負荷の出力を可変とした出力可変誘導
性負荷回路に関する。
[Detailed Description of the Invention] The present invention relates to a variable output inductive load circuit in which the output of an inductive load such as a capacitor motor is made variable by controlling an AC power supply by switching using transistors.

従来この種の回路では、第1図に示すように、
交流電源3の出力端にそれぞれ接続された第1端
子と第2端子2とからなる一対の交流電源受電端
子の間に、逆並列にダイオード8,9,10,1
1がそれぞれ接続された第1ないし第4の4個の
トランジスタ4,5,6,7がこの順に直列に接
続され、さらに第1と第2のトランジスタ4,5
からなる第1組スイツチの両端に誘導性負荷12
が接続されている。なお、第1組スイツチの第1
と第2のトランジスタ4,5の導通方向および第
2組スイツチの第3と第4のトランジスタ6,7
の導通方向は、NPNトランジスタの場合は互い
に向き合う方向、PNPトランジスタの場合は互
いに逆方向関係にあるため、それぞれの組のトラ
ンジスタのベースを共通にしてベース電流を流す
ことにより各組毎に双方向導通特性が与えられ
る。
Conventionally, in this type of circuit, as shown in Figure 1,
Diodes 8, 9, 10, 1 are connected in antiparallel between a pair of AC power receiving terminals consisting of a first terminal and a second terminal 2 connected to the output ends of the AC power supply 3, respectively.
Four transistors 4, 5, 6, and 7 are connected in series in this order, and the first and second transistors 4, 5 are connected to each other in series.
An inductive load 12 is placed on both ends of the first set of switches consisting of
is connected. In addition, the first switch of the first set of switches
and the conduction direction of the second transistors 4 and 5 and the third and fourth transistors 6 and 7 of the second set of switches.
The conduction directions of NPN transistors are opposite to each other, and PNP transistors are opposite to each other. Therefore, by making the bases of the transistors in each group common and allowing the base current to flow, it is possible to conduct bidirectional conduction for each group. Conductive properties are given.

この回路で、誘導性負荷(以下単に負荷とい
う)12の出力を変えるには、第1組スイツチの
共通ベースには直接、第2組スイツチの共通ベー
スにはインバータ14を通して、パルス発生器1
3からデユーテイ可変のパルスを加え、第1組ス
イツチと第2組スイツチとを交互にオン・オフす
ることにより、行なわれる。すなわち、第2組ス
イツチがオンで第1組スイツチがオフのときは、
電源3から負荷12に電流が流れ込み、第2組ス
イツチがオフとなつて負荷に流れ込む電力が零に
なると同時に第1組スイツチがオンとなつている
ため、誘導性負荷12の蓄積エネルギーによる電
流を第1組スイツチの方に分流させて、スイツチ
オフのときに誘導性負荷端に通常発生する異常過
渡電圧を防止しながら、オン・オフ時間の比率を
変えて負荷電力は制御される。
In this circuit, to change the output of the inductive load (hereinafter simply referred to as load) 12, the pulse generator 1 is connected directly to the common base of the first set of switches, and through the inverter 14 to the common base of the second set of switches.
This is done by applying variable duty pulses from 3 onwards and alternately turning on and off the first set of switches and the second set of switches. In other words, when the second set of switches is on and the first set of switches is off,
Current flows from the power supply 3 to the load 12, and the second set of switches is turned off and the power flowing into the load becomes zero.At the same time, the first set of switches is on, so that the current due to the accumulated energy of the inductive load 12 is turned on. The load power is controlled by varying the on/off time ratio by shunting the current to the first set of switches to prevent abnormal voltage transients that would normally occur at the inductive load end when the switch is turned off.

しかし、ベース駆動パルスによるトランジスタ
のオン・オフ動作では、ベース蓄積キヤリアのた
めに、オン動作に対しオフ動作に若干の遅れを伴
なう。したがつて、第1組スイツチと第2組スイ
ツチとの交互の切替えに際し両スイツチが共にオ
ン状態となる期間があり、この期間に負荷を通ら
ない短絡電流が第1端子と第2端子との間に流
れ、トランジスタの過負荷を引起すので、第1組
スイツチと直列に保護抵抗15を挿入する必要が
あつた。
However, in the on/off operation of the transistor by the base drive pulse, there is a slight delay in the off operation compared to the on operation due to base accumulated carriers. Therefore, when switching between the first set of switches and the second set of switches, there is a period in which both switches are in the on state, and during this period, short-circuit current that does not pass through the load flows between the first and second terminals. Since the current flows between the two switches and causes an overload of the transistor, it was necessary to insert a protective resistor 15 in series with the first set of switches.

本考案の目的は、電流のオン・オフ切替えに際
し短絡電流回路が形成されることのない、したが
つてトランジスタ保護低抗も不要とされ、かつ能
率の改善された出力可変誘導性負荷回路を提供す
ることにある。
The purpose of the present invention is to provide a variable output inductive load circuit that does not form a short current circuit when switching the current on and off, thus eliminating the need for a transistor protection resistor and improving efficiency. It's about doing.

本考案の出力可変誘導性負荷回路は、第1端子
と第2端子とからなる一対の交流電源受電端子
と、逆並列にダイオードが接続されかつ第1から
第4の順で前記第1と第2端子との間に直列に接
続された第1ないし第4の4個のトランジスタ
と、導通方向が互いに逆方向関係にある前記第3
と第4のトランジスタを一組としたものに並列に
接続された誘導性負荷と、前記第1端子と第3の
トランジスタのベースとの間および前記第2端子
と第2のトランジスタのベースとの間にそれぞれ
接続された抵抗と、導通方向が互いに逆方向関係
にある前記第1と第4のトランジスタのベースに
加えるデユーテイ可変のパルスを発生するパルス
発生器とを含む構成を有する。
The variable output inductive load circuit of the present invention has a pair of AC power receiving terminals consisting of a first terminal and a second terminal, and a diode connected in antiparallel to the first and second terminals in the order of first to fourth. four first to fourth transistors connected in series between the two terminals, and the third transistor whose conduction directions are opposite to each other.
and a fourth transistor, and an inductive load connected in parallel to the set of transistors; The transistor has a configuration including a resistor connected therebetween, and a pulse generator that generates a variable duty pulse to be applied to the bases of the first and fourth transistors whose conduction directions are opposite to each other.

つぎに本考案を実施例により説明する。 Next, the present invention will be explained with reference to examples.

第2図は本考案の一実施例の回路図である。 FIG. 2 is a circuit diagram of an embodiment of the present invention.

第2図において、第1端子1と第2端子2との
間に、ダイオードが逆並列に接続された4個のト
ランジスタ4,5,6,7が直列に接続されてい
るのは従来例と同じであるが、第2図の場合、互
いに向き合う導通方向で直列な第2と第3の
NPNトランジスタ5,6が第1組スイツチとな
り、その両端間に誘導性負荷12が接続されてい
る。他方、第2組スイツチは、負荷12を間には
さんで導通方向が互いに向き合う方向で両側に分
れた第1と第4のトランジスタ4と7とから形成
されている。そして、第1端子1と第3のトラン
ジスタ6のベース間との間および第2端子2と第
2のトランジスタ5のベースとの間に抵抗16と
17とがそれぞれ接続されている。それからデユ
ーテイ可変パルス発生回路13からは第2組スイ
ツチのトランジスタのみにデユーテイ可変パルス
が加えられる。
In Fig. 2, four transistors 4, 5, 6, and 7 with diodes connected in antiparallel are connected in series between the first terminal 1 and the second terminal 2, unlike the conventional example. However, in the case of Fig. 2, the second and third
NPN transistors 5 and 6 constitute a first set of switches, and an inductive load 12 is connected between both ends thereof. On the other hand, the second set of switches is formed of first and fourth transistors 4 and 7 separated on both sides with the load 12 in between and conduction directions facing each other. Resistors 16 and 17 are connected between the first terminal 1 and the base of the third transistor 6 and between the second terminal 2 and the base of the second transistor 5, respectively. Then, variable duty pulses are applied from the variable duty pulse generating circuit 13 only to the transistors of the second set of switches.

また、第3図a〜dはそれぞれ第2図に示す出
力可変誘導性負荷回路の動作を説明するための主
要各部の波形図である。
Further, FIGS. 3a to 3d are waveform diagrams of main parts for explaining the operation of the variable output inductive load circuit shown in FIG. 2, respectively.

このような本考案回路における動作について第
2図および第3図a〜dを参照して説明する。
The operation of the circuit of the present invention will be explained with reference to FIG. 2 and FIGS. 3a to 3d.

まず、第2図に示す交流電源3の端子1が正、
端子2が負で且つパルス発生回路13からのパル
スによりトランジスタ4がオン状態となつている
場合には、端子1より抵抗16,トランジスタ6
のベース・コレクタ,ダイオード11を通り端子
2に至る電流が流れている。
First, the terminal 1 of the AC power supply 3 shown in FIG.
When the terminal 2 is negative and the transistor 4 is turned on by the pulse from the pulse generating circuit 13, the resistor 16 and the transistor 6 are connected from the terminal 1.
A current flows through the base-collector of the diode 11 and reaches the terminal 2.

すなわち一般にトランジスタ6のようなNPN
トランジスタの基本構造は、N形半導体とP形半
導体とN形半導体との接続体となつており、P形
半導体に接続されている端子をベース、一方のN
形半導体に接続されている端子をコレクタ、他方
のN形半導体に接続されている端子をエミツタと
呼んでいる。したがつてベース・エミツタ間はP
形半導体とN形半導体との接続体、すなわちダイ
オードの構造となつているため、ベースの電位が
エミツタの電位よりある程度以上(例えば0.6V
程度)高い場合には、ベースからエミツタに向け
て電流が流れる。これと同様にベース・コレクタ
間もP形半導体とN形半導体との接続体、すなわ
ちダイオードの構造となつているため、ベースの
電位がコレクタの電位よりなる程度以上(例えば
0.6V程度)高い場合には、ベースからコレクタ
に向けて電流が流れる。
That is, generally NPN like transistor 6
The basic structure of a transistor is a connected body of an N-type semiconductor, a P-type semiconductor, and an N-type semiconductor.The terminal connected to the P-type semiconductor is the base, and one of the N-type semiconductors is the base.
The terminal connected to the N-type semiconductor is called the collector, and the terminal connected to the other N-type semiconductor is called the emitter. Therefore, the distance between the base and emitter is P
Since it has a diode structure, which is a connection between a type semiconductor and an N type semiconductor, the base potential is higher than the emitter potential by a certain degree (for example, 0.6V).
degree), current flows from the base to the emitter. Similarly, since the base-collector is connected to a P-type semiconductor and an N-type semiconductor, that is, it has a diode structure, the potential of the base is higher than the potential of the collector (for example,
(about 0.6V), current flows from the base to the collector.

本状態では、トランジスタ6のベースが電源の
正側、コレクタが負側に接続された状態となるた
め、ベースからコレクタに向けて電流が流れるこ
とになる。
In this state, the base of the transistor 6 is connected to the positive side of the power supply, and the collector is connected to the negative side of the power supply, so that current flows from the base to the collector.

また、第3図a〜dに示す時刻t1のように、端
子1からトランジスタ4,誘導性負荷12,ダイ
オード11を通り端子2に至る電流も流れる。こ
の時、トランジスタ5のベースには電流が流れな
いためトランジスタ5はオフ状態であり、またダ
イオード9のカソードには正の電圧が印加される
ためダイオード9にも電流は流れない。
Further, as at time t1 shown in FIGS. 3A to 3D, a current also flows from the terminal 1 through the transistor 4, the inductive load 12, and the diode 11 to the terminal 2. At this time, since no current flows through the base of the transistor 5, the transistor 5 is in an off state, and since a positive voltage is applied to the cathode of the diode 9, no current flows through the diode 9 either.

次に、パルス発生回路13からのパルスがなく
なりトランジスタ4がオフ状態になると、誘導性
負荷12の蓄積エネルギーにより、流れていた電
流を継続させる方向に誘導性負荷12に電圧が発
生し、トランジスタ6のコレクタに正の電圧が印
加されるとともに、端子1より抵抗16,トラン
ジスタ6のベース・エミツタ,ダイオード9,誘
導性負荷12,ダイオード11を通り端子2の至
る電流が流れるため、トランジスタ6がオン状態
になり、第3図a〜dに示す時刻t2のように、誘
導性負荷12からトランジスタ6,ダイオード9
を通り誘導性負荷12に至る環流電流が流れる。
Next, when the pulse from the pulse generating circuit 13 disappears and the transistor 4 turns off, the accumulated energy of the inductive load 12 generates a voltage in the inductive load 12 in the direction of continuing the current flowing, and the transistor 4 A positive voltage is applied to the collector of , and a current flows from terminal 1 through resistor 16, the base/emitter of transistor 6, diode 9, inductive load 12, and diode 11 to terminal 2, so transistor 6 turns on. As shown at time t2 shown in FIGS. 3a to 3d, the transistor 6 and diode 9 are
A circulating current flows through the inductive load 12.

次に、再度パルス発生回路13からのパルスに
よりトランジスタ4がオン状態となると、トラン
ジスタ5のベースには電流が供給されていないた
めトランジスタ5はオフ状態であり、ダイオード
9のカソードに正の電圧が印加されるので、ダイ
オード9には電流が流れなくなり、第3図a〜d
に示す時刻t1と同様の動作に戻る。
Next, when the transistor 4 is turned on again by a pulse from the pulse generating circuit 13, the transistor 5 is turned off because no current is supplied to the base of the transistor 5, and a positive voltage is applied to the cathode of the diode 9. As a result, current no longer flows through the diode 9, and as shown in Fig. 3 a to d.
The operation returns to the same operation as at time t 1 shown in .

以上は交流電源3の端子1が正、端子2が負の
場合を説明したが、逆に交流電源3の端子1が正
で端子2が負の場合も同様の動作となる。すなわ
ち、トランジスタ4と7,ダイオード8と11,
抵抗16と17,トランジスタ6と5,ダイオー
ド10と9を各々置き換えた動作となるだけであ
り、詳細については省略する。
The case where the terminal 1 of the AC power supply 3 is positive and the terminal 2 is negative has been described above, but the operation is similar when the terminal 1 of the AC power supply 3 is positive and the terminal 2 is negative. That is, transistors 4 and 7, diodes 8 and 11,
The operation is simply that the resistors 16 and 17, the transistors 6 and 5, and the diodes 10 and 9 are replaced, respectively, and the details will be omitted.

更に、交流電源3の極性の切り換わり時点の動
作について説明する。
Furthermore, the operation at the time of switching the polarity of the AC power supply 3 will be explained.

例えば、第3図a〜dに示す時刻t3の直前にお
いては、前述のとおり、端子1より抵抗16,ト
ランジスタ6のベース・コレクタ,ダイオード1
1を通り端子2に至る電流が流れているが、交流
電源3の電圧がトランジスタ6のベース・コレク
タ間に流れるに必要な電圧(例えば、0.6V)と、
ダイオード11の順方向電圧降下(例えば、
0.6V)との和以下になると、トランジスタ6の
ベースに流れ込む電流がなくなる。
For example, just before time t3 shown in FIGS. 3a to 3d, as described above, the terminal 1 connects the resistor 16, the base and collector of the transistor 6, and the diode 1.
A current is flowing through 1 to terminal 2, but the voltage (for example, 0.6V) required for the voltage of AC power supply 3 to flow between the base and collector of transistor 6,
Forward voltage drop of diode 11 (for example,
0.6V), no current flows into the base of transistor 6.

すなわち交流電源3の電圧をV3,上記回路
(端子1→抵抗16→トランジスタ6のベース・
コレクタ→ダイオード11→端子2)を流れる電
流をIbとし、抵抗16の抵抗値をR16とすると、 IB=V3−0.6V−0.6V/R16となり、 電源電圧V3が1.2V(すなわちトランジスタ6の
ベース・コレクタ間に電流が流れるのに必要な電
圧とダイオード11の順電圧降下との和)となる
とトランジスタ6にベース電流IBは流れなくな
る。
In other words, the voltage of AC power supply 3 is set to V 3 , and the circuit described above (terminal 1 → resistor 16 → base of transistor 6
If the current flowing through the collector → diode 11 → terminal 2 is I b , and the resistance value of the resistor 16 is R 16 , then I B = V 3 −0.6V − 0.6V/R 16 , and the power supply voltage V 3 is 1.2V. (that is, the sum of the voltage required for current to flow between the base and collector of transistor 6 and the forward voltage drop of diode 11), the base current I B will no longer flow through transistor 6.

尚、シリコン系のダイオードおよびトランジス
タのベース・コレクタ間のダイオードなどは、
0.6V程度以上に電圧を上げると、急に電流が流
れ出す。
In addition, silicon-based diodes and diodes between the base and collector of transistors, etc.
When the voltage is increased to about 0.6V or higher, current suddenly begins to flow.

例えば、50Hz,AC100Vの交流電源3が(0.6V
+0.6V)からOVとなる時間、 の間はトランジスタ6のベースに電流が流れず、
トランジスタがオン状態を継続する若干の時間
(数μS程度)に対して十分時間的な余裕がある。
従つて、端子2からトランジスタ7,トランジス
タ6,トランジスタ5もしくはダイオード9,ダ
イオード8を経るような短絡電流は流れない。
For example, if AC power supply 3 of 50Hz, AC100V is (0.6V
+0.6V) to OV, During this period, no current flows to the base of transistor 6,
There is sufficient time for the transistor to remain on for a short period of time (approximately several microseconds).
Therefore, no short circuit current flows from terminal 2 through transistor 7, transistor 6, transistor 5 or diode 9, diode 8.

また、トランジスタ4,7ともオフ状態で、第
3図a〜dに示す時刻t4のように、交流電源3の
極性が切り換わる場合の動作は、時刻t4の直前で
は端子2から抵抗17,トランジスタ5のベー
ス・エミツタ,ダイオード10,負荷12,ダイ
オード8を通り端子1に電流が流れてトランジス
タ5がオン状態になつているため、誘導性負荷1
2からトランジスタ5,ダイオード10を通り誘
導性負荷12に至る環流電流が流れる。
Further, when both the transistors 4 and 7 are in the off state and the polarity of the AC power supply 3 is switched as at time t4 shown in FIG. , the current flows through the base and emitter of transistor 5, diode 10, load 12, and diode 8 to terminal 1, turning transistor 5 on, so that inductive load 1
A circulating current flows from the transistor 2 through the transistor 5 and the diode 10 to the inductive load 12.

更に、交流電源3の電圧がトランジスタ5のベ
ース電流を流すのに必要な電圧、すなわちトラン
ジスタ5のベース・エミツタ間電圧(例えば、
0.6V),ダイオード10の順方向電圧降下(例え
ば、0.6V),ダイオード8の順方向電圧降下(例
えば、0.6V)の和以下となり、しかも極性が反
転すると、誘導性負荷12からダイオード8,交
流電源3,抵抗17,トランジスタ5のベース・
エミツタ,ダイオード10を通り誘導性負荷12
に至る電流が流れるため、トランジスタ5はオン
状態を継続し、環流電流が流れ続ける。なお、こ
の場合、誘導性負荷12からダイオード8,抵抗
16,トランジスタ6のベース・コレクタを通り
誘導性負荷12に至る電流も流れるが、わずかし
か流れないため、前記環流電流に影響は及ぼさな
い。また、誘導性負荷12の蓄積エネルギーがな
くなると、端子1から抵抗16,トランジスタ6
のベース・コレクタ,ダイオード11を通り端子
3に至る電流のみとなる。
Furthermore, the voltage of the AC power supply 3 is the voltage necessary for the base current of the transistor 5 to flow, that is, the voltage between the base and emitter of the transistor 5 (for example,
0.6V), the forward voltage drop of diode 10 (for example, 0.6V), and the forward voltage drop of diode 8 (for example, 0.6V). AC power supply 3, resistor 17, base of transistor 5
Inductive load 12 through the emitter and diode 10
Since the current flows, the transistor 5 remains on, and the circulating current continues to flow. In this case, a current also flows from the inductive load 12 through the diode 8, the resistor 16, and the base/collector of the transistor 6 to the inductive load 12, but only a small amount flows and does not affect the circulating current. Furthermore, when the stored energy of the inductive load 12 is exhausted, the resistor 16 and the transistor 6 are connected to the terminal 1.
The current flows only through the base, collector, and diode 11 to the terminal 3.

以上説明したように、本実施例は第2と第3の
トランジスタ5と6で形成された第1組スイツチ
は負荷12を側路する導通方向に対しては必らず
オフであるから第2組のスイツチと同時にオンと
なることはない。また、負荷12の過渡電圧によ
る環流回路に対しては必らずオン状態とされてい
るので、負荷12の両端に異常過渡電圧は発生し
ない。
As explained above, in this embodiment, since the first set of switches formed by the second and third transistors 5 and 6 are always off in the conduction direction that bypasses the load 12, the second set of switches is It will not turn on at the same time as the other switch. Furthermore, since the freewheeling circuit caused by the transient voltage of the load 12 is always turned on, no abnormal transient voltage occurs across the load 12 .

したがつて、本考案によると、従来の第1図の
回路で必要とされたトランジスタの過負荷防止の
保護抵抗を設ける必要もなくなり、また、従来必
要であつたインバータも不要となるので、製造原
価を低くできるとともに、従来の短絡電流による
損失発生もなくなるので、その分の能率の改善効
果も得られる。
Therefore, according to the present invention, there is no need to provide a protection resistor to prevent overload of the transistor, which was required in the conventional circuit shown in FIG. Not only can the cost be lowered, but the conventional loss caused by short-circuit current is eliminated, so efficiency can be improved accordingly.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は従来の出力可変誘導性負荷回路の一例
の回路図、第2図は本考案の一実施例の回路図、
第3図a〜dはそれぞれ第2図に示す出力可変誘
導性負荷回路の動作を説明するための主要各部の
波形図である。 1……第1端子、2……第2端子、4,5,
6,7……第1ないし第4のトランジスタ、8,
9,10,11……逆並列ダイオード、12……
誘導性負荷、13……デーテイ可変パルス発生
器、15,16……抵抗。
FIG. 1 is a circuit diagram of an example of a conventional variable output inductive load circuit, and FIG. 2 is a circuit diagram of an embodiment of the present invention.
FIGS. 3a to 3d are waveform diagrams of main parts for explaining the operation of the variable output inductive load circuit shown in FIG. 2, respectively. 1...First terminal, 2...Second terminal, 4, 5,
6, 7...first to fourth transistors, 8,
9, 10, 11...Anti-parallel diode, 12...
Inductive load, 13... variable data pulse generator, 15, 16... resistance.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] 第1端子と第2端子とからなる一対の交流電源
受電端子と、逆並列にそれぞれダイオードが接続
されかつ第1から第4の順で前記第1端子と第2
端子との間に直列に接続された第1ないし第4の
4個のトランジスタと、導通方向が互いに逆方向
関係にある前記第2と第3のトランジスタを一組
としたものに並列に接続された誘導性負荷と、前
記第1端子と前記第3のトランジスタのベースと
の間および前記第2端子と前記第2のトランジス
タのベースとの間にそれぞれ接続された抵抗と、
導通方向が互いに逆方向関係にある前記第1と第
4のトランジスタのベースにテユーテイ可変の駆
動パルスを加えるパルス発生器とを含むことを特
徴とする出力可変誘導性負荷回路。
A pair of AC power receiving terminals consisting of a first terminal and a second terminal, and diodes connected in antiparallel to the first terminal and the second terminal in the order of first to fourth.
The transistor is connected in parallel to a set of four first to fourth transistors connected in series between the terminal and the second and third transistors whose conduction directions are opposite to each other. a resistor connected between the first terminal and the base of the third transistor and between the second terminal and the base of the second transistor, respectively;
A variable output inductive load circuit comprising: a pulse generator that applies variable duty driving pulses to the bases of the first and fourth transistors whose conduction directions are opposite to each other.
JP1980032887U 1980-03-13 1980-03-13 Expired JPH0313770Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1980032887U JPH0313770Y2 (en) 1980-03-13 1980-03-13

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1980032887U JPH0313770Y2 (en) 1980-03-13 1980-03-13

Publications (2)

Publication Number Publication Date
JPS56137221U JPS56137221U (en) 1981-10-17
JPH0313770Y2 true JPH0313770Y2 (en) 1991-03-28

Family

ID=29628613

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1980032887U Expired JPH0313770Y2 (en) 1980-03-13 1980-03-13

Country Status (1)

Country Link
JP (1) JPH0313770Y2 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0713438Y2 (en) * 1984-10-25 1995-03-29 株式会社芝浦製作所 AC switching power supply control circuit
US4617508A (en) * 1984-11-02 1986-10-14 General Electric Company Reverse phase-control apparatus for multiplexing interconnections between power switching and control circuit modules
JPH0815393B2 (en) * 1985-03-07 1996-02-14 株式会社芝浦製作所 AC switching circuit
JP4739541B2 (en) * 2001-02-19 2011-08-03 河村電器産業株式会社 AC chopper device
JP5109061B2 (en) * 2007-02-07 2012-12-26 株式会社ワイディー・メカトロソリューションズ Current limit circuit

Also Published As

Publication number Publication date
JPS56137221U (en) 1981-10-17

Similar Documents

Publication Publication Date Title
US4161023A (en) Up-and-down chopper circuit
JPH0313770Y2 (en)
JPH0668709B2 (en) Voltage stabilizer
JPH0260093B2 (en)
JP2586601B2 (en) Current mirror circuit
EP0527641B1 (en) H-bridge flyback recirculator
JP3144654B2 (en) Output circuit for inductive load
JPS58110072A (en) Semiconductor device
JPH0334688B2 (en)
SU888330A1 (en) Control pulse shaper
SU1451816A1 (en) Device for controlling transistor switching element
JPH0140288Y2 (en)
SU1051716A1 (en) Semiconductor switch
JP3008029U (en) Turn-off time improvement circuit
JPS585435Y2 (en) Inverter touch gate gear bias warmer
SU995236A1 (en) Two-cyclic voltage converter
SU938350A1 (en) Transistor pulse-shaping device
JPS60234472A (en) Drive circuit for inverter
JPH0683579B2 (en) Power transistor base driver circuit
JPH07118906B2 (en) Snubber circuit
JP2661331B2 (en) Power supply circuit for base drive circuit
JPS58220470A (en) Semiconductor device
JPS6040739B2 (en) semiconductor switch
JPS6027269B2 (en) voltage conversion circuit
JPS5942554B2 (en) Chopper output circuit