JPH03136638A - 受波ディジタルビームフォーマ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明はフェーズドアルイソナーの新しい手法を用いた
受波ディジタルビームフォーマに関する。

（従来の技術） 超音波を被検体に照射すると生体組織を媒体として超音
波が伝送されるが、臓器等の組織や病変部等の音響イン
ピーダンスの差のある所から反射されて、送波した超音
波の一部が帰ってくる。超音波診断装置はこの反射波を
表示観察して診断する装置である。この超音波診断装置
において、被検体の断層撮影もしくは特定部位の撮影を
行うには、超音波の送波方向を特定する必要があり、超
音波探触子を手動もしくは機械的方法で動かし、て行う
方法があるが、平面状に並べた超音波探触子の多数のエ
レメントを電子制御することによってビーム集束とビー
ムの方向制御を行うフェーズドアレイ形超音波装置が多
く用いられる。この電子制御によるビームフォーミング
を行う装置がビームフォーマである。ビームフォーマに
は送波パルス又はＣＷ倍信号超音波ビームとする送波ビ
ームフォーマと、前記の超音波ビーム信号を各反射体の
距離情報もしくは移動情報を荷う信号に変換する受波ビ
ームフォーマとがあるが、ここでは受波ビームフォーマ
について考察する。

受波ビームフォーマはＬＣ梯子形デイレーライン群とア
ナログスイッチ群の組み合わせが主力である。基本的な
遅延加算回路には３つの形があり、その形式を第５図、
第６図及び第７図に示す。第５図はすべてのエレメント
１が必要長の可変デイレーライン２を持っていて、それ
ぞれの遅延を受けた受信信号が加算器３で加算される形
式のものである。第６図は各エレメント１の受波信号が
クロスポイントスイッチ４で切り替えられた１本のタッ
プ付きデイレーライン５の信号参入用タップ群へ入力信
号群を配分し、各タップに人力された信号はタップの位
置によって決まる遅延を受けて増幅器６で増幅され整相
される形式のものを示している。第７図は各エレメント
１の出力は小さな可変長デイレーライン群７を介して順
々に集積され、増幅器６で増幅され整相される。

（発明が解決しようとする課題） ところで、上記の３種類の方式のおいて、このビームフ
ォーミングをアナログ方式で行うにしても、ディジタル
方式で行うにしても、要するに多数のエレメントで受波
された空間的に分割された信号を切り替えることによっ
て、すべての必要なデイレ−マツプの作成を行おうとし
ていた。このような手法は、一つの平面上の回路を種々
に繋ぎ換えることによって、目的を達しており、空間分
割された信号の繋ぎ換えの問題として複雑化されていた
。

本発明は上記の点に鑑みてなされたもので、その目的は
、空間分割と時分割の系を上手に併用し、使い分けた新
しい手法の受波ディジタルビームフォーマを実現するこ
とにある。

（課題を解決するための手段） 前記の課題を解決する本発明は、フェーズドアレイ形超
音波探触子の各エレメントからの複素ディジタルデータ
を位相付けされるべき位相量に従って並べ直すスイッチ
メモリと該スイッチメモリが行うデータの並べ直しの情
報を供給するコントロールメモリとを有する時分割スイ
ッチと、該時分割スイッチにおいて単位毎に並べ直され
たデータを単位区画毎に累積加算する累積加算器とを具
備することを特徴とするものであり、又、時分割スイッ
チは交換機用の１チップ形のものを用いることを特徴と
している。

（作用） 各エレメントからの複素ディジタル信号は時分割スイッ
チに人力され、時分割スイッチ中においては、人力デー
タはコントロールメモリから並べ直し情報を与えられた
スイッチメモリによって位相付けされるべき位相量毎に
並べ直されて、累積加算器により各単位区画毎に累積加
算されて出力される。

（実施例） 以下、図面を参照して本発明の実施例を詳細に説明する
。

第１図は本発明のＣＷドプラ装置の場合の一実施例のブ
ロック図である。図において、１１はｎ個のエレメント
１の各１個に対し１個づつ設けられた受信回路で、この
受信回路１１中には初段増幅器、直交検波器、ＡＤ変換
器等が含まれていて、エコー信号を復調した後のベース
バンド信号のｉ信号（同相信号）とｑ信号（直交信号）
のサンプルが１つのサンプリング時刻の都度用意されて
いる。１２は各エレメント１からの２ｎ個のパラレル信
号をビットパラレルの語のシリアル信号に変換する並直
列変換器で、入力されたエレメント１の信号を８〜１６
ビツトの並列データバスから成る１−回線のデータにし
て、時分割スイッチ（１３）に人力する。時分割スイッ
チ（１３）としてはＬＳＩ化により１チップ化された電
話交換機が用いられており、並直列変換器１２から人力
されたワードシリアル信号をパラレル信号に変換してチ
ャネル番号順に並べる入力フレーム１４と、入力フレー
ム１４の１フレ一ム分のデータを所定の規則に従って並
べ換えるスイッチメモリ１５と、出力光の語に並べ換え
られたデータがスイッチメモリ１５によって転写され、
そのパラレルデータをシリアルデータとして出力する出
力フレーム１６と、入力フレーム１４からスイッチメモ
リ１５への書き込み、スイッチメモリ１５から出力フレ
ーム１６への読み出しを制御し、又、並べ換えの規則に
関する指令を外部から受は取ってスイッチメモリ１５の
内容を変更するためのコントロールメモリ１７がその主
たる構成要素となっている。時分割スイッチ１３の行う
データの並べ換えは、送受波信号がＣＷなので、各エレ
メント１の信号のサンプルを３６０°を４〜８分割した
即ち４５°〜９０°毎の位相に分類した箱に分けて、所
謂位相付けするものである。１８は出力フレーム１６か
らの出力データを箱ごとに累積加算する累積加算器、１
９は累積加算器１８からの箱ごとのデータ出力を格納し
、入力順に出力するＦＩＦＯである。

２０はＦＩＦＯ１９に詰め込まれ箱毎に纏められたデー
タを読み出して位相付は以後の作業を行うＣＰＵで、Ｃ
ＰＵ２０は又共通制御器２１に各種情報、指令等を与え
る。共通制御器２１はＣＰＵ２０からの指令、データ等
を各部に与えて制御する。

次に上記のように構成された実施例の動作を説明する。

ｎ個のエレメント１で受波されたエコー信号は受信回路
１１で増幅、直交検波の処理を受け、ディジタル信号に
変換されてそれぞれ８ビツトのｉ、ｑ信号を出力する。

この信号は並直列変換器１２で、１ワードが８ビツト乃
至１６ビツトのパラレルデータから成るワード毎のシリ
アル信号とされて、時分割スイッチ１３に人力される。

ここで時分割スイッチ１３の主たる部分から成る概略の
構造を第２図により説明する。図にお・いて、第１図と
同等の部分には同一の符号を付しである。図中、２２は
人力フレーム１４に格納されているデータをスイッチメ
モリ１５にシーケンシャルに読み出し、パラレルに書き
込むためにそのデータを書き込みアドレスとしてカウン
ト毎にスイッチメモリ１５に送るライトカウンタ、２３
はコントロールメモリ１７に入力して、コントロールメ
モリ１７に格納されているデータをアドレスとしてスイ
ッチメモリ１５のデータをコントロールメモリ１７が指
定するようにランダムに出力フレーム１６に出力させる
リードカウンタ、２４はコントロールメモリ１７からの
リード、ライト信号により、コントロールメモリ１７に
対するデータの人出力を行うＣＰＵインタフェースであ
る。

次に、この回路の動作を説明する。入力フレーム１４に
図示のように０．　１．　２．・・・、ｎの順序で書き
込まれているＡ、Ｂ、Ｃ，・・・、ｎのデータは、ライ
トカウンタ２２によりスイッチメモリ１５にワードパラ
レル信号として０，１，２．・・・ｎの順序で書き込ま
れる。コントロールメモリ１７には読み出し順序が例え
ばｎ、　２１　１１　・・・、０のように書き込まれて
おり、リードカウンタ２３からのカウント入力によりス
イッチメモリ１５に読み出し順序を指定するデータを入
力する。スイッチメモリ１５においては、コントロール
メモリ１７からのリード信号によりデータが読み出され
、そのデータは出力フレーム１６にＮ、Ｃ，Ｂ、・・・
Ａの順序のシーケンスデータとして書き込まれる。

コントロールメモリ１７は、１データサイクルの前半で
前記のリードカウンタ２３によるスイッチメモリ１５か
らのシーケンシャルリードを行い、後半でＣＰＵインタ
フェース２４のデータの入出力を行う。スイッチメモリ
１５のスイッチング情報はＣＰＵインタフェース２４を
通してコントロールメモリ１７のアドレス入力、データ
人力の２サイクルで設定を行うことができる。

再び第１図に戻って説明する。時分割スイッチ１３に入
力されたデータは、入力フレーム１４の中でエレメント
信号のｉ、９両サンプルがチャネル番号の順に並べられ
る。そこでこの時分割スイッチ１３は１フレ一ム分のデ
ータのトランスファ動作を行い、コントロールメモリ１
７に書き込まれている順序のデータに従って、入力フレ
ーム１４上の６語を出力フレーム１６上の仕向は先の語
に転写する。この並べ直しの順序がビームフォーミング
動作を規定し、実現する。つまり、この場合ＣＷ倍信号
ので、各エレメント１の信号のサンプルは３６０°を４
〜８分割した４５°〜９０゜毎の位相のどれかに分類さ
れればよく、出力フレ−ム１６上にそれらの受入光を準
備しておき、データがその受入光に渡るようにプログラ
ムしておいて、第３図に示すように並べ直す。即ち、エ
レメントチャネル番号は人力フレーム１４に入力される
ときは整列して人力されているが、出力フレーム１６に
転写される時はコントロールメモリ１７に指定された順
序にされるため、出力フレーム１５におけるエレメント
チャネル番号は不定である。つけるべき位相（各データ
の順序）は人力フレーム１４ては自由に人力され、出力
フレーム１６で整列させられる。

ただし、この時分割スイッチ１３内ではデータの加算は
できないで、あくまで人力フレーム１４上の成る番地の
語を出力フレーム１６上の成る番地の語として転記する
のに過ぎず、出力フレーム１６上の６語は複数の転送先
からのデータを受は入れることはできない。そのため、
第４図に示すように、区画割りを初めから決めてしまっ
ておく。

これは転写のバタンが初めから各音線の方向角に従って
分っているからである。第４図において、第１図と同等
の部分には同一の符号を付しである。

図中・箱ｌ９箱２．・・・１箱、は出力フレーム１６中
に３６０°を４５°間隔に区分して作られた箱である。

音線の方位角が開口面上の法線に比して相当類いている
時には、各付けるべき位相に該当するエレメント数は一
様にすべての位相の箱毎に大体等しくなり、３６０°を
等分区分するようになる。しかし、音線が真正面であっ
て電子フォーカスを無限大にすると、明らかにすべての
エレメント１が同相にならなければならないので、出力
フレームは全長を零度に定義し、箱は１個しか必要でな
いことになる。その間音線の方位角によって６箱の長さ
、つまりその中の語数は疫わるが、常に全長は一定にな
る。ここでの並べ直しの目的はデータの付けるべき位相
がすべて昇順或いは降順に並び、前後して入り乱れるこ
とがないようにすることにある。たたし、後段のＣＰＵ
２０において並べ直す作業を行う場合は、この順序は昇
順や降順でなくてもよい。即ち、ここで木質的に重要な
のは１つの箱に相当する位相のデータがあちらこちらに
分布しているのではなく、箱毎に纏まっていることであ
る。

そこでこのように並べ直しの結果の出力フレーム１６の
データが再び語直列的に出力されてゆくことになる。こ
のデータは出力フレーム１６から語直列的に読み出され
て来つつある時、区画の境目がどこかはプログラムした
データの設計で分かっている筈なので、それに従って境
目の都度累積加算器１８の出力をＦＩＦＯ１９に取り込
ませる。

ＦＩＦＯ１９がデータを取り込んだらその直後に累積加
算器１８の出力用レジスタをリセットして累積加算器１
８への次のデータの入力を待機させる。ＣＰＵ２０はこ
のＦＩＦＯ１９に書き込まれたデータを纏めて拾って位
相付は以後の作業を行う。位相付けの作業は一種のバタ
フライ演算であり、１８０°の違いは符号の反転に過ぎ
ず、又、９０”の違いはｉ、９間の入れ替えに過ぎない
ので、第４図に示す８個の箱の位相付けは高々数ステッ
プもしくは１０ステツプ内外の複素加算ですむ。

以上説明したように、本実施例によれば、時分割と空間
分割の２つの系を上手に併用し、使い分けた新しい手法
の超音波ソナーの受波ビームフォーマが実現されること
になり、遅延加算又は位相付は加算の手続きがこの作業
のための専用の時分割スイッチ１３のおかげで非常に楽
になる。

ここで、この時分割スイッチ１３の受波ビームフォーマ
への適用の条件を考えてみる。この時分割スイッチ１３
を構成するＬＳＩは全体を通じての信号のサンプリング
レートが８　ｋ　ｌｌｚで動き、口。

つ１０２４人線に対し１０２４出線の完全群を構成して
いる。サンプリングレートが３　ｋ　Ｉｌｚでは遅過ぎ
るが、海月のソナーならば使用できる。又、ＣＷもしく
はパルスドプラ専用のベースバンドステアリングならば
十分使用可能である。この動作速度が１００倍、更には
２００倍の高速度動作ができれば、ベースバンド方式の
フェーズドアレイ方式のイメージングソナーには十分使
用可能である。その場合、ｉ信号とｑ信号を別々に扱っ
ても５１２チヤネルのフェーズドアレイソナーができる
。データ語長を８〜１６ビツトにしても２５０チヤネル
が可能である。つまり、この入力フレームに各チャネル
のサンプルを与え、出力フレームの各出力を遅延加算の
各ポートの人力とすることにより、極めて簡単に受波ビ
ームフォーミングに必要なデイレ−マツピングが行える
。しかし、デイレ−マツプの書き換えにこのＩＣでは時
間上の制約が大きいが、書き換えを続行しながら信号の
伝達が可能だから、１０２４チヤネルを５１２チヤネル
の２手に分けて、一方を使っている内に他方を書き換え
るという作業にすれば、十分対応できるものとなる。更
に、音線間の移動で実際に繋ぎ換えなければならないチ
ャネルの数は全数より遥かに少ない。従って、書き換え
完了の都度送受信を行うようにしてもよい。

更にチャネル数が余っていればそれを利用して、出線の
幾つかを入線として直かに再び、もしくはその幾つかを
合成加算ののち繋いでしまうという手法を併用すると更
に自由度が増える。

要するに、このＬＳＩに行われる時分割−空間分割併用
のスイッチング方式が、超音波診断装置に代表されるソ
ナーのデイレ−マツプ実行のためのクロスポイントスイ
ッチとして十分使用できる見込みがある。

尚、本発明は上記実施例に限定されるものではない。上
記はＣＷドプラ装置の場合について説明したが１．エレ
メント毎に適切なレンジゲートと、その区間内のサンプ
ル列の事前積算を行えば、この実施例をパルスドプラの
場合に拡張できる。更にそれを多区間（多数のレンジゲ
ート）に亘って行えば所ｆｉＭＴ夏システム又はマルチ
ゲート・ドプラとなる。

更に、３６０°の位相回転内で終らず、出力フレーム上
に数波長又はそれ以上に亘って遅延を定義して待ち受け
るように細かく分画しておけば、ドプラのみならず距離
分解能を重視するイメージングのためにも使える。この
場合、人力フレーム上にも各エレメントのデータとして
１点のみではなく数波長分の区間のデータを用意するよ
うにすれば、局所波形のずらし加算が実現され、遅延加
算のモデルを忠実に実現できる。局所波形として扱える
区間長には限りがあるが、これをエコーの全長に拡幅す
るには、必要数分のチップを並列運転と直列運転の組み
合わせで用いればよい。

（発明の効果） 以上詳細に説明したように本発明によれば、空間分割と
時分割の系を上手に併用し使い分けた新しい手法の受波
ディジタルビームフォーマが実現され、遅延加算又は位
相付は加算の手続きが容易になって、実用上の効果は大
きい。

【図面の簡単な説明】

第１図は本発明の一実施例のブロック図、第２図は本発
明の実施例に用いられる時分割スイッチの概略構成図、 第３図は時分割スイッチのデータの状態の説明図、 第４図は時分割スイッチの入出力データ配分の図、 第５図は従来の遅延加算回路の一例の図、第６図は従来
の遅延加算回路の他の例の図、第７図は従来の遅延加算
回路の更に他の例の図である。 １・・・エレメント　　　　１１・・・受信回路１２・
・・並直列変換器　　１３・・・時分割スイッチ１４・
・・人力フレーム　　１５・・・スイッチメモリ１６・
・・出力フレーム １７・・・コントロールメモリ １８・・・累積加算器　　　１９・・・ＦＩＦＯ２０・
・・ＣＰＵ　　　　　　２１・・・共通制御器２２・・
・ライトカウンタ　２３・・・リードカウンタ２４・・
・ＣＰＵインタフェース

Claims (2)

【特許請求の範囲】
1. （１）フェーズドアレイ形超音波探触子の各エレメント
   からの複素ディジタルデータを位相付けされるべき位相
   量に従って並べ直すスイッチメモリ（１５）と該スイッ
   チメモリ（１５）が行うデータの並べ直しの情報を供給
   するコントロールメモリ（１７）とを有する時分割スイ
   ッチ（１３）と、 該時分割スイッチ（１３）において単位毎 に並べ直されたデータを単位区画毎に累積加算する累積
   加算器（１８）とを具備することを特徴とする受波ディ
   ジタルビームフォーマ。
2. （２）データの並べ直しを行う時分割スイッチ（１３）
   は交換機に用いられる１チップ形のものであることを特
   徴とする請求項１記載の受波ディジタルビームフォーマ
   。