JPH03136113A - Constant-current circuit - Google Patents

Constant-current circuit

Info

Publication number
JPH03136113A
JPH03136113A JP27564089A JP27564089A JPH03136113A JP H03136113 A JPH03136113 A JP H03136113A JP 27564089 A JP27564089 A JP 27564089A JP 27564089 A JP27564089 A JP 27564089A JP H03136113 A JPH03136113 A JP H03136113A
Authority
JP
Japan
Prior art keywords
current
transistor
constant
output
resistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP27564089A
Other languages
Japanese (ja)
Inventor
Yasunobu Inabe
井鍋 泰宣
Yoshifumi Ogata
緒方 吉文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP27564089A priority Critical patent/JPH03136113A/en
Publication of JPH03136113A publication Critical patent/JPH03136113A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To constitute the circuit so that a variation of an output current is suppressed small even in the case a fluctuation occurs in a current voltage by bringing a part of the output current to feedback and supplying it. CONSTITUTION:A positive voltage source V1 is connected to a current supply terminal T2 of a current mirror CM, and also, connected to an output terminal T4 of the current mirror CM and bases of transistors Q3, Q1 through a resistance R3, and moreover, grounded through diodes D1, D2. Also, an input terminal T3 is connected to a collector of a transistor Q3, and its emitter is grounded through a resistance R4. A collector of the transistor Q1 is connected to an output terminal T1, and its emitter is grounded through a resistance R2. In such a way, a current output terminal of the current mirror CM is connected one terminal of a PN junction element as a current supply means to the PN junction element. In such a way, even in the case a fluctuation of a power supply voltage occurs, a variation of an output current is suppressed small.

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は電源電圧の変動に影響されずに、一定な電流を
出力することのできる定電流回路に関するものである。
DETAILED DESCRIPTION OF THE INVENTION (Field of Industrial Application) The present invention relates to a constant current circuit that can output a constant current without being affected by fluctuations in power supply voltage.

(従来技術及び発明が解決しようとする課題)電源電圧
の変動に依らない定電流を得る回路として、従来より第
13図および第14図に示したものがよく用いられてい
る。第13図と第14図において、■、は正電圧源、Q
、とQ2はNPNトランジスタ、D、とDtはダイオー
ド、R1とR2は抵抗、T、は電流出力端子である。第
13図と第14図に示した従来例はNPN トランジス
タを用いて構成した場合のものであり、出力電流(図中
、1outで示した。)の向きは、外部から引き込む方
向となる。出力電流の向きを、外部へ流出する方向とし
たいのであれば、PNP トランジスタを用いて、第1
3図、第14図と相補な関係にある回路を構成すればよ
い。これは、第1図〜第12図に示した本発明の実施例
の場合も同じ(PNP二NPN、PMO3→NMO3,
正電圧源→負電圧源の置換を行う。)である。
(Prior Art and Problems to be Solved by the Invention) Circuits shown in FIGS. 13 and 14 have been commonly used as circuits for obtaining a constant current independent of fluctuations in power supply voltage. In Figures 13 and 14, ■, is a positive voltage source, Q
, and Q2 are NPN transistors, D and Dt are diodes, R1 and R2 are resistors, and T is a current output terminal. The conventional examples shown in FIGS. 13 and 14 are constructed using NPN transistors, and the direction of the output current (indicated by 1out in the figures) is the direction in which it is drawn from the outside. If you want the output current to flow out to the outside, use a PNP transistor to
It is sufficient to construct a circuit that has a complementary relationship with those shown in FIGS. 3 and 14. This also applies to the embodiments of the present invention shown in FIGS. 1 to 12 (PNP2NPN, PMO3→NMO3,
Replace the positive voltage source → negative voltage source. ).

さて、第13図と第14図において、トランジスタQ、
の電流増幅率が充分大きければ、出力電流IO1+Tは
、トランジスタQ、のエミッタ電流とほぼ等しい。そし
て、トランジスタQ、のエミッタ電流11は、次式で与
えられる。
Now, in FIGS. 13 and 14, the transistor Q,
If the current amplification factor of Q is sufficiently large, the output current IO1+T is approximately equal to the emitter current of transistor Q. The emitter current 11 of the transistor Q is given by the following equation.

1! −(Vo++Vbt  VIIEI)/Rz  
(第13図)Iゆ= V+):z / Rz     
    (第14図)VDI、Vnz  −Dr 、D
t のs通を圧Vlll!l+V□2・・・Q、、Q、
のベース・エミッタ電圧すなわち、PN接合1段分の電
圧を抵抗R2で割ったものとなる。そして、VDl+ 
VO21V□1゜V02はPN接合の導通電圧であるの
で、接合を流れる電流値には、あまり影響されず、はぼ
一定な値(通常、800+oV程度)を維持する。つま
り、電源電圧■1が変動することにより抵抗R3を介し
て、ダイオードD、、D、、)ランジスタQ!を流れる
電流が変化しても出力電流■。atにIt)は、はぼ一
定な値を維持する。しかしながら、より詳細に見てみる
と、vlの変動によりR+ 、Dr 。
1! −(Vo++Vbt VIIEI)/Rz
(Figure 13) Iyu=V+):z/Rz
(Figure 14) VDI, Vnz -Dr, D
Pressure the s communication of t! l+V□2...Q,,Q,
The base-emitter voltage of , that is, the voltage of one stage of PN junction divided by the resistor R2. And VDl+
Since VO21V□1°V02 is the conduction voltage of the PN junction, it is not affected much by the value of the current flowing through the junction, and maintains an approximately constant value (usually about 800+oV). In other words, as the power supply voltage ■1 fluctuates, the diodes D, , D, , ) transistors Q! Even if the current flowing through changes, the output current ■. at and It) maintain approximately constant values. However, if we look in more detail, R+, Dr due to variations in vl.

Dz、(bを流れる電流が増加(減少)すると、Vtl
、、 V□、■、おちわずかではあるが増加(減少)す
る。従って、出力電流I。UTもわずかではあるが増加
(減少)する。
When the current flowing through Dz, (b increases (decreases), Vtl
,, V□,■, increases (decreases), albeit slightly. Therefore, the output current I. UT also increases (decreases), albeit slightly.

(具体例) たとえば、正常時には5VであるV、が±5%3− 変動(電子回路の設計条件の中で、電源電圧変動条件は
±5%程度であることが多い、)すると、Dr 、Dt
 、Qzを流れる電流は、:1m5%X5V/ (5V
−0,8VX2);±7%程度変動し、これにより■。
(Specific example) For example, if V, which is 5V under normal conditions, fluctuates by ±5% (among the design conditions of electronic circuits, the power supply voltage fluctuation condition is often about ±5%), then Dr. Dt
, the current flowing through Qz is: 1m5%X5V/ (5V
-0.8V

I+ vo!、 v□2はT −Xfn  (1,07〜0.93) ’:26vaVx1.  (1,07〜0.93)=±
1.8mV T 程度変化する。ここに−’i 26mVに相当する。
I+vo! , v□2 is T −Xfn (1,07~0.93)':26vaVx1. (1,07~0.93)=±
It changes by about 1.8 mV T . Here -'i corresponds to 26 mV.

このときのIや (”:: I out )の変化量Δ
I OL+Tは(第13図、第14図とも) ΔI OII? : ±1.8 mV/ 800mV=
 ±0.2%なお上式の中、0.8V X 2の中 0.8=VD+、VDx又はVIIEI +VllE!
であり、 k:ボルツマン定数 q:単位電荷 T:絶対温度 4− PN接合電圧vXと接合電流IXは次式で関係づけられ
る。
At this time, the amount of change Δ of I or (”:: I out )
I OL+T (both Figures 13 and 14) ΔI OII? : ±1.8 mV/800mV=
±0.2% In the above equation, 0.8V x 2 = VD+, VDx or VIIEI +VllE!
k: Boltzmann constant q: unit charge T: absolute temperature 4- The PN junction voltage vX and junction current IX are related by the following equation.

q      l5 I3 :接合の逆方向飽和電流 つまり、従来構成では定電流特性が十分とは言い難く、
たとえばVCO(電圧制御型発振器)等に用いる定電流
回路のように、±0.1%程度の電流変動に抑えること
が必要な場合には、電源電圧そのものの変動を抑えるこ
とが必要となり、電源装置が高価になってしまうという
欠点があった。
q l5 I3: Reverse saturation current of the junction In other words, it is difficult to say that the constant current characteristics are sufficient in the conventional configuration.
For example, when it is necessary to suppress current fluctuations to about ±0.1%, such as in constant current circuits used in VCOs (voltage controlled oscillators), it is necessary to suppress fluctuations in the power supply voltage itself. The drawback was that the equipment was expensive.

(具体例) たとえば、VCO用の定電流回路ではツェナーダイオー
ド(降伏電圧6■程度)を用いて(2次)定電圧を作成
するといった工夫が必要であった。
(Specific Example) For example, in a constant current circuit for a VCO, it has been necessary to create a (secondary) constant voltage using a Zener diode (breakdown voltage of about 6 cm).

また、このとき(1次)電源電圧としてはIOV程度が
必要となり、他の5V系回路と混載実装するときには、
IOV電源が別途必要となる。
Also, at this time, approximately IOV is required as the (primary) power supply voltage, and when mounting it together with other 5V circuits,
A separate IOV power supply is required.

本発明は上記の欠点を改善するために提案されたもので
、その目的は、電源電圧変動による出力電流の変化がよ
り小さな定電流作成回路を提供することにある。
The present invention was proposed in order to improve the above-mentioned drawbacks, and its purpose is to provide a constant current generating circuit in which changes in output current due to fluctuations in power supply voltage are smaller.

(課題を解決するための手段) 上記の目的を達成するため、本発明はPN接合素子と、
前記PN接合素子に対して、第1の定電位点より電流を
供給する手段と、前記PN接合素子の一端と、前記電流
供給手段との接続点に、ベースが接続され、エミッタは
第1の抵抗を介して第2の定電位点に接続されると共に
、前記PN接合素子の他端に接続された第1のトランジ
スタを備え、前記トランジスタのコレクタを電流出力端
とする定電流回路において、第2のトランジスタを設け
、このトランジスタのベースは、前記第1のトランジス
タのベースに接続され、前記第2のトランジスタのエミ
ッタは第2の抵抗を介して、前記第2の定電位点に接続
され、前記第2のトランジスタのコレクタは、電流入力
端が前記第1の定電位点に接続されているカレントミラ
ーの電流入力端に接続され、前記カレントミラーの電流
出力端は、前記PN接合素子への電流供給手段として、
前記PN接合素子の一端に接続され、前記カレントミラ
ーの電流出力端を、第3の抵抗を介して前記第1の定電
位点に接続するか、または前記カレントミラーの電流入
力端を、第3の抵抗を介して前記第2の定電位点に接続
するか、もしくは前記第1と第2の定電位点を、直列接
続した第3と第4の抵抗を介して接続し、前記第3と第
4の抵抗の接続点と、前記カレントミラーの電流入力端
または電流出力端とをダイオードをもって接続したこと
を特徴とする定電流回路を発明の要旨とするものである
(Means for Solving the Problems) In order to achieve the above object, the present invention includes a PN junction element,
A base is connected to a means for supplying current from a first constant potential point to the PN junction element, a connection point between one end of the PN junction element and the current supply means, and an emitter is connected to the first constant potential point. A constant current circuit including a first transistor connected to a second constant potential point via a resistor and connected to the other end of the PN junction element, and having a collector of the transistor as a current output terminal. 2 transistors are provided, the base of this transistor is connected to the base of the first transistor, and the emitter of the second transistor is connected to the second constant potential point via a second resistor, The collector of the second transistor is connected to the current input end of a current mirror whose current input end is connected to the first constant potential point, and the current output end of the current mirror is connected to the PN junction element. As a current supply means,
The current mirror is connected to one end of the PN junction element, and the current output end of the current mirror is connected to the first constant potential point via a third resistor, or the current input end of the current mirror is connected to the first constant potential point through a third resistor. or connect the first and second constant potential points to the third and fourth constant potential points via a third and fourth resistor connected in series, and The gist of the invention is a constant current circuit characterized in that the connection point of the fourth resistor and the current input end or current output end of the current mirror are connected through a diode.

(作用) 本発明は定電流の元となる定電圧を発生するPN接合に
供給する電流を、電圧源から抵抗を介して直接に供給す
るものではなく、出力電流の一部を帰還して供給するよ
うにした点を最も主要な特徴とする。
(Function) The present invention does not directly supply the current to the PN junction that generates the constant voltage that is the source of the constant current from the voltage source via the resistor, but by feeding back a part of the output current. The most important feature is that

これによって、電源電圧に変動があった場合でも、出力
電流の変化を極めて小さく抑えることができる。
Thereby, even if there is a fluctuation in the power supply voltage, the change in the output current can be kept extremely small.

7 本発明が従来の技術とは、電圧→電流変換抵抗ならびに
出力用トランジスタを別に1組設け、その追加した出力
トランジスタの電流を、カレントミラーを介して基準電
圧作成用PN接合素子に供給するようにした点が異なる
7 The present invention differs from the conventional technology in that a voltage-to-current conversion resistor and an output transistor are separately provided, and the current of the added output transistor is supplied to a PN junction element for creating a reference voltage via a current mirror. The difference is that

(実施例) 次に本発明の実施例について説明する。なお、実施例は
一つの例示であって、本発明の精神を逸脱しない範囲で
、種々の変更あるいは改良を行い得ることは言うまでも
ない。
(Example) Next, an example of the present invention will be described. Note that the embodiments are merely illustrative, and it goes without saying that various changes and improvements can be made without departing from the spirit of the present invention.

第1図〜第8図は本発明の定電流回路の第1〜第8の実
施例であって、CMはカレントミラー3 −とQ4はNPN)ランジスタ、D3とD4はダイオー
ド、R1〜R,は抵抗である。他の回路要素は、第13
図、第14図と同じである。またTz 、Ts 、Ta
はそれぞれカレントミラーCMの電流供給端子、入力端
子、出力端子である。
1 to 8 show first to eighth embodiments of the constant current circuit of the present invention, in which CM is a current mirror 3- and Q4 are NPN) transistors, D3 and D4 are diodes, R1 to R, is resistance. The other circuit elements are the 13th
It is the same as FIG. 14. Also, Tz, Ts, Ta
are the current supply terminal, input terminal, and output terminal of the current mirror CM, respectively.

第9図〜第12図は上記カレントミラーの具体例であり
、Q、とQ、はPNP )ランジスタ、Q。
9 to 12 show specific examples of the above-mentioned current mirror, where Q and Q are PNP transistors.

とQ、はPチャネJしMOS)ランジスタ、R+・とR
Ilは抵抗である。またTz 、Ts 、Taはそれぞ
れ電流供給端子、入力端子、出力端子であって、第1図
〜第8図の72.T、、T、に対応する。
and Q, are P channel J and MOS) transistor, R+ and R
Il is a resistance. Further, Tz, Ts, and Ta are current supply terminals, input terminals, and output terminals, respectively, and are indicated by 72. in FIGS. 1 to 8. It corresponds to,T,,T,.

まず、第9図〜第12図を援用し、カレントミラーにつ
いて説明する。
First, the current mirror will be explained with reference to FIGS. 9 to 12.

例えば第9図において、電流供給端子T2は、PNP 
)ランジスタQ、、Q、のエミッタに接続され、両トラ
ンジスタのベースは互いに接続され、この接続点はトラ
ンジスタQ、のコレクタに接続される。またトランジス
タQS、Q、のコレクタは端子Tx 、T4に接続され
ている。
For example, in FIG. 9, the current supply terminal T2 is a PNP
) is connected to the emitters of transistors Q,,Q,, the bases of both transistors are connected to each other, and this connection point is connected to the collector of transistor Q,. Further, the collectors of the transistors QS and Q are connected to the terminals Tx and T4.

なお第11.12図においてはFETが用いられている
Note that FETs are used in FIGS. 11 and 12.

次に動作について説明する。Next, the operation will be explained.

入力端子T、を介して、外部へ電流(入力電流IA)が
引き出されると、出力端子T4からも外部へ電流(出力
電流1.)が送り出される。しかして、入出力電流比(
いわゆるミラー比)■、/IAは、トランジスタQsa
Q−のエミツタ面積比(Si/Ss)、あるいはトラン
ジスタQ、とQ。
When a current (input current IA) is drawn out to the outside via the input terminal T, a current (output current 1.) is also sent out to the outside from the output terminal T4. Therefore, the input/output current ratio (
The so-called mirror ratio) ■, /IA is the transistor Qsa
Emitter area ratio (Si/Ss) of Q-, or transistors Q and Q.

−VBEl となるので、 する。ただし、抵抗R1゜とR11の比(RIl/RI
0)等しくしておく。特に、S5 =36 、 WT 
=We 。
-VBEl, so do it. However, the ratio of resistance R1° and R11 (RIl/RI
0) Keep them equal. In particular, S5 = 36, WT
=We.

L ? = L e 、  RIo−R+ +にしてお
けば、IAと等しく1.が得られる(ミラー比−1)。
L? = L e , RIo-R+ If set to +, it is equal to IA and 1. is obtained (Miller ratio -1).

以下の説明では、簡単のために、IA=IBとして話を
進める。
In the following explanation, for simplicity, the discussion will proceed assuming IA=IB.

次に第1図〜第8図を援用し、出力電流について説明す
る。
Next, the output current will be explained with reference to FIGS. 1 to 8.

第1図〜第8図において出力電流I。LITは次式%式
% ) ) ) ) 特に、トランジスタQ3とQ、の形状・寸法ならびにエ
ミッタ電流を同じにしておけば、VBE3■。LIT 
 ≧VllE4/R2 (第2.4.6.8図) と、従来例と同様な式となる。
In FIGS. 1 to 8, the output current I. LIT is calculated by the following formula: %))))) In particular, if the shapes and dimensions of transistors Q3 and Q and the emitter currents are made the same, VBE3■. LIT
≧VllE4/R2 (Fig. 2.4.6.8), which is the same formula as in the conventional example.

次に第1実施例(第1図)及び第2実施例(第2図)に
ついて説明する。この説明において、第2実施例につい
ての説明は、第1実施例の説明のあと、カッコ(・・・
)内で説明しである。
Next, a first embodiment (FIG. 1) and a second embodiment (FIG. 2) will be described. In this explanation, the explanation of the second embodiment is given in parentheses (...) after the explanation of the first embodiment.
) is explained.

第1実施例の第1図の構成について説明すると、正電圧
源v1はカレントミラーCMの電流供給端子T2に接続
されると共に、抵抗R8を介してカレントミラーCMの
出力端子T4及びトランジスタQ、、Q、のベースに接
続され、さらにダイオードD+ 、Dzを介して接地さ
れている。またカレントミラーCMの入力端子T3はト
ランジスタQ、のコレクタに接続され、このトランジス
タのエミッタは抵抗R1を介して接地される。トランジ
スタQ1のコレクタは出力端子T、に接続されると共に
、このトランジスタのエミッタは抵抗R2を介して接地
されている。
To explain the configuration of FIG. 1 of the first embodiment, the positive voltage source v1 is connected to the current supply terminal T2 of the current mirror CM, and is connected to the output terminal T4 of the current mirror CM and the transistor Q through a resistor R8. Q, and is further grounded via diodes D+ and Dz. Further, the input terminal T3 of the current mirror CM is connected to the collector of a transistor Q, and the emitter of this transistor is grounded via a resistor R1. The collector of transistor Q1 is connected to output terminal T, and the emitter of this transistor is grounded via resistor R2.

I 次に第1図の回路の動作について説明する。この場合第
2図の動作については(・・・)の中で説明されている
I Next, the operation of the circuit shown in FIG. 1 will be explained. In this case, the operation of FIG. 2 is explained in (...).

抵抗R8は、回路のスタートアップ用の抵抗であって、
従来例(第13図)の抵抗R1に比べて充分大きな抵抗
(R,の100倍位でよい。)である。すなわち、最初
ダイオードDI、D2.1−ランジスタQ3.Q+(第
2図ではQ4.Q3.Q、)がオフであるとき、まず抵
抗R3を介して正電圧源vIよりダイオードDr 、 
Dz 、  )ランジスタQ3.Q、(第2図ではQ、
、Q、、Q、)に向かって微少電流が供給される。この
微少電流はトランジスタQ3のベースに流入し、トラン
ジスタQ3がオンとなって、トランジスタQ、でもって
電流が増幅され、トランジスタQ3のコレクタ電流、す
なわちカレントミラーCMの入力電流IAとなる。する
と、出力端子T4を介して正電圧源■1より、IAと同
量の18がダイオードD+。
Resistor R8 is a resistance for starting up the circuit,
This resistor is sufficiently larger than the resistor R1 of the conventional example (FIG. 13) (it may be about 100 times as large as R). That is, first diode DI, D2.1-transistor Q3. When Q+ (Q4.Q3.Q in FIG. 2) is off, first the diode Dr,
Dz, ) transistor Q3. Q, (in Figure 2 Q,
,Q,,Q,). This minute current flows into the base of the transistor Q3, turns on the transistor Q3, the current is amplified by the transistor Q, and becomes the collector current of the transistor Q3, that is, the input current IA of the current mirror CM. Then, from the positive voltage source 1 through the output terminal T4, 18, which is the same amount as IA, is connected to the diode D+.

Dz(第2図ではQ4)に供給され、ダイオードDI 
、 D2  (第2図ではQ、)がオンとなる。こ2 れにより回路全体が定常動作に移行する。すなわち、ダ
イオードD+、Dz(第2図ではQ4)に供給される電
流の大部分はトランジスタQ3のコレクタ電流Icと等
しく、その値は、 Ic−(Vn+ + VO2VBE3 ) /R4(第
1図)r、 =v□4 /R4(第2図) VIIE3 、  VBE4−Q+ 、  Q40)ベ
ース・エミッタ電圧 である。これに比べて(R3の値が大きいので)抵抗R
3を介して正電圧源■、からダイオードDI 、Dz 
 CQa )に供給される電流は、ごくわずかである。
Dz (Q4 in Figure 2) and diode DI
, D2 (Q in FIG. 2) is turned on. As a result, the entire circuit shifts to normal operation. That is, most of the current supplied to the diodes D+ and Dz (Q4 in Figure 2) is equal to the collector current Ic of the transistor Q3, and its value is Ic-(Vn+ + VO2VBE3) /R4 (Figure 1) r , =v□4/R4 (Figure 2) VIIE3, VBE4-Q+, Q40) is the base-emitter voltage. Compared to this (because the value of R3 is large), the resistance R
3 through the positive voltage source ■, from the diode DI, Dz
The current supplied to CQa) is negligible.

つまり、電圧Vo1.  Vnz (VBt4)を決定
する電流は、電圧MD1.Vゎ2(V□4)自身の値で
決まる。これによりI。UTを決める電圧VD+、  
Vnz (VllE4 )は、電源電圧変動の影響を受
は難くなり、I 0tlTは正電圧源vI変動時にも一
定に保たれる。
In other words, the voltage Vo1. The current that determines Vnz (VBt4) is the voltage MD1. It is determined by the value of Vゎ2 (V□4) itself. This allows I. Voltage VD+ that determines UT,
Vnz (VllE4) is less affected by power supply voltage fluctuations, and I0tlT is kept constant even when the positive voltage source vI fluctuates.

次に具体例について述べる。Next, a specific example will be described.

たとえば、電流1.に比べてv1/R3を1/10程度
以下としておけば、正電圧源■1が5■を中心として±
5%変動した場合でもダイオードD。
For example, current 1. If v1/R3 is set to about 1/10 or less compared to
Diode D even if it fluctuates by 5%.

D2(Qa)に供給される電流の変化分は、±5%X 
1 /10−±0.5%以下となり、電圧VD、。
The change in the current supplied to D2 (Qa) is ±5%X
1/10-±0.5% or less, and the voltage VD.

VDZ (V04)(7)変化分は、 T x 1fi(1,005〜0.995) 雲±0.18
mV以下に抑えられ、このときのトランジスタQ、のエ
ミッタ電流(’= I out )の変動量Δl0UT
は(第1図、第2図とも) 800  mV と、従来よりも1桁程度小さくなる。
VDZ (V04) (7) The change is T x 1fi (1,005 to 0.995) Cloud ±0.18
The amount of variation Δl0UT in the emitter current ('= I out ) of the transistor Q at this time is suppressed to below mV.
(in both Figures 1 and 2) is 800 mV, which is about one order of magnitude smaller than the conventional one.

次に第3実施例(第3図)及び第4実施例(第4図)に
ついて説明する。この場合、第4図については(・・・
)で説明する。
Next, a third embodiment (FIG. 3) and a fourth embodiment (FIG. 4) will be described. In this case, regarding Figure 4 (...
).

第3図(第4図)に示した実施例は第1図(第2図)の
実施例に対して、スタートアップ状態から定常状態に移
行した後は、ダイオードDIIDz+トランジスタQ3
.Qa (D3 、Qa 、Q+)へ正電圧源■1から
抵抗R3を介して電流が流れ込まないようにしたもので
あって、これにより電源の電圧■1が出力電流I。u7
に及ぼす影響を、より少なくすることができる。すなわ
ち、ダイオードRs  + Rb PN接合2段分の導通電圧よりも大きく、かつ、PN接
合3段分の導通電圧よりは小さな値となるように設定す
る。すると、最初トランジスタQ3がオフ状態であれば
、ダイオードD、には充分な順バイアスが加わり、■、
→R5→D3→Q3の経路で、トランジスタQ3のベー
ス電流が流れ込み、トランジスタQ3はオンへ転する。
The embodiment shown in FIG. 3 (FIG. 4) is different from the embodiment shown in FIG. 1 (FIG. 2) in that after transitioning from the startup state to the steady state,
.. This prevents current from flowing into Qa (D3, Qa, Q+) from the positive voltage source (1) via the resistor R3, so that the voltage (1) of the power supply becomes the output current I. u7
It is possible to further reduce the influence on That is, the diode Rs + Rb is set to a value larger than the conduction voltage for two stages of PN junctions and smaller than the conduction voltage for three stages of PN junctions. Then, if the transistor Q3 is initially off, a sufficient forward bias is applied to the diode D, and
The base current of the transistor Q3 flows through the path →R5→D3→Q3, and the transistor Q3 is turned on.

これによりカレントミラーCMを介してダイオードD、
As a result, the diode D, via the current mirror CM,
.

D2 (Qa)に電流が供給され、ダイオードD。A current is supplied to D2 (Qa), and the diode D.

D2(Qa)がオン状態となる。すると、ダイオードD
3のカソードにはPN接合2段分の電圧が加わることに
なり、ダイオードD3のアノード・カソード間電圧は、
ダイオードD3をオン状態に維持するだけの充分な順バ
イアスが加わらなくなり、ダイオードD3を流れる電流
は無視できるは5 ど小さくなる。これにより、ダイオードDI、D2(Q
a)に供給される電流は、純粋に電圧V D I +V
D2 (VBE4 )自身で決まり電源電圧v1の大き
さには依存しなくなる。従って、出力電流I。LITは
電源電圧■1の変動の影響を受けなくなる。
D2 (Qa) is turned on. Then, diode D
A voltage equivalent to two stages of PN junction will be applied to the cathode of diode D3, and the voltage between the anode and cathode of diode D3 will be:
There is no longer enough forward bias applied to keep diode D3 on, and the current flowing through diode D3 becomes negligibly small. This causes the diodes DI, D2(Q
The current supplied to a) is purely the voltage V D I +V
D2 (VBE4) is determined by itself and does not depend on the magnitude of power supply voltage v1. Therefore, the output current I. LIT is no longer affected by fluctuations in the power supply voltage ■1.

次に第5実施例(第5図)及び第6実施例(第6図)に
ついて説明する。この場合、第6図についての説明は(
・・・)に示される。
Next, a fifth embodiment (FIG. 5) and a sixth embodiment (FIG. 6) will be described. In this case, the explanation for Figure 6 is (
) is shown.

第5図(第6図)は第1図(第2図)と比べてスタート
アップ用の抵抗R7を、下側電源(この場合はアース)
に接続した点が異なる。すなわち、抵抗R1を充分大き
な抵抗としておくと、最初回路がオフであった場合に、
まず微少電流がV1→T3→R1→アースの経路で流れ
、これと同量の微少電流がvlより出力端子T4を介し
てトランジスタQ3のベースに加えられ、トランジスタ
Q、lがオンとなる。これ以降の回路動作は第1図(第
2図)の場合と同じである。すなわちカレントミラーC
Mを介してダイオードD+、Dz (Qa)に加えられ
る電流の大部分は電圧VDI、Voz (Vs□)6 自身で決まり、正電圧源■1から抵抗R1を通ってアー
スへ流れる電流成分による分は、抵抗R1が大きいので
極めて小さい。これにより、出力電流I。。7に対する
正電圧源■1の変動の影響が極めて小さくなる。
In Figure 5 (Figure 6), compared to Figure 1 (Figure 2), the startup resistor R7 is connected to the lower power supply (in this case, ground).
The difference is that it is connected to In other words, if the resistor R1 is set to a sufficiently large resistor, when the circuit is initially off,
First, a minute current flows along the path V1→T3→R1→earth, and the same amount of minute current is applied from vl to the base of transistor Q3 via output terminal T4, turning on transistors Q and l. The circuit operation thereafter is the same as in the case of FIG. 1 (FIG. 2). That is, current mirror C
Most of the current applied to the diodes D+, Dz (Qa) via M is determined by the voltage VDI, Voz (Vs□)6 itself, and is determined by the current component flowing from the positive voltage source ■1 to the ground through the resistor R1. is extremely small because the resistance R1 is large. As a result, the output current I. . The influence of fluctuations in the positive voltage source 1 on the voltage source 7 becomes extremely small.

次に第7実施例(第7図)及び第8実施例(第8図)に
ついて説明する。この場合、第8図についての説明は(
・・・)で示される。
Next, a seventh embodiment (FIG. 7) and an eighth embodiment (FIG. 8) will be described. In this case, the explanation for Figure 8 is (
...).

第7図(第8図)は第5図(第6図)に対してスタート
アップ状態から定常状態に移行した後は、カレントミラ
ーCMの入力端子T3からダイオードD4を介してアー
スへ電流が流れ込まないようにしたものであって、これ
により電源電圧■、が出力電流I。UTに及ぼす影響を
、より小さくすることができる。ただし、第7図と第8
図のカレントミラーCMにうま(適用できるのは第9図
の構成である。
Figure 7 (Figure 8) shows that in contrast to Figure 5 (Figure 6), after the transition from the startup state to the steady state, no current flows from the input terminal T3 of the current mirror CM to the ground via the diode D4. As a result, the power supply voltage (■) becomes the output current (I). The influence on UT can be further reduced. However, Figures 7 and 8
The configuration shown in FIG. 9 is applicable to the current mirror commercial shown in the figure.

すなわち、ダイオードD4のカソード点と正電R,+R
7 N接合2段分の導通電圧よりも大きく、かつ、PN接合
2段分の導通電圧+R1゜xxc(heは定常状態にお
けるトランジスタQ、のコレクタ電流)よりは小さな値
となるように設定する。すると、最初トランジスタQ、
、Q、がオフ状態であれば、ダイオードD4には充分な
順バイアスが加わり、■1→R1゜→Q、→D4→R7
→アースの経路で電流が流れ、これと同量の電流が■1
→R11→Q6→Q3の経路でトランジスタQ3のベー
スに流入し、トランジスタQ、はオンへ転する。これ以
降は上述の如く、定常状態に移行する。定常状態ではダ
イオードD4に充分な順バイアスが加わらなくなり、ダ
イオードD4を流れる電流は無視できるほどに小さくな
る。これにより、出力電流I。ljTは電源電圧vIの
変動の影響を受けなくなる。
That is, the cathode point of the diode D4 and the positive electric current R, +R
7 Set to a value larger than the conduction voltage for two stages of N junctions and smaller than the conduction voltage for two stages of PN junctions +R1°xxc (he is the collector current of transistor Q in a steady state). Then, first transistor Q,
, Q, is in the off state, a sufficient forward bias is applied to the diode D4, and ■1→R1°→Q, →D4→R7
→A current flows through the earth path, and the same amount of current flows as ■1
→ R11 → Q6 → Q3 flows into the base of transistor Q3, and transistor Q is turned on. After this, as described above, the state shifts to a steady state. In the steady state, sufficient forward bias is no longer applied to diode D4, and the current flowing through diode D4 becomes negligibly small. As a result, the output current I. ljT is no longer affected by fluctuations in power supply voltage vI.

(発明の効果) 以上説明したように、本発明によれば、PN接合素子と
、前記PN接合素子に対して、第1の定電位点より電流
を供給する手段と、前記PN接合素子の一端と、前記電
流供給手段との接続点に、ベースが接続され、エミッタ
は第1の抵抗を介して第2の定電位点に接続されると共
に、前記PN接合素子の他端に接続された第1のトラン
ジスタを備え、前記トランジスタのコレクタを電流出力
端とする定電流回路において、第2のトランジスタを設
け、このトランジスタのベースは、前記第1のトランジ
スタのベースに接続され、前記第2のトランジスタのエ
ミッタは第2の抵抗を介して、前記第2の定電位点に接
続され、前記第2のトランジスタのコレクタは、電流入
力端が前記第1の定電位点に接続されているカレントミ
ラーの電流入力端に接続され、前記カレントミラーの電
流出力端は、前記PN接合素子への電流供給手段として
、前記PN接合素子の一端に接続されることにより、電
源電圧の変動があった場合でも、出力電流の変化を極め
て小さく抑えることができるので、電源電圧発生装置の
簡易化が図れる。すなわち、電源電圧変動に対する許容
度が増えるという利点がある。
(Effects of the Invention) As described above, according to the present invention, there is provided a PN junction element, a means for supplying current from a first constant potential point to the PN junction element, and one end of the PN junction element. A base is connected to a connection point with the current supply means, an emitter is connected to a second constant potential point via a first resistor, and a second electrode is connected to the other end of the PN junction element. 1 transistor, the collector of the transistor being a current output terminal, a second transistor is provided, the base of this transistor is connected to the base of the first transistor, and the second transistor is connected to the base of the first transistor. The emitter of the transistor is connected to the second constant potential point via a second resistor, and the collector of the second transistor is connected to a current mirror whose current input terminal is connected to the first constant potential point. The current output terminal of the current mirror is connected to one end of the PN junction element as a current supply means to the PN junction element, so that even if there is a fluctuation in the power supply voltage, the current output terminal of the current mirror is connected to the current input terminal. Since the change in the output current can be suppressed to an extremely small value, the power supply voltage generating device can be simplified. That is, there is an advantage that tolerance to power supply voltage fluctuations is increased.

さらにツェナーダイオードが不要となり、電源=19− 電圧としてはIOV程度の高い電圧が不要となる効果も
併せ有する。
Furthermore, a Zener diode is not required, and a voltage as high as IOV is not required as a power supply voltage.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図〜第8図は本発明の定電流回路の第1〜第8の実
施例を示す図、第9図〜第12図は本発明の実施例に適
用するカレントミラーの例を示す図、第13図及び第1
4図は従来例を示す。 ■1 ・・・・・正電圧源 T、〜T4 ・・端子 Q、〜Q、・・トランジスタ D1〜D4 ・・ダイオード R1−R11・・抵抗 ■。U7  ・・・・出力電流 CM・・・・・カレントミラー 2、
FIGS. 1 to 8 are diagrams showing first to eighth embodiments of the constant current circuit of the present invention, and FIGS. 9 to 12 are diagrams showing examples of current mirrors applied to the embodiments of the present invention. , FIG. 13 and 1
Figure 4 shows a conventional example. ■1...Positive voltage source T, ~T4...Terminal Q, ~Q,...Transistor D1-D4...Diode R1-R11...Resistance ■. U7...Output current CM...Current mirror 2,

Claims (1)

【特許請求の範囲】  PN接合素子と、前記PN接合素子に対して、第1の
定電位点より電流を供給する手段と、前記PN接合素子
の一端と、前記電流供給手段との接続点に、ベースが接
続され、エミッタは第1の抵抗を介して第2の定電位点
に接続されると共に、前記PN接合素子の他端に接続さ
れた第1のトランジスタを備え、前記トランジスタのコ
レクタを電流出力端とする定電流回路において、 第2のトランジスタを設け、このトランジスタのベース
は、前記第1のトランジスタのベースに接続され、前記
第2のトランジスタのエミッタは第2の抵抗を介して、
前記第2の定電位点に接続され、前記第2のトランジス
タのコレクタは、電流入力端が前記第1の定電位点に接
続されているカレントミラーの電流入力端に接続され、
前記カレントミラーの電流出力端は、前記PN接合素子
への電流供給手段として、前記PN接合素子の一端に接
続され、 前記カレントミラーの電流出力端を、第3の抵抗を介し
て前記第1の定電位点に接続するか、または 前記カレントミラーの電流入力端を、第3の抵抗を介し
て前記第2の定電位点に接続するか、もしくは 前記第1と第2の定電位点を、直列接続した第3と第4
の抵抗を介して接続し、前記第3と第4の抵抗の接続点
と、前記カレントミラーの電流入力端または電流出力端
とをダイオードをもって接続したことを特徴とする定電
流回路。
[Claims] A PN junction element, means for supplying current from a first constant potential point to the PN junction element, and a connection point between one end of the PN junction element and the current supply means. , a first transistor having a base connected to the base thereof, an emitter connected to a second constant potential point via a first resistor, and a first transistor connected to the other end of the PN junction element, the collector of the transistor being connected to the first transistor. In a constant current circuit as a current output terminal, a second transistor is provided, the base of this transistor is connected to the base of the first transistor, and the emitter of the second transistor is connected via a second resistor,
connected to the second constant potential point, the collector of the second transistor is connected to a current input terminal of a current mirror whose current input terminal is connected to the first constant potential point,
A current output terminal of the current mirror is connected to one end of the PN junction element as a current supply means to the PN junction element, and the current output terminal of the current mirror is connected to the first terminal via a third resistor. or connecting the current input end of the current mirror to the second constant potential point via a third resistor, or connecting the first and second constant potential points, 3rd and 4th connected in series
A constant current circuit, characterized in that a connection point between the third and fourth resistors and a current input end or a current output end of the current mirror are connected through a diode.
JP27564089A 1989-10-23 1989-10-23 Constant-current circuit Pending JPH03136113A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27564089A JPH03136113A (en) 1989-10-23 1989-10-23 Constant-current circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27564089A JPH03136113A (en) 1989-10-23 1989-10-23 Constant-current circuit

Publications (1)

Publication Number Publication Date
JPH03136113A true JPH03136113A (en) 1991-06-10

Family

ID=17558280

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27564089A Pending JPH03136113A (en) 1989-10-23 1989-10-23 Constant-current circuit

Country Status (1)

Country Link
JP (1) JPH03136113A (en)

Similar Documents

Publication Publication Date Title
JP4212036B2 (en) Constant voltage generator
JPH11506860A (en) Circuit arrangement for DC current generation
JPH0365716A (en) Constant voltage circuit
TWI688205B (en) Bandgap voltage reference circuit
TWI714188B (en) Reference voltage generation circuit
JP2004318604A (en) Startup circuit for band gap type reference voltage circuit
JPH03136113A (en) Constant-current circuit
JP2002323928A (en) Reference voltage generating circuit
JPH11205045A (en) Current supplying circuit and bias voltage circuit
JPH01288911A (en) Bicmos reference voltage generator
JP2000134045A (en) Voltage-to-current conversion circuit
JPH0413692Y2 (en)
JP3134343B2 (en) Bandgap reference voltage generation circuit
JPH0588767A (en) Band gap reference circuit
JPS62220010A (en) Switching current generating circuit
JP3671519B2 (en) Current supply circuit
JP2581388B2 (en) Data inversion circuit
ITVA980003A1 (en) ANALOG INTEGRATED AMPLIFIER WITHOUT EXTERNAL COMPENSATION NETWORK AND LOW VOLTAGE DROP
JPS6084616A (en) Constant voltage circuit
JPH02188811A (en) Constant current circuit
JPH04245313A (en) Constatn voltage cirucit
JP2007323477A (en) Inverse proportion circuit
JPS58146111A (en) Constant current circuit
JPS62182819A (en) Power supply circuit
JPS616715A (en) Constant current circuit