JPH03126377A - Gradation correction device - Google Patents

Gradation correction device

Info

Publication number
JPH03126377A
JPH03126377A JP1265393A JP26539389A JPH03126377A JP H03126377 A JPH03126377 A JP H03126377A JP 1265393 A JP1265393 A JP 1265393A JP 26539389 A JP26539389 A JP 26539389A JP H03126377 A JPH03126377 A JP H03126377A
Authority
JP
Japan
Prior art keywords
histogram
data
circuit
cumulative
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1265393A
Other languages
Japanese (ja)
Other versions
JP2512562B2 (en
Inventor
Atsuhisa Kageyama
敦久 影山
Kiyou Yasue
安江 峡
Noritsugu Takayama
高山 宣次
Kenichi Tsunashima
綱島 憲一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP1265393A priority Critical patent/JP2512562B2/en
Publication of JPH03126377A publication Critical patent/JPH03126377A/en
Application granted granted Critical
Publication of JP2512562B2 publication Critical patent/JP2512562B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Picture Signal Circuits (AREA)
  • Television Signal Processing For Recording (AREA)
  • Details Of Television Systems (AREA)

Abstract

PURPOSE:To attain gradation correction even to a signal of a bright portion or an intermediate brightness level by providing a histogram arithmetic circuit, a histogram limiter, an adder, a subtractor, a clip circuit, an accumulation control register circuit and a normalized control register circuit. CONSTITUTION:A mean value, a mode value, a maximum value, a minimum value, a deviation coefficient, a black area and a white area are detected from a brightness distribution data in a histogram memory 8 by a histogram arithmetic circuit 15. Then a histogram limiter.adder.subtraction.clip circuit 16 generates a corrected histogram data and an accumulation control register circuit 17 varies a start and stop brightness level in response to a video signal to control the range of accumulation. Moreover, a normalized control register circuit 18 controls a maximum level of a luminance signal outputted from an accumulation histogram memory 10. Thus, sufficient gradation is corrected even to a signal of a bright portion or an intermediate brightness level.

Description

【発明の詳細な説明】 本発明は、テレビジラン受像機、ビデオテープレコーダ
等の映像信号の階調を補正する場合に用いることができ
る階調補正装置に関するものである。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a gradation correction device that can be used to correct the gradation of video signals of television receivers, video tape recorders, and the like.

従来の技術 近年、カラーテレビジ四ン受像機の大型化にともない、
画像をより鮮明に、見せるために映像信号を非線形な増
幅器に通すことによって、映像信号の階調を補正し、C
R’I’上の画像のダイナミックレンジを拡大するため
に、階調補正装置が重要視されてきている。
Conventional technology In recent years, as color television receivers have become larger,
In order to make the image appear clearer, the gradation of the video signal is corrected by passing the video signal through a non-linear amplifier, and C
In order to expand the dynamic range of images on R'I', emphasis has been placed on gradation correction devices.

以下、図面を参照しながら、上述したような従来の階調
補正装置について説明する。第5図は従来の階調補正装
置のブロック図を示す。第5図においては、1は入力輝
度信号のうちの点部分の信号を検出し、黒検出信号を出
力する黒検出回路である。2は前記黒検出信号をゲイン
コントロール電圧により利得制御し、増幅黒検出信号を
出力す−るゲインコントロール回路である。3は前記入
力輝度信号と前記増幅黒検出信号を加算し、1出力輝度
信号を出力する加算回路である。4は前記出力輝度信号
の黒ピークレベルをホールドし、その電圧を黒ピークホ
ールド電圧として比較回路5に出力する黒ピーク出力回
路であり、比較回路5はこの黒ピークホールド電圧と電
圧諒6の基準電圧を比較する。
Hereinafter, a conventional gradation correction device as described above will be described with reference to the drawings. FIG. 5 shows a block diagram of a conventional tone correction device. In FIG. 5, reference numeral 1 denotes a black detection circuit which detects a dot portion of the input luminance signal and outputs a black detection signal. A gain control circuit 2 controls the gain of the black detection signal using a gain control voltage and outputs an amplified black detection signal. 3 is an addition circuit that adds the input luminance signal and the amplified black detection signal and outputs one output luminance signal. 4 is a black peak output circuit that holds the black peak level of the output luminance signal and outputs the voltage as a black peak hold voltage to a comparator circuit 5; Compare voltages.

このように構成された階調補正装置について、以下その
動作について説明する。第6図は従来例の階調補正装置
の各部の信号を示す。
The operation of the tone correction device configured in this way will be described below. FIG. 6 shows signals from various parts of a conventional tone correction device.

まず、入力輝度信号aは黒検出回路1に入力され、輝度
信号の一定値以下の部分の黒信号が抜き出され、黒検出
信号すとして出力される。次に、黒検出信号すはゲイン
コントロール回路2に入力され、ゲインコントロール電
圧fに応じて、利B’)が制御され、増幅黒検出信号C
として出力さ口る。
First, the input luminance signal a is input to the black detection circuit 1, and the black signal in the portion of the luminance signal below a certain value is extracted and output as a black detection signal. Next, the black detection signal S is input to the gain control circuit 2, and the gain B') is controlled according to the gain control voltage f, and the amplified black detection signal C
The output is as follows.

この信号Cは次に加算回路3に入力されて、入力輝度信
号aと加算され、出側のダイナミックレンジが拡大され
た出力輝度信号dが出力される。この信号dは同時に黒
ピークホールド回路4に入力される。この黒ピークホー
ルド回路4では、一番黒い輝度信号レベルを検出し、そ
の電圧を黒ピークホールド電圧eとして出力する。比較
回路5はこの黒ピークホールド電圧eと電圧源6から発
生される基準m圧gを比較し、その差をゲインコントロ
ール電圧fとしてゲインコントロール回路2にフィード
バックする。このフィードバック系は黒ピークホールド
電圧eが基準電圧gと等しくなると安定する。このよう
に、黒検出された成分がある場合、この黒ピークホール
ド電圧eが常に基準電圧gに等しく制御されることで、
出側のダイナミックレンジが拡大され、階調補正がなさ
れる。
This signal C is then input to the adder circuit 3, where it is added to the input luminance signal a, and an output luminance signal d whose dynamic range on the output side has been expanded is output. This signal d is simultaneously input to the black peak hold circuit 4. This black peak hold circuit 4 detects the blackest luminance signal level and outputs the voltage as a black peak hold voltage e. Comparison circuit 5 compares this black peak hold voltage e with reference m pressure g generated from voltage source 6, and feeds back the difference to gain control circuit 2 as gain control voltage f. This feedback system becomes stable when the black peak hold voltage e becomes equal to the reference voltage g. In this way, when there is a detected black component, the black peak hold voltage e is always controlled to be equal to the reference voltage g.
The dynamic range on the output side is expanded and gradation correction is performed.

第7図は他の従来の階調補正装置のブロック図を示す。FIG. 7 shows a block diagram of another conventional tone correction device.

第7図において、7は入力輝度信号をデジタル値に変換
す、るAD変換器である。8は入力輝度(ご号の輝度分
布を取るヒストグラムメモリであり、−前約にはメモリ
のアドレスに輝度をとり、そのデータに度数が入るよう
にする。9はヒストグラムメモリ8のデータの累積値を
計算するヒストグラム累積加算器である。10はヒスト
グラム累積加算器9の累積結果を記憶する累積ヒストグ
ラムメモリであり、一般にメモリのアドレスに輝度をと
り、そのデータに度数が入るようにする。11は累積ヒ
ストグラムデータをもとに、その最大累積度数が出力輝
度信号の最大値になるように各データを正規化するルッ
クアップテーブル演算回路である。12はルックアップ
テーブル演算回路11により正規化されたデータを記憶
するルックアップテーブルメモリであり、一般にメモリ
のアドレスに入力輝度レベルをとり、そのデータに出力
輝度レベルが入るようにする。13はルックアップテー
ブル演算回路11で変換された出力データをアナログ値
に変換するDA変換器である。14はこれらの回路7〜
13のタイミングを制御するタイミング制御回路である
In FIG. 7, 7 is an AD converter that converts the input luminance signal into a digital value. 8 is a histogram memory that takes the input luminance (the luminance distribution of the number), and in the previous calculation, the luminance is taken at the address of the memory, and the frequency is stored in that data. 9 is the cumulative value of the data in the histogram memory 8. 10 is a cumulative histogram memory that stores the cumulative result of the histogram cumulative adder 9. Generally, the brightness is stored in the address of the memory, and the frequency is stored in the data. A lookup table calculation circuit normalizes each data based on the cumulative histogram data so that its maximum cumulative frequency becomes the maximum value of the output luminance signal.12 is the normalized data by the lookup table calculation circuit 11. This is a lookup table memory that stores data, and generally the input brightness level is taken at the address of the memory, and the output brightness level is stored in that data. 14 is a DA converter that converts into a value.
This is a timing control circuit that controls the timing of No. 13.

このように構成された階調補正装置について、以下その
動作について説明する。第8図はこの従来例の階調補正
装置における輝度変換の様子をグラフで示したものであ
る。
The operation of the tone correction device configured in this way will be described below. FIG. 8 is a graph showing the state of luminance conversion in this conventional gradation correction device.

まず、入力輝度信号aはAD変換器7に入力されてディ
ジタル値に変換さし、変換入力輝度信号hとして出力さ
れる。この変換入力輝度信号りはヒストグラムメモリ8
のアドレスとして与えられ、入力データひとつについて
、そのアドレスのデータに1が加えられる。このメモリ
の内容は一定期間ごとにクリアーされ、各データをOに
する。この期間は一般に1垂直走査期間またはその整数
倍に選ばれる。この様子を第8図(a)に示す。
First, the input luminance signal a is input to the AD converter 7, converted into a digital value, and output as a converted input luminance signal h. This converted input luminance signal is stored in the histogram memory 8.
For each piece of input data, 1 is added to the data at that address. The contents of this memory are cleared at regular intervals and each data is set to O. This period is generally selected to be one vertical scanning period or an integral multiple thereof. This situation is shown in FIG. 8(a).

次に、ヒストグラム累積加算器9がヒストグラムメモリ
8のヒストグラムメモリデータiを順番に読み出し、そ
れを累積加算して、その結果の累積ヒストグラムデータ
jを累積ヒストグラムメモリ10にストアする。この様
子を第8図(b)に示す。
Next, the histogram cumulative adder 9 sequentially reads out the histogram memory data i from the histogram memory 8, cumulatively adds them, and stores the resulting cumulative histogram data j in the cumulative histogram memory 10. This situation is shown in FIG. 8(b).

次に、ルックアップテーブル演算回路■は、累積ヒスト
グラムメモ1月0にストアされた累積ヒストグラムメモ
リデータにの最大累積値が出力輝度レベルの最大値にな
るような正規化係数を計算し、この係数を累積ヒストグ
ラムメモリ10の各データに乗算し、その結果のルック
アップテーブルデータlをルックアップテーブルメモリ
12にストアする。この様子を第8図(C)に示す。
Next, the lookup table calculation circuit ■ calculates a normalization coefficient such that the maximum cumulative value of the cumulative histogram memory data stored in cumulative histogram memory January 0 becomes the maximum value of the output brightness level, and calculates a normalization coefficient that is multiplied by each data in the cumulative histogram memory 10, and the resulting lookup table data l is stored in the lookup table memory 12. This situation is shown in FIG. 8(C).

ルックアップテーブルメモリ12は変換入力輝度信号り
のデータをアドレスにして読み出すことにより、そのア
ドレスのデータが以上のような計算で得られた変換出力
輝度信号mになり、この変換出力輝度信号mをL)A変
換器13によりアナログ信号に変換することで、出力輝
度信号dが得られる。
The lookup table memory 12 reads the data of the converted input luminance signal as an address, and the data at that address becomes the converted output luminance signal m obtained by the above calculation, and this converted output luminance signal m is L) By converting it into an analog signal by the A converter 13, an output luminance signal d is obtained.

この様子を第8図(d)に示す。This situation is shown in FIG. 8(d).

発明が解決しようとする課題 しかしながら、上記のような構成において、まず第5図
の例では、黒信号のみを階調補正の対象としていたため
、明るい部分や、中間輝度レベルの信号については階調
補正ができず、充分なダイナミックレンジの改善ができ
ないという問題を有していた。
Problems to be Solved by the Invention However, in the above configuration, in the example shown in FIG. There was a problem in that correction could not be made and the dynamic range could not be sufficiently improved.

また、第7図の例は、一般にヒストグラム平坦化処理と
呼ばれているものであり、ダイナミックレンジでいえば
100%に拡大されるが、通常のテレビジランの動画像
においてこの処理を行うと、現実の画像とかけ離れ、か
えって見にくい画像となってしまうという問題を有して
いた。
The example shown in Figure 7 is generally called histogram flattening processing, and the dynamic range is expanded to 100%, but if this processing is performed on a normal TV show video, This has the problem that the image is far from the real image and is rather difficult to see.

本発明は、上記問題を解決するもので、出側については
もちろん、明るい部分や中間輝度レベルの信号について
も充分に階調補正を行うことのできるとともに、ダイナ
ミックレンジの広がり過ぎを防ぎ、より忠実で高コント
ラストの階調補正を行うことのできる階調補正装置を提
供することを目的とするものである。
The present invention solves the above-mentioned problems, and makes it possible to perform sufficient gradation correction not only on the output side but also on bright areas and intermediate brightness level signals, prevent the dynamic range from expanding too much, and improve fidelity. An object of the present invention is to provide a gradation correction device that can perform high-contrast gradation correction.

課題を解決するための手段 上記課題を解決するために本発明の階調補正装置は、ヒ
ストグラムメモリ、ヒストグラム演算回路、ヒストグラ
ムリミッタ・加算・減算・クリップ回路、累積コントロ
ールレジスタ回路、正規化コントロールレジスタ回路、
ヒストグラム累積加算回路、累積ヒストグラムメモリ、
ルックアップテーブル演算回路、ルックアップテーブル
メモリlおよびタイミング制御回レベル構成され、ヒス
トグラム演算回路は、ヒストグラムメモリのデータから
入力輝度信号の平均値、モード値、最大値、最小値、偏
差(分散)係数、黒面積、白面積を検出し、これらから
リミッタ、クリラス加算、減算、累積スタート、累積ス
トップ、最大輝度レベルの各コントロールデータを計算
し、ヒストグラムリミッタ・加算・減算・クリップ回路
は、前記コントロールデータにより、ヒストグラムメモ
リのデータに対して、一定値以上あるいは一定値以下を
ある一定値に置きかえ(リミッタ、クリップ)たり、一
定値を加算または減算したりして、補正ヒストグラムデ
ータを作成し、累積コントロールレジスタ回路は、ヒス
トグラム累積加算回路における累積を始めるスタート輝
度レベルおよび累積を止めるストップ輝度レベルを設定
して、前記補正ヒストグラムデータの累積を取る範囲を
コントロールし、さらに正規化コントロールレジスタ回
路は、累積ヒストグラムメモリのデータを正規化するた
めの累積ヒストグラムメモリの最大値データをコントロ
ールし、階調補正を行うに構成したものである。
Means for Solving the Problems In order to solve the above problems, the gradation correction device of the present invention includes a histogram memory, a histogram calculation circuit, a histogram limiter/addition/subtraction/clip circuit, an accumulation control register circuit, and a normalization control register circuit. ,
Histogram cumulative addition circuit, cumulative histogram memory,
The histogram calculation circuit calculates the average value, mode value, maximum value, minimum value, and deviation (dispersion) coefficient of the input luminance signal from the data in the histogram memory. , black area, and white area, and calculates each control data of limiter, clear addition, subtraction, accumulation start, accumulation stop, and maximum brightness level from these, and the histogram limiter, addition, subtraction, and clip circuit calculates the control data based on the control data. Creates corrected histogram data by replacing the values above or below a certain value with a certain value (limiter, clip), adding or subtracting a certain value to the data in the histogram memory, and performs cumulative control. The register circuit controls the range in which the corrected histogram data is accumulated by setting a start luminance level at which the accumulation starts and a stop luminance level at which the accumulation is stopped in the histogram accumulation/addition circuit. The system is configured to control the maximum value data of the cumulative histogram memory for normalizing the data in the memory, and perform gradation correction.

作用 上記構成により、ヒストグラムメモリにより入力映像信
号の輝度分布を検出し、従来例で説明した一般によく行
われているヒストグラム平坦化処理を行うに際し、この
ヒストグラム平坦化処理の高ダイナミツクレンジ化の特
徴はそのままに、この効かせ方を映像によって最適化す
るために、ヒストグラムメモリの輝度分布データからヒ
ストグラム演算回路によって、入力輝度信号の平均値、
モード値、最大値、最小値、偏差係数、黒面積、白面5
°シを検出し、これらのデータからヒストグラムリミッ
タ・加算・減算・クリップ回路によりヒストグラムメモ
リのデータに対して、一定値以上あるいは一定値以下を
ある一定値に置き換え(リミッタ、クリップ)たり、一
定値を加算または減算して、効果を最適化するための補
正ヒストグラムデータを作成するとともに、ヒストグラ
ム累積加算回路で補正ヒストグラムデータの累積ヒスト
グラムを取る際に、累積コントロールレジスタ回路番こ
より累積を始めるスタート輝度レベル、累積を止めるス
トップ輝度レベルを映像信号に応じて変化させて、累積
を取る範囲をコントロールし、また、累積ヒストグラム
メモリから出力される累積ヒストグラムメモリデータを
ルックアップテーブル演算回路で正規化する際に、正規
化コントロールレジスタ回路により累積ヒストグラムメ
モリ10から出力される出力輝度信号の最大レベルをコ
ントロールすることで、従来のABLやACLといわれ
ているブライトネスやコントラストの自動制御も同時に
行うことができる。このようにして、ヒストグラムに対
して一定値を加算したり、減算したり、一定値以上ある
いは一定値以下を一定値に置き換えたりすることで、ヒ
ストグラム平坦化処理の効果を最適化し、また、累積ヒ
ストグラムを取る際にその範囲をコントロールしたり、
正規化をおこなう際にその最大値をコントロールするこ
とで階調補正が行われる。
Operation With the above configuration, when the histogram memory detects the luminance distribution of the input video signal and performs the commonly performed histogram flattening process described in the conventional example, the feature of high dynamic range of this histogram flattening process is In order to optimize this effect depending on the video, the average value of the input luminance signal,
Mode value, maximum value, minimum value, deviation coefficient, black area, white area 5
The histogram limiter, addition, subtraction, and clipping circuits use these data to replace the data in the histogram memory with values above or below a certain value (limiter, clip), or is added or subtracted to create corrected histogram data to optimize the effect, and when taking the cumulative histogram of the corrected histogram data in the histogram accumulation adder circuit, the start brightness level at which the accumulation starts from the accumulation control register circuit number. The stop luminance level at which accumulation is stopped is changed according to the video signal to control the range of accumulation, and also when normalizing the cumulative histogram memory data output from the cumulative histogram memory using a lookup table calculation circuit. By controlling the maximum level of the output luminance signal output from the cumulative histogram memory 10 using the normalization control register circuit, automatic control of brightness and contrast, known as conventional ABL and ACL, can be performed at the same time. In this way, the effect of histogram flattening processing can be optimized by adding or subtracting a certain value from the histogram, or replacing values above or below a certain value with a certain value. You can control the range when taking a histogram,
Tone correction is performed by controlling the maximum value during normalization.

実施例 以下、本発明の一実施例について図面を参照しながら説
明する。
EXAMPLE Hereinafter, an example of the present invention will be described with reference to the drawings.

第1図は本発明の一実施例の階調補正装置のブロック図
を示す。第1図において、7はAD変換器、8はヒスト
グラムメモリ、9はヒストグラム累積加算器、10は累
積ヒストグラムメモリ、11はルックアップテーブル演
算回路、12はルックアップテーブルメモリ、13はD
A変換器、14はタイミング制御回路であり、これらは
従来例と同じである。
FIG. 1 shows a block diagram of a tone correction device according to an embodiment of the present invention. In FIG. 1, 7 is an AD converter, 8 is a histogram memory, 9 is a histogram cumulative adder, 10 is a cumulative histogram memory, 11 is a lookup table calculation circuit, 12 is a lookup table memory, and 13 is a D
A converter 14 is a timing control circuit, which is the same as in the conventional example.

15はヒストグラム演算回路であり、ヒストグラムメモ
リ8のデータから入力輝度信号の平均値を計算する平均
輝度レベル演算回路、モード値を検出するモード輝度レ
ベル検出回路、最大値および最小値を検出する最大値検
出回路および最小値検出回路や、ヒストグラムメモリ8
のデータから偏差(分散)係数を計算する演算回路、白
面積および黒面積を計算する演算回路などを有し、これ
らから得られた結果により、後述するヒストグラムリミ
ッタ・加算・減算・クリップ回路16、累積コントロー
ルレジスタ回路17、正規化コントロールレジスタ回路
18の各コントロールデータを決定し、各回路、16〜
1Bに出力する。また、ヒストグラムデータに対し、変
換入力輝度信号データの局所領域の平均を取ったり、メ
ジアンを取って、その中央の値と置き換えるスムージン
グ演算(平均値フィルタやメジアンフィルタによる平滑
化)を行い、特異輝度信号の除去や、ノイズに対する変
換誤差を減少させる。
15 is a histogram calculation circuit, which includes an average brightness level calculation circuit that calculates the average value of the input brightness signal from the data in the histogram memory 8, a mode brightness level detection circuit that detects the mode value, and a maximum value that detects the maximum value and the minimum value. Detection circuit, minimum value detection circuit, histogram memory 8
It has an arithmetic circuit that calculates a deviation (dispersion) coefficient from the data, an arithmetic circuit that calculates a white area and a black area, etc., and based on the results obtained from these, the histogram limiter/addition/subtraction/clipping circuit 16, which will be described later, Each control data of the cumulative control register circuit 17 and the normalization control register circuit 18 is determined, and each circuit, 16-
Output to 1B. In addition, smoothing operations (smoothing using an average filter or median filter) are performed on the histogram data by taking the average or median of the local area of the conversion input luminance signal data and replacing it with the central value. Eliminate signals and reduce conversion errors due to noise.

ここで、ヒストグラムメモリ8のデータから輝度信号の
平均値を計算するには、(1)式に従って行う。
Here, the average value of the luminance signal is calculated from the data in the histogram memory 8 according to equation (1).

平均値=入力輝度レベル×ヒストグラム値÷総画素数 
      ・・・・・・・・直υまた、モード値はヒ
ストグラム値の最大値をもつ入力輝度信号レベルである
。最大値はヒストグラム分布の上限の入力輝度レベルで
あり、最小値はヒストグラム分布の下限の入力輝度レベ
ルである。
Average value = input brightness level x histogram value ÷ total number of pixels
.....Furthermore, the mode value is the input luminance signal level having the maximum value of the histogram value. The maximum value is the upper limit input brightness level of the histogram distribution, and the minimum value is the lower limit input brightness level of the histogram distribution.

また、黒面積はヒストグラム分布の入力輝度レベルがた
とえば0〜40%の範囲の画素数を言い、白面積はヒス
トグラム分布の入力輝度レベルがたとえば60%以上の
範囲の画素数を言う。偏差係数は、標準偏差を計算して
もよいし、簡単に、(2)式のようにしても求められる
Further, the black area refers to the number of pixels in which the input luminance level of the histogram distribution is in the range of, for example, 0 to 40%, and the white area refers to the number of pixels in which the input luminance level of the histogram distribution is in the range of, for example, 60% or more. The deviation coefficient may be obtained by calculating the standard deviation or simply using equation (2).

偏差係数=(最大値−最小値)X定数 ÷ヒストグラムの最大値・・・・・・・・・(2)次に
、入力輝度信号の平均値、モード値、最大値、最小値、
偏差係数、白面積、黒面積より、リミッタ、クリップ、
加算、減算、累積スタート、累積ストップ、最大輝度レ
ベルの各コントロールデータを計算する。
Deviation coefficient = (maximum value - minimum value)
From the deviation coefficient, white area, black area, limiter, clip,
Calculates control data for addition, subtraction, cumulative start, cumulative stop, and maximum brightness level.

ヒストグラムリミッタ・加算・減算・クリップ回路16
はヒストグラムメモリ8とヒストグラム累積加算回路9
の間に設けられ、ヒストグラムメモリ8のデータに対し
て、あるレベル以上の度数を一定値に固定するリミッタ
回路、あるレベル以下の度数を零に固定するクリップ回
路、ヒストグラムの累積加算を行う際に、ヒストグラム
データに対し一定レベルの定数または非一定レベルの定
数を加算および減算する加算器および減算器、ヒスろ トゲラム分布の輝度の暗い方およびへい方から一定の画
素数を引き算するための減算器を有し、ヒストグラム演
算回路15から与えられるリミット値、クリップ値、加
算値、減算値のコントロールデータにより、前記回路の
各レベルまたは画素数のうちの一部または全部を可変し
、ヒストグラム累積加算回路9に入力するヒストグラム
メモリデータを補正する。
Histogram limiter/addition/subtraction/clip circuit 16
is a histogram memory 8 and a histogram cumulative addition circuit 9
A limiter circuit that fixes the frequency above a certain level to a constant value, a clip circuit that fixes the frequency below a certain level to zero, and a limiter circuit that fixes the frequency above a certain level to zero for the data in the histogram memory 8. , an adder and a subtractor that add and subtract a constant level constant or a non-constant level constant to histogram data, and a subtractor that subtracts a constant number of pixels from the dark and low brightness sides of the histogram distribution. The histogram cumulative addition circuit is configured such that part or all of each level or the number of pixels of the circuit is varied by control data of limit values, clip values, addition values, and subtraction values given from the histogram calculation circuit 15. Correct the histogram memory data input to 9.

なお、ここで加算値は、一定値でもよいし、非一定値で
もよい。また、減算値としては、全ヒストグラムデータ
から一定値または、非一定値を引くこと、ヒストグラム
分布の下限より減算値の数だけ画素数を引くこと、ヒス
トグラム分布の上限より減算値の数だけ画素数を引くこ
との3種類の減算値またはそのうちのいくつかをもつ。
Note that the added value here may be a constant value or a non-constant value. In addition, subtraction values include subtracting a constant value or non-constant value from all histogram data, subtracting the number of pixels equal to the number of subtraction values from the lower limit of the histogram distribution, and subtracting the number of pixels equal to the number of subtraction values from the upper limit of the histogram distribution. Subtraction has three types of subtraction values or some of them.

累積コントロールレジスタ回路17は累積ヒストグラム
で累積加算を行う際に、その累積加算を始める輝度レベ
ルと累積加算を止める輝度レベルを設定するためのレジ
スタを有し、ヒストグラム演算回路15から与えられる
累積スタート、累積ストップにより前記レジスタの各レ
ベルを可変し、その値に応じて、累積計算を行うヒスト
グラム累積加算回路9をコントロールする。
The accumulation control register circuit 17 has registers for setting the luminance level at which the cumulative addition is started and the luminance level at which the cumulative addition is stopped when performing cumulative addition in the cumulative histogram, and has registers for setting the luminance level at which the cumulative addition starts and the luminance level at which the cumulative addition is stopped. Each level of the register is varied by the accumulation stop, and a histogram accumulation adder circuit 9 that performs accumulation calculation is controlled according to the value.

正規化コントロールレジスタ回路18は、累積ヒストグ
ラムメモリ10のデータを正規化しルックアップテーブ
ルを作成する際に、その正規化後の出力輝度信号の最大
輝度レベルをヒストグラム演算回路15より与えられ、
その値に応じて、ルックアップテーブル演算回路11に
おける正規化係数をコントロールする。
When the normalization control register circuit 18 normalizes the data in the cumulative histogram memory 10 and creates a look-up table, the normalization control register circuit 18 receives the maximum brightness level of the normalized output brightness signal from the histogram calculation circuit 15;
The normalization coefficient in the lookup table calculation circuit 11 is controlled according to the value.

このように構成された階調補正装置について、以下その
動作について説明、する。第2図に各部の動作を示す。
The operation of the gradation correction device configured as described above will be explained below. Figure 2 shows the operation of each part.

まず、入力輝度信号aをAD変換器7に入力し、ディジ
タル値に変換し、変換後の信号を変換入力輝度信号りと
して出力する。ヒストグラムメモリ8はこの変換入力輝
度信号りをメモリアドレスとして、そのアドレスのデー
タに1を加える。この動作を1垂直期間行うことによっ
て入力輝度信号のヒストグラム分布を取ることができる
。これを、第2図(a)に示す。
First, the input luminance signal a is input to the AD converter 7, converted into a digital value, and the converted signal is output as a converted input luminance signal. The histogram memory 8 uses this converted input luminance signal as a memory address and adds 1 to the data at that address. By performing this operation for one vertical period, the histogram distribution of the input luminance signal can be obtained. This is shown in FIG. 2(a).

次に、このヒストグラム分布の入ったヒス“トゲラムメ
モリ8のデータpをヒストグラム演算回路15が読み出
し前述したような方法でスムージング演算を行い、特異
信号を除去してヒストグラムメモリ8に再記録し、かつ
入力輝度信号の平均値、モード値、最大値、最小値、偏
差係数、白面積、黒面積を計算する。そして、この計算
した各位からり定ツタレベル、クリップレベル、加算値
、減算値、累積計算のスタート輝度レベルおよびストッ
プ輝度レベル、正規化後の最大輝度レベルを求め、これ
らのコントロールデータ0をリミッタ・加算・減算・ク
リップ回路16、累積コントロールレジスタ回路17、
正規化コントロールレジスタ18に転送する。
Next, the histogram calculation circuit 15 reads out the data p in the histogram memory 8 containing this histogram distribution, performs a smoothing calculation in the manner described above, removes the singular signal, re-records it in the histogram memory 8, and inputs it. Calculate the average value, mode value, maximum value, minimum value, deviation coefficient, white area, and black area of the luminance signal.Then, from each of these calculated values, the fixed vine level, clip level, addition value, subtraction value, and cumulative calculation are calculated. A start brightness level, a stop brightness level, and a maximum brightness level after normalization are determined, and these control data 0 are applied to a limiter/addition/subtraction/clip circuit 16, an accumulation control register circuit 17,
Transfer to normalization control register 18.

次に、リミッタ・加算・減算・クリップ回路16はヒス
トグラムメモリ8からスムージング演算されたデータi
を読み出し、各データに対し、先はど転送されたリミッ
タレベル、クリップレベル、加算値、減算値の各データ
を演算し、その結果得られた補正ヒストグラムデータn
をヒストグラム累積加算回路9に出力する(第2図(b
))。ここで、たとえば加算値として第3図(C)のよ
うな加算値であったとすると、累積加算結果は、第3図
(d)のように、従来のr補正特性となる。また、一定
値加算の場合、その加算データが大きいほど、累積デ−
タはリニアに近くなり、小さいほど、よりヒストグラム
平坦化処理に近くなる。
Next, the limiter/addition/subtraction/clip circuit 16 outputs the smoothed data i from the histogram memory 8.
is read out, and the previously transferred limiter level, clip level, addition value, and subtraction value are calculated for each data, and the corrected histogram data n obtained as a result is calculated.
is output to the histogram cumulative addition circuit 9 (see Fig. 2(b)
)). Here, for example, if the added value is an added value as shown in FIG. 3(C), the cumulative addition result will have the conventional r correction characteristic as shown in FIG. 3(d). In addition, in the case of constant value addition, the larger the added data, the more
The data becomes more linear, and the smaller it is, the closer it is to a histogram flattening process.

そして、ヒストグラム累積加算回路9は累積コントロー
ルレジスタ回路17より与えられる累積スタート輝度レ
ベルと累積ストップ輝度レベルの信号ψにより、累積ス
タート輝度レベルから累積ストップ輝度レベルの範囲に
おいて、補正ヒストグラムデータnの累積ヒストグラム
データjを計算し、この結果を累積ヒストグラムメモリ
10にストアする。
Then, the histogram cumulative addition circuit 9 generates a cumulative histogram of the corrected histogram data n in the range from the cumulative start brightness level to the cumulative stop brightness level using the cumulative start brightness level and cumulative stop brightness level signals ψ given from the cumulative control register circuit 17. Data j is calculated and the result is stored in cumulative histogram memory 10.

次に、ルックアップテーブル演算回路11は以上のよう
にして得られた累積ヒストグラムデータkを累積ヒスト
グラムメモリ10より読みだし、最大累積データが正規
化コントロールレジスタ回路18より与えられるルック
アップテーブルの最大出力輝度レベル信けrになるよう
に正規化係数を決定し、この正規化係数を全累積ヒスト
グラムデータに対して演算するとともに、結果をルック
アップテーブルメモリ12にストアする。このとき、ア
ドレスは入力輝度レベルとし、そのデータに、演算結果
であるルックアップテーブルデータlをストアする。つ
まり、平均輝度レベルが大きいときは、最大出力輝度レ
ベルを下げ、逆に平均輝度レベルが小さいときは、最大
出力輝度レベルを上げるようにコントロールすることで
、従来の自動コントラストコントロール(ACL)や、
自動ブライトネスコントロール(ABL)のような動作
をさせることができる。第2図(e)にこの動作を示す
Next, the lookup table calculation circuit 11 reads the cumulative histogram data k obtained in the above manner from the cumulative histogram memory 10, and outputs the maximum output of the lookup table whose maximum cumulative data is given by the normalization control register circuit 18. A normalization coefficient is determined so that the brightness level becomes r, and this normalization coefficient is calculated for all cumulative histogram data, and the result is stored in the lookup table memory 12. At this time, the address is the input luminance level, and lookup table data l, which is the calculation result, is stored in that data. In other words, when the average brightness level is high, the maximum output brightness level is lowered, and when the average brightness level is low, the maximum output brightness level is increased.
It can operate like automatic brightness control (ABL). This operation is shown in FIG. 2(e).

次に、ルックアップテーブルデータlがセットされたル
ックアップテーブルメモリ12は従来例と同様に、変換
入力輝度信号りのデータを、このメモリのアドレスとし
て、そのアドレスのデータを読みだし、このデータを第
2図(f)に示すように変換出力q【度信号mとして、
l)A変換器13に出力する。そして、IJA変換器1
3は変換出力輝度信+」1nをアナログ社の出力輝度信
号dに変換し出力する。
Next, the look-up table memory 12 in which the look-up table data l has been set reads the data of the converted input luminance signal as the address of this memory, and reads the data as in the conventional example. As shown in FIG. 2(f), the conversion output q [degree signal m]
l) Output to A converter 13. And IJA converter 1
3 converts the converted output luminance signal +'1n into the analog output luminance signal d and outputs it.

タイミング制御回路14は以上述べたようなタイミング
で各部の動作が行われるように各回路の動作を制御する
The timing control circuit 14 controls the operation of each circuit so that each section operates at the timings described above.

以上のように本実施例によれば、ヒストグラム平坦化処
理をテレビジ璽ン等の映像器の階調補正に応用し、その
補正量をヒストグラムデータより求めた平均値、モード
値、入力輝度信号の最大値、最小値、黒面積、白面積、
偏差係数等によりコントロールすることで、従来のよう
な出側だけの補正ではなく、明るい部分や中間輝度レベ
ルの信号についても充分に階調補正を行うことができる
とともに、ダイナミックレンジの広がり過ぎを防ぎ、よ
り忠実で高コントラストの階調補正を行うことができる
As described above, according to this embodiment, the histogram flattening process is applied to the gradation correction of a video device such as a television set, and the correction amount is calculated based on the average value, mode value, and input luminance signal obtained from the histogram data. Maximum value, minimum value, black area, white area,
By controlling using deviation coefficients, etc., it is possible to perform sufficient gradation correction not only on the output side as in the past, but also on bright areas and intermediate brightness level signals, and prevent the dynamic range from expanding too much. , it is possible to perform more faithful and high-contrast gradation correction.

第2図は加算値を一定値としたときの動作を説明する図
であるが、第3図は加算値を非一定値としたときの動作
を説明した図である。
FIG. 2 is a diagram explaining the operation when the added value is a constant value, while FIG. 3 is a diagram explaining the operation when the added value is set to a non-constant value.

第4図は本発明の他の実施例の階調補正装置のブロック
図を示す。第4図において、7はAD変換器、8はヒス
トグラムメモリ、12はルックアップテーブルメモリ、
13はIJA変換器、14はタイミング制御回路であり
、これらは従来例と同様である。
FIG. 4 shows a block diagram of a tone correction device according to another embodiment of the present invention. In FIG. 4, 7 is an AD converter, 8 is a histogram memory, 12 is a look-up table memory,
13 is an IJA converter, and 14 is a timing control circuit, which are the same as in the conventional example.

19はマイクロコンピュータで構成さnた演算装置であ
り、ヒストグラムメモリがマイクロコンピュータのメモ
リの一部となっており、マイクロコンピュータはヒスト
グラムデータを呼び出し、前の実施例で述べたような各
種の演算装置を統合した動作を行う。つまり、まず、ヒ
ストグラムデータpに対し平均値フィルタ、メジアンフ
ィルタ等の平滑化を行い、この演算結果のヒストグラム
データiに対し入力輝度信号の平均値、モード値、最大
値、最小値、偏差係数、白面積、黒面積等を検出し、こ
れらのデータから、リミッタ値、加算値、減算値、累積
スタート輝度レベル、累積ストップ輝度レベル、出力最
大輝度レベルを決め、ヒストグラムデータiの累積演算
を行い、これから、ルックアップテーブルデータlを求
め、結果をルックアップテーブルメモリ12にストアす
る。
Reference numeral 19 denotes an arithmetic unit composed of a microcomputer, and a histogram memory is a part of the memory of the microcomputer, and the microcomputer reads the histogram data and performs various arithmetic operations as described in the previous embodiment. perform an operation that integrates the That is, first, the histogram data p is smoothed using an average value filter, a median filter, etc., and the histogram data i resulting from this calculation is applied to the input luminance signal's average value, mode value, maximum value, minimum value, deviation coefficient, etc. Detects white area, black area, etc., determines a limiter value, addition value, subtraction value, cumulative start brightness level, cumulative stop brightness level, and output maximum brightness level from these data, performs cumulative calculation of histogram data i, From this, lookup table data l is determined and the result is stored in lookup table memory 12.

このように構成された階調補正装置について、以下その
動作について説明する。入力輝度信号aはAD変換され
、ヒストグラムメモリ8にそのヒストグラム分布がメモ
リされる。ここまでは、従来例と同様である。このデー
タiを演算装置19が呼び出し、前に述べたような演算
をおこない、ルックアップテーブルデータkを求め、ル
ックアップテーブルメモリ12にストアする。以降の動
作は、従来例と同様である。なお、全体の動作のタイミ
ングは、タイミング制御回路14で行われる。
The operation of the tone correction device configured in this way will be described below. The input luminance signal a is AD converted, and its histogram distribution is stored in the histogram memory 8. The process up to this point is the same as the conventional example. The arithmetic unit 19 calls this data i, performs the above-mentioned arithmetic operations, obtains lookup table data k, and stores it in the lookup table memory 12. The subsequent operation is similar to the conventional example. Note that the timing of the entire operation is controlled by the timing control circuit 14.

以上のように、本実施例によれば、演算装置(マイクロ
コンピュータ)により、各部の演算をまとめて行うこと
で、より少ない回路構成で、前の実例整と同様な階調補
正を行うことができる。
As described above, according to this embodiment, the arithmetic unit (microcomputer) performs arithmetic operations for each part at once, making it possible to perform the same gradation correction as in the previous example with fewer circuit configurations. can.

発明の効果 以上のように本発明によれば、階調補正装置にヒストグ
ラムメモリ、ヒストグラム演算回路、ヒストグラムリミ
ッタ・加算・減算・クリップ回路、″A、積コシコント
ロールレジスタ回路規化コントロールレジスタ回路、ヒ
ストグラム累積加算回路、累積ヒストグラムメモリ、ル
ックアップテーブル演算(ロ)路、ルックアップテーブ
ルメモリ、そしてタイミング制御回路を設けることによ
り、映像信号の階調の出側についてはもちろん、明るい
部分や中間純度レベルの信号についても充分に階調補正
を行うことのできるとともに、ダイナミックレンジの広
がり過ぎを防ぎ、より忠実で高コントラストの階調補正
を行うことのできる階調補正装置を提供することができ
る。
Effects of the Invention As described above, according to the present invention, the gradation correction device includes a histogram memory, a histogram calculation circuit, a histogram limiter/addition/subtraction/clip circuit, a product stiffness control register circuit, a normalization control register circuit, and a histogram. By providing a cumulative addition circuit, a cumulative histogram memory, a lookup table calculation circuit, a lookup table memory, and a timing control circuit, it is possible to control not only the output side of the gradation of the video signal but also bright areas and intermediate purity levels. It is possible to provide a gradation correction device that can sufficiently perform gradation correction on signals, prevent the dynamic range from expanding too much, and perform more faithful and high-contrast gradation correction.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例の階調補正装置のブロック図
、第2図は第1図の各部の動作説明のための特性図、第
3図は第1図の加算値を非一定値とした場合の各部の動
作説明のための特性図、第4図は本発明の他の実施例の
階調補正装置のブロック図、第5図は従来の階調補正装
置のブロック図、第6図は第5図の各部の波形図、第7
図は他の従来の階調補正装置のブロック図、第8図は第
7図の各部の動作説明のための特性図である。 8・・・ヒストグラムメモリ、9・・・ヒストグラム累
積加算回路、10・・・累積ヒストグラムメモリ、11
・・・ルックアップテーブル演算回路、12・・・ルッ
クアップテーブルメモリ、14・・・タイミング制御N
路、15・・・ヒストグラム演算回路、16・・・リミ
ッタ・加算・減算・クリップ回路、17・・・累積コン
トロールレジスタ回路、18・・・正規化コントロール
レジスタ回路、19・・・演算装置、i・・・ヒストグ
ラムメモリデータ、k・・累積ヒストグラムメモリデー
タ、1・・・ルックアップテーブルデータ、n・・・補
正ヒストグラムデータ、0・・・コントロールデータ、
r・・・最大出力輝度データ。 第21
Fig. 1 is a block diagram of a gradation correction device according to an embodiment of the present invention, Fig. 2 is a characteristic diagram for explaining the operation of each part in Fig. 1, and Fig. 3 shows a non-constant addition value in Fig. 1. 4 is a block diagram of a gradation correction device according to another embodiment of the present invention. FIG. 5 is a block diagram of a conventional gradation correction device. Figure 6 is a waveform diagram of each part of Figure 5, and Figure 7 is a waveform diagram of each part of Figure 5.
This figure is a block diagram of another conventional tone correction device, and FIG. 8 is a characteristic diagram for explaining the operation of each part of FIG. 7. 8... Histogram memory, 9... Histogram cumulative addition circuit, 10... Cumulative histogram memory, 11
... Lookup table calculation circuit, 12... Lookup table memory, 14... Timing control N
15... Histogram calculation circuit, 16... Limiter/addition/subtraction/clip circuit, 17... Accumulation control register circuit, 18... Normalization control register circuit, 19... Arithmetic unit, i ... Histogram memory data, k... Cumulative histogram memory data, 1... Lookup table data, n... Correction histogram data, 0... Control data,
r...Maximum output brightness data. 21st

Claims (1)

【特許請求の範囲】[Claims] 1、テレビジョン受像機、ビデオテープレコーダ、ビデ
オカメラ、ビデオディスク等の映像輝度信号のヒストグ
ラムを記憶するヒストグラムメモリと、このヒストグラ
ムメモリのデータを累積加算するヒストグラム累積加算
器と、累積加算結果を記憶する累積ヒストグラムメモリ
と、この累積ヒストグラムメモリの最大値データによっ
て、その累積ヒストグラムメモリのデータを正規化する
ルックアップテーブル演算回路と、この結果を記憶する
ルックアップテーブルメモリを具備し、前記ヒストグラ
ムメモリのデータから入力輝度信号の平均値、モード値
、最大値、最小値、偏差(分散)係数、黒面積、白面積
を検出し、これからリミッタ、クリップ、加算、減算、
累積スタート、累積ストップ、最大輝度レベルの各コン
トロールデータを計算するヒストグラム演算回路と、こ
のヒストグラム演算回路からのコントロールデータによ
り、前記ヒストグラムメモリのデータに対して、一定値
以上あるいは一定値以下をある一定値におきかえ、一定
値を加算または減算して補正ヒストグラムデータを作成
するヒストグラムリミッタ・加算・減算・クリップ回路
と、前記ヒストグラム演算回路からのコントロールデー
タにより、ヒストグラム累積加算回路における累積を始
めるスタート輝度レベルおよび累積を止めるストップ輝
度レベルを設定して、前記補正ヒストグラムデータの累
積を取る範囲をコントロールする累積コントロールレジ
スタ回路と、前記ヒストグラム演算回路からのコントロ
ールデータにより、前記累積ヒストグラムメモリのデー
タを正規化するための累積ヒストグラムメモリの最大値
データをコントロールする正規化コントロールレジスタ
回路を設けた階調補正装置。
1. A histogram memory that stores the histogram of the video luminance signal of a television receiver, video tape recorder, video camera, video disk, etc.; a histogram accumulator that cumulatively adds the data in this histogram memory; and a histogram cumulative adder that stores the cumulative addition results. a look-up table calculation circuit that normalizes the data of the cumulative histogram memory by the maximum value data of the cumulative histogram memory; and a look-up table memory that stores the results; The average value, mode value, maximum value, minimum value, deviation (dispersion) coefficient, black area, and white area of the input luminance signal are detected from the data, and from this, the limiter, clip, addition, subtraction, etc.
A histogram calculation circuit calculates each control data of cumulative start, cumulative stop, and maximum brightness level, and control data from this histogram calculation circuit is used to control the data in the histogram memory by a certain value or more or less than a certain value. A histogram limiter/addition/subtraction/clip circuit that adds or subtracts a certain value to create corrected histogram data, and control data from the histogram calculation circuit determines the start luminance level at which the histogram accumulation and addition circuit starts accumulation. and an accumulation control register circuit that sets a stop luminance level at which accumulation is stopped and controls a range in which the correction histogram data is accumulated, and control data from the histogram calculation circuit to normalize the data in the accumulation histogram memory. A gradation correction device equipped with a normalization control register circuit that controls the maximum value data of the cumulative histogram memory.
JP1265393A 1989-10-12 1989-10-12 Gradation correction device Expired - Fee Related JP2512562B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1265393A JP2512562B2 (en) 1989-10-12 1989-10-12 Gradation correction device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1265393A JP2512562B2 (en) 1989-10-12 1989-10-12 Gradation correction device

Publications (2)

Publication Number Publication Date
JPH03126377A true JPH03126377A (en) 1991-05-29
JP2512562B2 JP2512562B2 (en) 1996-07-03

Family

ID=17416551

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1265393A Expired - Fee Related JP2512562B2 (en) 1989-10-12 1989-10-12 Gradation correction device

Country Status (1)

Country Link
JP (1) JP2512562B2 (en)

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0516084A2 (en) * 1991-05-28 1992-12-02 Matsushita Electric Industrial Co., Ltd. Video signal gradation corrector
JPH04363976A (en) * 1991-06-11 1992-12-16 Matsushita Electric Ind Co Ltd Gradation converter for video signal
JPH0583596A (en) * 1991-09-20 1993-04-02 Dainippon Printing Co Ltd Gradation corrector
US5239378A (en) * 1991-02-27 1993-08-24 Matsushita Electric Industrial Co., Ltd. Gradation corrector with improved smoothing, signal-to-noise ratio and fast response time
US5241386A (en) * 1991-03-22 1993-08-31 Matsushita Electric Industrial Co., Ltd. Video signal gradation corrector providing smooth correction while avoiding oscillation of a corrected output luminance signal due to noise and achieving fast response to sudden video scene changes
US5296941A (en) * 1991-12-20 1994-03-22 Matsushita Electric Industrial Co, Ltd. Gradation compensation apparatus of video image
US5307166A (en) * 1992-01-14 1994-04-26 Matsushita Electric Industrial Co., Ltd. Automatic image-tone control circuit and method for controlling brightness of image
US6483551B1 (en) 1991-02-16 2002-11-19 Semiconductor Energy Laboratory Co., Ltd. Method for displaying an image having a maximal brightness
US6771238B1 (en) 1998-04-23 2004-08-03 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
EP1571592A2 (en) * 2004-03-05 2005-09-07 Canon Kabushiki Kaisha Image signal processor and image signal processing method
JP2007036946A (en) * 2005-07-29 2007-02-08 Toshiba Corp Video signal processing apparatus and video signal processing method
JP2007067687A (en) * 2005-08-30 2007-03-15 Toshiba Corp Video signal processing apparatus and video signal processing method
JP2007096997A (en) * 2005-09-30 2007-04-12 Toshiba Corp Video signal processing apparatus and video signal processing method
JP2008118608A (en) * 2006-10-11 2008-05-22 Victor Co Of Japan Ltd Video signal processor and video display device
US7631026B2 (en) 2004-02-16 2009-12-08 Canon Kabushiki Kaisha Signal processing method and signal processing circuit
US8562916B2 (en) 2012-01-20 2013-10-22 Yoichiro Yamanobe Medical wastes disposal apparatus and medical wastes disposal method
US8649597B2 (en) 2009-06-29 2014-02-11 Canon Kabushiki Kaisha Image processing apparatus and control method thereof detecting from a histogram a gradation level whose frequency is a peak value
US8780107B2 (en) 2010-06-29 2014-07-15 Canon Kabushiki Kaisha Image processing apparatus for displaying image on display unit and control method thereof
US10764508B2 (en) 2017-07-31 2020-09-01 Canon Kabushiki Kaisha Image processing apparatus, control method thereof, and storage medium
CN112671376A (en) * 2020-12-16 2021-04-16 Oppo(重庆)智能科技有限公司 Method, device, terminal and computer readable storage medium for clipping detection of signal

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6342738B2 (en) * 2014-07-24 2018-06-13 株式会社Screenホールディングス Data correction apparatus, drawing apparatus, inspection apparatus, data correction method, drawing method, inspection method, and program
CN108337495B (en) * 2018-02-08 2020-06-02 北京慧摩尔科技有限公司 Video image dynamic contrast adjusting method and adjusting device thereof

Cited By (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7190409B2 (en) 1991-02-16 2007-03-13 Semiconductor Energy Laboratory Co., Ltd. Method for displaying an image having a maximal brightness
US6483551B1 (en) 1991-02-16 2002-11-19 Semiconductor Energy Laboratory Co., Ltd. Method for displaying an image having a maximal brightness
EP0501728A3 (en) * 1991-02-27 1994-08-03 Matsushita Electric Ind Co Ltd
US5239378A (en) * 1991-02-27 1993-08-24 Matsushita Electric Industrial Co., Ltd. Gradation corrector with improved smoothing, signal-to-noise ratio and fast response time
US5241386A (en) * 1991-03-22 1993-08-31 Matsushita Electric Industrial Co., Ltd. Video signal gradation corrector providing smooth correction while avoiding oscillation of a corrected output luminance signal due to noise and achieving fast response to sudden video scene changes
EP0516084A2 (en) * 1991-05-28 1992-12-02 Matsushita Electric Industrial Co., Ltd. Video signal gradation corrector
EP0516084A3 (en) * 1991-05-28 1994-08-03 Matsushita Electric Ind Co Ltd
US5289282A (en) * 1991-05-28 1994-02-22 Matsushita Electric Industrial Co., Ltd. Video signal gradation corrector
JPH04363976A (en) * 1991-06-11 1992-12-16 Matsushita Electric Ind Co Ltd Gradation converter for video signal
JPH0583596A (en) * 1991-09-20 1993-04-02 Dainippon Printing Co Ltd Gradation corrector
US5296941A (en) * 1991-12-20 1994-03-22 Matsushita Electric Industrial Co, Ltd. Gradation compensation apparatus of video image
US5307166A (en) * 1992-01-14 1994-04-26 Matsushita Electric Industrial Co., Ltd. Automatic image-tone control circuit and method for controlling brightness of image
US6771238B1 (en) 1998-04-23 2004-08-03 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
US8156169B2 (en) 2004-02-16 2012-04-10 Canon Kabushiki Kaisha Signal processing method and signal processing circuit
US7631026B2 (en) 2004-02-16 2009-12-08 Canon Kabushiki Kaisha Signal processing method and signal processing circuit
EP1571592A3 (en) * 2004-03-05 2005-12-21 Canon Kabushiki Kaisha Image signal processor and image signal processing method
EP1571592A2 (en) * 2004-03-05 2005-09-07 Canon Kabushiki Kaisha Image signal processor and image signal processing method
US7606438B2 (en) 2004-03-05 2009-10-20 Canon Kabushiki Kaisha Image signal processor and image signal processing method
JP2007036946A (en) * 2005-07-29 2007-02-08 Toshiba Corp Video signal processing apparatus and video signal processing method
JP4551836B2 (en) * 2005-07-29 2010-09-29 株式会社東芝 Video signal processing apparatus and video signal processing method
JP4504284B2 (en) * 2005-08-30 2010-07-14 株式会社東芝 Video signal processing apparatus and video signal processing method
JP2007067687A (en) * 2005-08-30 2007-03-15 Toshiba Corp Video signal processing apparatus and video signal processing method
JP2007096997A (en) * 2005-09-30 2007-04-12 Toshiba Corp Video signal processing apparatus and video signal processing method
JP4504294B2 (en) * 2005-09-30 2010-07-14 株式会社東芝 Video signal processing apparatus and video signal processing method
JP2008118608A (en) * 2006-10-11 2008-05-22 Victor Co Of Japan Ltd Video signal processor and video display device
US8649597B2 (en) 2009-06-29 2014-02-11 Canon Kabushiki Kaisha Image processing apparatus and control method thereof detecting from a histogram a gradation level whose frequency is a peak value
US8780107B2 (en) 2010-06-29 2014-07-15 Canon Kabushiki Kaisha Image processing apparatus for displaying image on display unit and control method thereof
US8562916B2 (en) 2012-01-20 2013-10-22 Yoichiro Yamanobe Medical wastes disposal apparatus and medical wastes disposal method
US10764508B2 (en) 2017-07-31 2020-09-01 Canon Kabushiki Kaisha Image processing apparatus, control method thereof, and storage medium
CN112671376A (en) * 2020-12-16 2021-04-16 Oppo(重庆)智能科技有限公司 Method, device, terminal and computer readable storage medium for clipping detection of signal
CN112671376B (en) * 2020-12-16 2022-12-06 Oppo(重庆)智能科技有限公司 Method, device, terminal and computer readable storage medium for clipping detection of signal

Also Published As

Publication number Publication date
JP2512562B2 (en) 1996-07-03

Similar Documents

Publication Publication Date Title
JP2936791B2 (en) Gradation correction device
JPH03126377A (en) Gradation correction device
US5239378A (en) Gradation corrector with improved smoothing, signal-to-noise ratio and fast response time
EP0505073B1 (en) Video signal gradation corrector
US5289282A (en) Video signal gradation corrector
WO2002100093A1 (en) Image processing apparatus and image processing method
CA2036100C (en) Gradation correcting apparatus
JPH10261078A (en) Gradation correcting method for image-pickup device
CA2043325C (en) Contrast correction device
JP3549356B2 (en) Image luminance signal gradation correction device
JP3184309B2 (en) Gradation correction circuit and imaging device
JP3709981B2 (en) Gradation correction apparatus and method
JPH05191824A (en) Video signal correction device
JP3298330B2 (en) Imaging device
JP3201049B2 (en) Gradation correction circuit and imaging device
JP3385705B2 (en) Gradation correction device
JP3021769B2 (en) Gradation correction device
JPH1175112A (en) Automatic gain control circuit
JPH04349784A (en) Gradation correction device
JPH04363976A (en) Gradation converter for video signal
JPH05176198A (en) Gradation correction device

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees