JPH0312490B2 - - Google Patents
Info
- Publication number
- JPH0312490B2 JPH0312490B2 JP60281962A JP28196285A JPH0312490B2 JP H0312490 B2 JPH0312490 B2 JP H0312490B2 JP 60281962 A JP60281962 A JP 60281962A JP 28196285 A JP28196285 A JP 28196285A JP H0312490 B2 JPH0312490 B2 JP H0312490B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- circuit
- emitter
- emitter follower
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000003990 capacitor Substances 0.000 claims description 6
- 238000006243 chemical reaction Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 4
- 102000004213 Neuropilin-2 Human genes 0.000 description 1
- 108090000770 Neuropilin-2 Proteins 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/50—Amplifiers in which input is applied to, or output is derived from, an impedance common to input and output circuits of the amplifying element, e.g. cathode follower
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Analogue/Digital Conversion (AREA)
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は、並列比較形Ａ／Ｄ変換装置の入力
回路に関するもので、入力アナログ信号と基準信
号とを比較する入力回路に関する。DETAILED DESCRIPTION OF THE INVENTION [Technical Field of the Invention] The present invention relates to an input circuit for a parallel comparison type A/D converter, and more particularly to an input circuit for comparing an input analog signal and a reference signal.
最近の高速処理を必要とするＡ／Ｄ変換回路、
例えばビデオ等に用いられる画像信号処理用Ａ／
Ｄ変換回路においては、バイポーラICによる並
列変換方式が主流を占めている（詳しくは「電気
通信学会技報、Vol85、No.６、SSD85−２、P9〜
P15を参照）。
A/D conversion circuits that require recent high-speed processing,
For example, A/A for image signal processing used in video etc.
In D-conversion circuits, the parallel conversion method using bipolar ICs is the mainstream (for details, see "IEICE Technical Report, Vol. 85, No. 6, SSD85-2, P.9~
(See page 15).
第３図は並列比較形Ａ／Ｄ変換回路の入力回路
を示すものである。この並列比較形Ａ／Ｄ変換回
路の入力回路においては、通常入力回路を構成す
る比較器の入力端子に電流が流れ込むことによ
り、比較器に与えられて比較される入力アナログ
信号及び基準電圧の変動を防止するために、入力
アナログ信号及び基準電圧は、エミツタホロワ回
路を介して比較器に入力されるようになつてい
る。 FIG. 3 shows the input circuit of the parallel comparison type A/D conversion circuit. In the input circuit of this parallel comparison type A/D conversion circuit, current flows into the input terminal of the comparator that normally constitutes the input circuit, so that fluctuations in the input analog signal and reference voltage that are applied to the comparator and compared are caused. In order to prevent this, the input analog signal and reference voltage are input to the comparator through an emitter follower circuit.
第３図に示す入力回路は、エミツタホロワ回
路、比較器、抵抗Ｒが直列に接続された抵抗群と
から構成されている。エミツタホロワ回路１はベ
ース端子が入力端子INに接続され、コレクタ端
子が電圧源Vccに接続されており、エミツタ端子
が電流源３を介してグランドに接続されたNPN
型バイポーラトランジスタ（以下「NPN」と略
記する）５で構成されており、入力端子INに与
えられる入力アナログ信号は、このNPN５のベ
ース端子に与えられて、この入力アナログ信号に
応じたNPN５のエミツタ電位が比較器１３に供
給されるようになつている。 The input circuit shown in FIG. 3 is composed of an emitter follower circuit, a comparator, and a resistor group in which resistors R are connected in series. The emitter follower circuit 1 has a base terminal connected to the input terminal IN, a collector terminal connected to the voltage source Vcc, and an emitter terminal connected to the ground via the current source 3.
It consists of a type bipolar transistor (hereinafter abbreviated as "NPN") 5, and the input analog signal applied to the input terminal IN is applied to the base terminal of this NPN 5, and the emitter of the NPN 5 according to the input analog signal is applied to the base terminal of the NPN 5. The potential is supplied to the comparator 13.
一方、エミツタホロワ回路７はNPN９、電流
源１１によりエミツタホロワ回路１と同様に構成
されており、抵抗Ｒが直列に接続された抵抗群に
より形成れた所定の基準電圧がNPN９のベース
端子に与えられ、この基準電圧に応じたNPN９
のエミツタ電位が比較器１３に供給されて、入力
アナログ信号と基準電圧が比較されるようになつ
ている。このように、エミツタホロワ回路、比較
器、抵抗Ｒにより構成されたと同様のものが、例
えば８ビツト用Ａ／Ｄ変換回路の入力回路におい
ては、255（28−１）個必要となり、第３図に示す
入力回路はその一部を示すものである。 On the other hand, the emitter follower circuit 7 is configured in the same manner as the emitter follower circuit 1 with an NPN 9 and a current source 11, and a predetermined reference voltage formed by a group of resistors in which resistors R are connected in series is applied to the base terminal of the NPN 9. NPN9 according to this reference voltage
The emitter potential of is supplied to the comparator 13, and the input analog signal and reference voltage are compared. In this way, 255 (2 8 -1) circuits similar to the emitter follower circuit, comparator, and resistor R are required in the input circuit of an 8-bit A/D conversion circuit, as shown in Figure 3. The input circuit shown in is a part of the input circuit.
このように構成された入力回路において、抵抗
群を流れる電流の一部は、抵抗群側に接続されて
いるそれぞれのNPNのベース電流としてNPNの
ベース端子に流れ込むため、このベース電流と抵
抗Ｒとにより電圧降下が生じて、基準電圧が変動
することになる。このため、精度の高い基準電圧
を得るためには、抵抗群側のエミツタホロワ回路
の電流源の電流値を小さく押える必要がある。 In the input circuit configured in this way, a part of the current flowing through the resistor group flows into the base terminal of each NPN as the base current of each NPN connected to the resistor group, so this base current and the resistor R are This causes a voltage drop and causes the reference voltage to fluctuate. Therefore, in order to obtain a highly accurate reference voltage, it is necessary to keep the current value of the current source of the emitter follower circuit on the resistor group side small.
さらに、入力端子IN側に接続されたエミツタ
ホロワ回路の電流源の電流値は、抵抗群側のダイ
ナミツクレンジと入力側のダイナミツクレンジと
を一致させるとともに、入力端子INの寄生入力
容量を低減するために、抵抗群側に接続されたエ
ミツタホロワ回路の電流源の電流値と同一に設定
される。 Furthermore, the current value of the current source of the emitter follower circuit connected to the input terminal IN side matches the dynamic range of the resistor group side with the dynamic range of the input side, and reduces the parasitic input capacitance of the input terminal IN. Therefore, the current value is set to be the same as the current value of the current source of the emitter follower circuit connected to the resistor group side.
このようにエミツタホロワ回路の電流源の電流
値が設定されると、入力側に接続されつエミツタ
ホロワ回路の動作電流が小さくなる。さらに、入
力端子には並列にエミツタホロワ回路が多数個接
続されるために、NPNのベース端子容量による
入力端子容量の増大を招くことになり、入力回路
の周波数特性が悪化することになる。したがつ
て、このことは、Ａ／Ｄ変換回路の周波数特性を
悪化させることになり、広帯域の入力アナログ信
号を確実にＡ／Ｄ変換することが困難となる。 When the current value of the current source of the emitter follower circuit is set in this way, the operating current of the emitter follower circuit connected to the input side becomes small. Furthermore, since a large number of emitter follower circuits are connected in parallel to the input terminal, the input terminal capacitance increases due to the base terminal capacitance of the NPN, and the frequency characteristics of the input circuit deteriorate. Therefore, this deteriorates the frequency characteristics of the A/D conversion circuit, making it difficult to reliably A/D convert a wideband input analog signal.
この発明は、上記に鑑みてなされたもので、そ
の目的とするところは、構成の簡略化を図るとと
もに入力端子容量を低減して、広帯域の入力アナ
ログ信号を確実にＡ／Ｄ変換することができる
Ａ／Ｄ変換装置の入力回路を提供することにあ
る。
This invention was made in view of the above, and its purpose is to simplify the configuration, reduce input terminal capacitance, and reliably A/D convert a wideband input analog signal. An object of the present invention is to provide an input circuit for an A/D converter that can perform the following steps.
上記目的を達成するために、この発明は、容量
を介してエミツタ端子と接続されたベース端子に
与えられる入力信号に応じたエミツタ電位を供給
する第１のバイポーラトランジスタと、直列に接
続された抵抗群によ所定の基準電圧を供給する抵
抗分圧回路と、前記抵抗分圧回路からそれぞれ対
応するベース端子に供給される基準電圧に対応し
たエミツタ電位を供給する複数の第２のバイポー
ラトランジスタと、前記第２のバイポーラトラン
ジスタと同数設けられて、それぞれ対応する前記
第２のバイポーラトランジスタから供給されエミ
ツタ電位と前記第１のバイポーラトランジスタか
ら供給されるエミツタ電位とを比較する比較器と
を有することを要旨とする。
In order to achieve the above object, the present invention includes a first bipolar transistor that supplies an emitter potential according to an input signal applied to a base terminal connected to an emitter terminal via a capacitor, and a resistor connected in series. a resistive voltage divider circuit that supplies a predetermined reference voltage to each group; and a plurality of second bipolar transistors that supply emitter potentials corresponding to the reference voltages that are respectively supplied from the resistive voltage divider circuit to corresponding base terminals; Comparators are provided in the same number as the second bipolar transistors and compare the emitter potential supplied from the corresponding second bipolar transistor and the emitter potential supplied from the first bipolar transistor. This is the summary.
この発明によれば、入力端子INに与えられる
入力アナログ信号を１個のエミツタホロワ回路を
介してそれぞれの比較器に供給するようにして、
エミツタホロワ回路の動作電流を増加させるよう
にしたので、入力回路の周波数帯域を大幅に改善
することができる。さらに、入力回路が簡略化さ
れて、入力端子容量を大幅に低減することができ
る。
According to this invention, the input analog signal applied to the input terminal IN is supplied to each comparator via one emitter follower circuit,
Since the operating current of the emitter follower circuit is increased, the frequency band of the input circuit can be significantly improved. Furthermore, the input circuit is simplified and the input terminal capacitance can be significantly reduced.
以下、図面を用いてこの発明の一実施例を説明
する。
An embodiment of the present invention will be described below with reference to the drawings.
第１図はこの発明の一実施例に係るＡ／Ｄ変換
装置の入力回路の構成図であり、この入力回路
は、第３図に示した入力回路における入力端子
IN側に接続された複数個のエミツタホロワ回路
を、１個のエミツタホロワ回路２１で構成したも
のである。なお、抵抗Ｒが直列に接続された抵抗
群、それぞれの抵抗Ｒの接続点に接続されたエミ
ツタホロワ回路及び、それぞれのエミツタホロワ
回路に接続された比較器は第３図に示したものと
同一であり同様の機能を有する。 FIG. 1 is a configuration diagram of an input circuit of an A/D converter according to an embodiment of the present invention, and this input circuit includes input terminals in the input circuit shown in FIG.
A plurality of emitter follower circuits connected to the IN side are configured by one emitter follower circuit 21. Note that the resistor group in which the resistors R are connected in series, the emitter follower circuit connected to the connection point of each resistor R, and the comparator connected to each emitter follower circuit are the same as those shown in Fig. 3. Has similar functionality.
エミツタホロワ回路２１は、NPN２３、電流
源２５、容量２７から構成されている。NPN２
３は、そのベース端子が入力アナログ信号が与え
られる入力端子INに接続され、コレクタ端子が
電圧源Vccに接続されており、エミツタ端子が電
流源２５を介してグランドに接続されているとと
もに、それぞれの比較器の一方の入力端子に接続
されている。そして、デジタル信号に変換しよう
とするアナログ信号が入力端子INに与えられる
と、このアナログ信号に応じてエミツタホロワ回
路２１のエミツタ電位がそれぞれの比較器に与え
られて、このエミツタ電位と、抵抗群により形成
されそれぞれの抵抗Ｒの接続点に接続されたエミ
ツタホロワ回路を介してそれぞれの比較器に与え
られるそれぞれの基準電圧との比較が行なわれ
る。 The emitter follower circuit 21 includes an NPN 23, a current source 25, and a capacitor 27. NPN2
3 has its base terminal connected to the input terminal IN to which an input analog signal is applied, its collector terminal connected to the voltage source Vcc, and its emitter terminal connected to the ground via the current source 25. is connected to one input terminal of the comparator. Then, when an analog signal to be converted into a digital signal is applied to the input terminal IN, the emitter potential of the emitter follower circuit 21 is applied to each comparator in accordance with this analog signal, and the emitter potential and the resistor group are A comparison with the respective reference voltage applied to the respective comparator is carried out via an emitter follower circuit formed and connected to the connection point of the respective resistor R.
なお、NPN２３のベース端子とエミツタ端子
との間には容量２７が挿入されている。この容量
２７は、NPN２３のエミツタ端子に複数の比較
器の入力容量が並列に接続されているために、第
２図に示すように、入力アナログ信号の高周波領
域において生じるエミツタホロワ回路２１のゲイ
ンのピーキングを防止するためのものである。 Note that a capacitor 27 is inserted between the base terminal and the emitter terminal of the NPN 23. Since the input capacitances of a plurality of comparators are connected in parallel to the emitter terminal of the NPN 23, this capacitor 27 causes gain peaking of the emitter follower circuit 21 that occurs in the high frequency region of the input analog signal, as shown in FIG. This is to prevent
このような構成とすることにより、入力端子側
に接続されたエミツタホロワ回路２１の電流源２
５の電流値は、抵抗群側に接続されたそれぞれの
エミツタホロワ回路の電流源の電流値よりも大き
く設定することが可能となる。したがつて、第２
図に示すように、NPN２３のゲインは入力アナ
ログ信号の周波数が100MHz程度まで平坦となり、
入力回路の周波数帯域が従来に比べて大幅に改善
されることになる。 With this configuration, the current source 2 of the emitter follower circuit 21 connected to the input terminal side
The current value of No. 5 can be set larger than the current value of the current source of each emitter follower circuit connected to the resistor group side. Therefore, the second
As shown in the figure, the gain of NPN23 is flat until the frequency of the input analog signal is around 100MHz.
The frequency band of the input circuit will be significantly improved compared to the conventional method.
さらに、入力端子INに接続されるトランジス
タの個数が大幅に減少するため、NPN２１のベ
ース端子とエミツタ端子との間に容量２７を挿入
しても、入力端子INの容量は、例えば８ビツト
用並列比較形Ａ／Ｄ変換回路においては、従来の
100pF程度の入力容量が30pF以下に低減すること
ができる。 Furthermore, since the number of transistors connected to the input terminal IN is significantly reduced, even if the capacitor 27 is inserted between the base terminal and the emitter terminal of the NPN 21, the capacitance of the input terminal IN will be reduced, for example, for 8-bit parallel In comparative A/D conversion circuits, conventional
Input capacitance of approximately 100pF can be reduced to 30pF or less.
第１図はこの発明の一実施例に係るＡ／Ｄ変換
装置の入力回路の構成図、第２図は第１図の周波
数特性を示す図、第３図はＡ／Ｄ変換装置の入力
回路の一従来例を示す図である。
（図の主要な部分を表わす符号の説明）、１３
……比較器、２１……エミツタホロワ回路、２３
……NPN型バイポーラトランジスタ、２７……
容量。
FIG. 1 is a configuration diagram of an input circuit of an A/D converter according to an embodiment of the present invention, FIG. 2 is a diagram showing the frequency characteristics of FIG. 1, and FIG. 3 is an input circuit of an A/D converter. FIG. 2 is a diagram showing a conventional example. (Explanation of symbols representing main parts of the figure), 13
... Comparator, 21 ... Emitter follower circuit, 23
...NPN type bipolar transistor, 27...
capacity.
Claims (1)
ス端子に与えられる入力信号に応じたエミツタ電
位を供給する第１のバイポーラトランジスタと、 直列に接続された抵抗群によ所定の基準電圧を
供給する抵抗分圧回路と、 前記抵抗分圧回路からそれぞれ対応するベース
端子に供給される基準電圧に対応したエミツタ電
位を供給する複数の第２のバイポーラトランジス
タと、 前記第２のバイポーラトランジスタと同数設け
られて、それぞれ対応する前記第２のバイポーラ
トランジスタから供給されエミツタ電位と前記第
１のバイポーラトランジスタから供給されるエミ
ツタ電位とを比較する比較器と を有することを特徴とするＡ／Ｄ変換装置の入力
回路。[Claims] 1. A first bipolar transistor that supplies an emitter potential according to an input signal applied to a base terminal connected to an emitter terminal via a capacitor, and a group of resistors connected in series. a resistive voltage divider circuit that supplies a reference voltage; a plurality of second bipolar transistors that supply emitter potentials corresponding to the reference voltages supplied to respective base terminals from the resistive voltage divider circuit; and the second bipolar transistors. A/ Input circuit of D converter.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28196285A JPS62141820A (en) | 1985-12-17 | 1985-12-17 | Input circuit of a/d converter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28196285A JPS62141820A (en) | 1985-12-17 | 1985-12-17 | Input circuit of a/d converter |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62141820A JPS62141820A (en) | 1987-06-25 |
| JPH0312490B2 true JPH0312490B2 (en) | 1991-02-20 |
Family
ID=17646324
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28196285A Granted JPS62141820A (en) | 1985-12-17 | 1985-12-17 | Input circuit of a/d converter |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62141820A (en) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01115224A (en) * | 1987-10-29 | 1989-05-08 | Matsushita Electric Ind Co Ltd | Input protective device |
| JP2803231B2 (en) * | 1989-10-27 | 1998-09-24 | 横河電機株式会社 | Emitter follower circuit |
| EP0795963B1 (en) * | 1993-06-17 | 2002-04-03 | Sony Corporation | Analog to digital converter |
| ITMI20082067A1 (en) * | 2008-11-20 | 2010-05-21 | St Wireless Sa | DIGITAL ANALOGUE CONVERSION DEVICE, PREFERABLY FOR CELL PHONE |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5516542A (en) * | 1978-07-20 | 1980-02-05 | Matsushita Electric Ind Co Ltd | Signal processing circuit |
-
1985
- 1985-12-17 JP JP28196285A patent/JPS62141820A/en active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5516542A (en) * | 1978-07-20 | 1980-02-05 | Matsushita Electric Ind Co Ltd | Signal processing circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62141820A (en) | 1987-06-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4940980A (en) | Input stage for flash A/D converter | |
| JPH05181556A (en) | Sample band-gap voltage reference circuit | |
| EP0171095B1 (en) | Level-shifting circuit | |
| EP0484129B1 (en) | Sample-and-hold circuit | |
| US5734276A (en) | Circuit and method for reducing distortion in a track and hold amplifier | |
| EP0081268A1 (en) | Balancing compensation in differential amplifiers with a single-ended drive | |
| US4779059A (en) | Current mirror circuit | |
| JPH0312490B2 (en) | ||
| US5719529A (en) | Operational amplifier and digital signal transfer circuit | |
| US5420524A (en) | Differential gain stage for use in a standard bipolar ECL process | |
| JP2553177B2 (en) | Sample and holding stage and its use in a parallel A / D converter | |
| JPS6327460Y2 (en) | ||
| EP0302605A1 (en) | Cascode amplifier with non-linearity correction and improve transient response | |
| US5623229A (en) | Compensation circuit for input stage of high speed operational amplifier | |
| US5144169A (en) | Operational amplifier circuit | |
| US5285170A (en) | Operational amplifier with all NPN transistor output stage | |
| JP2680753B2 (en) | Buffer amplifier | |
| JPH0226815B2 (en) | ||
| US5903190A (en) | Amplifier feedforward arrangement and method for enhanced frequency response | |
| US4535256A (en) | Integrated video amp with common base lateral PNP transistor | |
| US4280103A (en) | Multistage transistor amplifier | |
| US4426626A (en) | Signal switching circuit | |
| US4568839A (en) | Analog bipolar current switch | |
| SU1506512A1 (en) | Power amplifier | |
| JPH06326526A (en) | Circuit device for control current compensation of transistor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |