JPH03120967A - Noise reduction circuit - Google Patents

Noise reduction circuit

Info

Publication number
JPH03120967A
JPH03120967A JP1257740A JP25774089A JPH03120967A JP H03120967 A JPH03120967 A JP H03120967A JP 1257740 A JP1257740 A JP 1257740A JP 25774089 A JP25774089 A JP 25774089A JP H03120967 A JPH03120967 A JP H03120967A
Authority
JP
Japan
Prior art keywords
circuit
signal
noise
limiter
output signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1257740A
Other languages
Japanese (ja)
Inventor
Koichi Fukui
福井 公一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP1257740A priority Critical patent/JPH03120967A/en
Publication of JPH03120967A publication Critical patent/JPH03120967A/en
Pending legal-status Critical Current

Links

Landscapes

  • Signal Processing Not Specific To The Method Of Recording And Reproducing (AREA)
  • Picture Signal Circuits (AREA)
  • Television Signal Processing For Recording (AREA)

Abstract

PURPOSE:To eliminate the noise component of a large amplitude and of a moving picture part by providing a high pass filter extracting a high frequency component from an output signal of a 1st adder circuit and a 2nd limiter extracting a noise component from an output signal of the high pass filter. CONSTITUTION:Since a noise equivalent signal (a) outputted from a 2nd adder circuit 3, when it is a noise component of a moving picture or a large amplitude, exceeds a prescribed level, the level is limited by a 1st limiter 5 and the noise is not fed to a 1st adder circuit 2. The noise component of an input video signal (c) from the 1st adder circuit 2 is extracted by a high pass filter 8 and a 2nd limiter 9, and the extracted noise component is fed to a 3rd adder circuit 7 via a switch circuit 10. Thus, even the noise component or the large amplitude noise component in existence in mixture in the moving part when the input video signal is moving is eliminated surely.

Description

【発明の詳細な説明】 「発明の目的] (産業上の利用分野) 本発明は、ビデオ信号中のノイズ成分を低減するために
ビデオテープレコーダ(VTR)などで用いられるノイ
ズリダクション回路に関する。
DETAILED DESCRIPTION OF THE INVENTION [Object of the Invention] (Industrial Application Field) The present invention relates to a noise reduction circuit used in a video tape recorder (VTR) or the like to reduce noise components in a video signal.

(従来の技術) VTRにおいては、再生ビデオ信号のS/N比を見かけ
上よくするためにいくつかのノイズリダクション方式が
採用されている。たとえば高域の小レベル信号をノイズ
成分とみなし、ノイズキャンセラーを用いてこのノイズ
成分を除去する方式や、くし形フィルタを用い、ビデオ
信号のライン相関性を利用してノイズ成分を低減させる
方式などである。
(Prior Art) In a VTR, several noise reduction methods are employed to improve the apparent S/N ratio of a reproduced video signal. For example, there are methods that treat high-frequency low-level signals as noise components and use a noise canceller to remove these noise components, and methods that use a comb filter and utilize the line correlation of the video signal to reduce noise components. It is.

また、近年になってディジタルメモリの低価格化に伴い
、大容量メモリを1フイールド遅延線あるいは1フレー
ム遅延線として使用することが可能となったことで、フ
ィールド相関あるいはフレーム相関を利用するくし形フ
ィルタを用いてノイズ成分を低減することも行なわれて
いる。第3図は、このようなくし形フィルタを用いた従
来から知られるノイズリダクション回路を示す。
In addition, in recent years, with the decline in the price of digital memory, it has become possible to use large-capacity memory as a 1-field delay line or 1-frame delay line. Filters have also been used to reduce noise components. FIG. 3 shows a conventionally known noise reduction circuit using such a comb filter.

この図で、入力端子1に入力されるビデオ信号は加算回
路2,3に供給され、加算回路2の出力信号はたとえば
1フイールド遅延線からなる遅延回路4で遅延された後
、加算回路3に供給されて、入力ビデオ信号から減算さ
れる。この加算口83の出力信号はリミッタ5を介して
加算口82に供給され、入力ビデオ信号から減算される
In this figure, a video signal input to an input terminal 1 is supplied to adder circuits 2 and 3, and the output signal of the adder circuit 2 is delayed by a delay circuit 4 consisting of, for example, a 1-field delay line, and then sent to an adder circuit 3. and subtracted from the input video signal. The output signal of this addition port 83 is supplied to the addition port 82 via the limiter 5, and is subtracted from the input video signal.

この構成においては、加算回路3の出力信号aは、フィ
ールド間差信号であり、入力ビデオ信号からノイズ相当
成分を取り出したものであり、この加算出力信号aをリ
ミッタ5を通すことで得た信号すを加算回路2において
入力ビデオ信号から減することで、ノイズ成分が減少し
たビデオ信号出力が得られる。この動作をノイズ低減ル
ープLにおいて巡回的に繰り返すことにより、出力端子
6からはノイズ成分を除去したビデオ信号を取り出すこ
とができる。
In this configuration, the output signal a of the adder circuit 3 is an inter-field difference signal, which is a signal obtained by extracting a component equivalent to noise from the input video signal, and a signal obtained by passing this addition output signal a through the limiter 5. By subtracting the noise from the input video signal in the adding circuit 2, a video signal output with reduced noise components can be obtained. By repeating this operation cyclically in the noise reduction loop L, a video signal from which noise components have been removed can be extracted from the output terminal 6.

ここで、リミッタ5は入力に動きがあった場合にノイズ
と誤認し出力画に残像現象が現われてしまうのを防ぐた
めに設けられている。第4図に示すようにリミッタ人力
a(加算口′I43の出力信号a)の振幅がA以上にな
ると、リミッタ出力すは逆に減少し、リミッタ人力aの
振幅がB以上になるとリミッタ出力すはゼロとなる。し
たがって、たとえば画像の動きのある部分においてフィ
ールド間差信号であるリミッタ入力aが振幅Bを越えた
ときは、リミッタ出力すは無信号となり、出力端子6に
は残像成分が出力されない。
Here, the limiter 5 is provided to prevent movement in the input from being mistaken as noise and causing an afterimage phenomenon in the output image. As shown in Fig. 4, when the amplitude of limiter power a (output signal a of addition port I43) exceeds A, the limiter output decreases, and when the amplitude of limiter power a exceeds B, the limiter output decreases. becomes zero. Therefore, for example, when the limiter input a, which is the inter-field difference signal, exceeds the amplitude B in a moving part of the image, the limiter output becomes no signal, and no afterimage component is output to the output terminal 6.

(発明が解決しようとする課題) ところで、上述した従来のノイズリダクション回路では
、リミッタ5の動作説明から明らかなようにリミッタレ
ベル以上のノイズ成分に対してはノイズ除去の効果がな
いとともに、画像の動きのある部分(動画部分〉に対し
ても全くノイズ除去効果がないという問題点があった。
(Problem to be Solved by the Invention) By the way, as is clear from the explanation of the operation of the limiter 5, the conventional noise reduction circuit described above is not effective in removing noise for noise components higher than the limiter level, and it also reduces the image quality. There was a problem in that there was no noise removal effect at all even for moving parts (video parts).

本発明は、このような課題を解決するなめに提案された
ものであり、大振幅のノイズ成分および動画部分のノイ
ズ成分をも効果的に除去することができるノイズリダク
ション回路を提供することを目的とする。
The present invention was proposed to solve these problems, and an object of the present invention is to provide a noise reduction circuit that can effectively remove large amplitude noise components and noise components in video parts. shall be.

[発明の構成] (課題を解決するための手段) 上記目的を達成するために本発明によるノイズリダクシ
ョン回路は、入力ビデオ信号が供給される第1の加算回
路と、この第1の加算回路の出力信号を遅延する遅延回
路と、上記入力ビデオ信号から上記遅延回路の出力信号
を減じノイズ相当信号を取り出す第2の加算回路と、こ
の第2の加算回路の出力信号の内所定レベル以上の信号
の通過を阻止する第1のリミッタとを有し、上記第1の
加算回路で上記第1のリミッタから出力されるノイズ信
号を上記入力ビデオ信号から減ずることによりノイズ除
去を行なうノイズリダクション回路において、上記第1
の加算回路の出力信号が供給される第3の加算回路と、
上記第2の加算回路の出力信号のレベルを検出しこの出
力信号が所定レベル以上のときに切換え制御信号を出力
するレベル検出回路と、上記第1の加算回路の出力信号
から高域成分を取り出すハイパスフィルタと、このハイ
パスフィルタの出力信号からノイズ成分を取り出す第2
のリミッタと、この第2のリミッタと上記第3の加算回
路との間に直列に挿入され上記切換え制御信号によって
スイッチが閉じられるスイッチ回路とを備え、上記第3
の加算回路で上記第1の加算回路の出力信号から上記ス
イッチ回路を介して供給される上記リミッタの出力信号
を減ずることを特徴とする。
[Structure of the Invention] (Means for Solving the Problem) In order to achieve the above object, a noise reduction circuit according to the present invention includes a first addition circuit to which an input video signal is supplied, and a first addition circuit of the first addition circuit. a delay circuit that delays an output signal; a second addition circuit that subtracts the output signal of the delay circuit from the input video signal to extract a signal equivalent to noise; and a signal of a predetermined level or higher among the output signals of the second addition circuit. a first limiter that prevents passage of the noise signal, and the noise reduction circuit performs noise removal by subtracting the noise signal output from the first limiter from the input video signal with the first addition circuit, 1st above
a third adder circuit to which the output signal of the adder circuit is supplied;
a level detection circuit that detects the level of the output signal of the second addition circuit and outputs a switching control signal when the output signal is above a predetermined level; and a level detection circuit that extracts a high frequency component from the output signal of the first addition circuit. A high-pass filter and a second filter that extracts noise components from the output signal of this high-pass filter.
a limiter, and a switch circuit inserted in series between the second limiter and the third adder circuit, the switch being closed by the switching control signal;
The adder circuit is characterized in that the output signal of the limiter supplied via the switch circuit is subtracted from the output signal of the first adder circuit.

(作用) 上述した構成によれば、第2の加算回路から出力される
ノイズ相当信号は、動画部分あるいは大振幅ノイズであ
る場合、所定レベルを超えるので、第1のリミッタで阻
止され、第1の加算回路へは供給されない。この場合、
第1の加算回路からは入力ビデオ信号が直接出力され、
第3の加算回路とハイパスフィルタに供給されるととも
に、レベル検出回路からは切換え制御信号がスイ・ソチ
回路に供給されスイッチが閉じられる。
(Function) According to the above-described configuration, the noise-equivalent signal output from the second addition circuit exceeds a predetermined level when it is a moving image part or large-amplitude noise, so it is blocked by the first limiter and It is not supplied to the adder circuit. in this case,
The input video signal is directly output from the first adder circuit,
A switching control signal is supplied to the third adder circuit and the high-pass filter, and a switching control signal is supplied from the level detection circuit to the Swiss-Sochi circuit to close the switch.

第1の加算回路からの入力ビデオ信号は、ハイパスフィ
ルタと第2のリミッタとによってノイズ成分が抽出され
、抽出されたノイズ成分がスイ・ソチ回路を介して第3
の加算回路に供給される。
A noise component is extracted from the input video signal from the first adder circuit by a high-pass filter and a second limiter, and the extracted noise component is passed through the Sui-Sochi circuit to the third
is supplied to the adder circuit.

第3の加算回路では、第1の加算回路よりの入力ビデオ
信号からこのノイズ成分が差し引かれるので、入力ビデ
オ信号に動きがある場合(動画部)に混在するノイズ成
分や大振幅ノイズ成分についてもノイズ除去を確実に行
なうことができる。
In the third adder circuit, this noise component is subtracted from the input video signal from the first adder circuit, so noise components and large-amplitude noise components that are mixed when there is movement in the input video signal (moving image part) are also subtracted. Noise removal can be performed reliably.

(実施例) 以下、本発明の実施例を図面に基づき詳細に説明する。(Example) Hereinafter, embodiments of the present invention will be described in detail based on the drawings.

第1図のブロック図は、本発明によるノイズリダクショ
ン回路の一実施例を示す。なお、従来例のものと同様部
分には同符号を付して、重複する部分の説明を省略する
The block diagram of FIG. 1 shows one embodiment of a noise reduction circuit according to the present invention. Note that parts similar to those of the conventional example are given the same reference numerals, and explanations of overlapping parts will be omitted.

この図で、ビデオ信号が入力される入力端子1から加算
回路2の出力信号Cが取り出される部分までの構成(ノ
イズ低減ループLの構成)は、従来のものと同じである
In this figure, the configuration from the input terminal 1 where the video signal is input to the part where the output signal C of the adder circuit 2 is taken out (the configuration of the noise reduction loop L) is the same as that of the conventional one.

本発明に係るノイズリダクション回路では、加算回路2
の出力端子すなわち加算回路2と遅延回路4との接続点
を加算回路7とハイパスフィルタ(HPF)8の各入力
端子に接続し、これら加算回路7とHPF8に、加算回
路2の出力信号Cを供給している。
In the noise reduction circuit according to the present invention, the adder circuit 2
The output terminal of the adder circuit 2, that is, the connection point between the adder circuit 2 and the delay circuit 4, is connected to each input terminal of the adder circuit 7 and the high-pass filter (HPF) 8, and the output signal C of the adder circuit 2 is connected to the adder circuit 7 and the high-pass filter (HPF) 8. supplying.

HPF8では、加算出力信号Cの高域成分を抽出して、
リミッタ9に供給する。このリミッタ9は、前記リミッ
タ5と同じような入出力特性を有しており、微小レベル
の信号は通過し、大振幅信号は阻止する。リミッタ9の
出力は、上記加算出力信号Cから周波数が高くしかも微
小振幅の信号成分すなわちノイズ成分を取り出したもの
となる。
HPF8 extracts the high frequency component of the addition output signal C,
Supplied to limiter 9. This limiter 9 has input/output characteristics similar to those of the limiter 5, allowing very small level signals to pass through and blocking large amplitude signals. The output of the limiter 9 is a signal component having a high frequency and a small amplitude, that is, a noise component extracted from the addition output signal C.

このリミッタ9の出力信号は、スイッチ回路10を介し
て加算口87に供給され、加算出力信号Cから減じられ
る。なお、このスイッチ回路10は、後述するハイレベ
ル(“°Hパレベル)の切換え制御信号が入力されない
限り、通常は開かれた状態にある。
The output signal of the limiter 9 is supplied to the addition port 87 via the switch circuit 10, and is subtracted from the addition output signal C. Note that this switch circuit 10 is normally in an open state unless a high level ("°H level") switching control signal, which will be described later, is input.

また、前記加算回路3の出力信号aはレベル検出回81
1に供給されて、出力信号(フィールド間差信号)aの
レベル検出が行なわれる。このレベル検出回路11の出
力は通常ローレベル(“L、+tレベル〉となっており
、大レベルのフィールド間差信号aが検出されたときに
、第2図(b)に示すように出力dがハイレベルく“H
lルベル)となる。
Further, the output signal a of the adder circuit 3 is output to the level detection circuit 81.
1, and the level of the output signal (interfield difference signal) a is detected. The output of this level detection circuit 11 is normally at a low level ("L, +t level"), and when a large level interfield difference signal a is detected, the output d is as shown in FIG. 2(b). is at a high level
l Lebel).

なお、第2図(a)はリミッタ5の入出力特性を示す。Note that FIG. 2(a) shows the input/output characteristics of the limiter 5.

このレベル検出回路11の“°H°゛レベルの出力信号
dは、切換え制御信号としてスイッチ回路10の制御入
力端子に供給され、この“Hパレベルの切換え制御信号
dによってスイッチ回路10が閉じられる。
The "°H°" level output signal d of the level detection circuit 11 is supplied as a switching control signal to the control input terminal of the switch circuit 10, and the switch circuit 10 is closed by this "H" level switching control signal d.

つぎに、このように構成されるノイズリダクション回路
の動作を説明する。
Next, the operation of the noise reduction circuit configured as described above will be explained.

前述したように加算回路3において入力ビデオ信号から
遅延回路4の遅延出力を差し引くことにより、加算回路
3の出力としてノイズ成分に相当するフィールド間差信
号aを取り出すことができる。
As described above, by subtracting the delayed output of the delay circuit 4 from the input video signal in the adder circuit 3, the inter-field difference signal a corresponding to the noise component can be extracted as the output of the adder circuit 3.

このフィールド間差信号aは、リミッタ5とレベル検出
回路11とに供給される。レベル検出回路11では、フ
ィールド間差信号aのレベルを検出することで、信号レ
ベルが小レベルのときに“L′。
This inter-field difference signal a is supplied to a limiter 5 and a level detection circuit 11. The level detection circuit 11 detects the level of the inter-field difference signal a and outputs "L" when the signal level is a small level.

レベルを出力するので、スイッチ回路10は開かれた状
態のままである。したがって、リミッタ9の出力信号は
加算回路7に供給されない。
Since the level is output, the switch circuit 10 remains open. Therefore, the output signal of limiter 9 is not supplied to adder circuit 7.

ノイズ成分に相当する小レベルのフィールド間差信号a
は、リミッタ5を通過して加算回路2に供給され、入力
ビデオ信号から差し引かれるので、入力ビデオ信号から
ノイズ成分が低減される。この動作が、ノイズ低減ルー
プLにおいて巡回的に繰り返されることにより、出力端
子6からノイズ成分が除去されたビデオ信号が出力され
る。
A small-level interfield difference signal a corresponding to a noise component
is supplied to the adder circuit 2 through the limiter 5 and subtracted from the input video signal, thereby reducing noise components from the input video signal. By repeating this operation cyclically in the noise reduction loop L, a video signal from which noise components have been removed is output from the output terminal 6.

一方、フィールド間差信号aのレベルが大レベルである
と、この大レベル信号がレベル検出回路11で検出され
、II HI+レベルの切換え制御信号dがスイッチ回
路10に供給されるので、スイッチ回路10が閉じられ
る。フィールド間差信号aが大レベル信号である場合は
、前述したようにリミッタ5によって信号の通過が阻止
されるので、ノイズ低減ループしにおけるノイズ低減機
能は働かない。
On the other hand, when the level of the inter-field difference signal a is a large level, this large level signal is detected by the level detection circuit 11, and the switching control signal d of IIHI+ level is supplied to the switch circuit 10. is closed. When the inter-field difference signal a is a high level signal, the limiter 5 prevents the signal from passing, as described above, so the noise reduction function in the noise reduction loop does not work.

しかし、加算回路2を通過した入力ビデオ信号(加算回
路2の出力信号Cに相当)が、HPF8に供給され、こ
のフィルタ出力がリミッタ9に供給されることで、入力
ビデオ信号Cからノイズ成分が抽出される。このノイズ
成分は、スイッチ回路10を介して加算回路7に供給さ
れるので、加算回路7において入力ビデオ信号Cからノ
イズ成分が減算され、ノイズ成分が除去されたビデオ信
号が端子6から出力される。
However, the input video signal that has passed through the adder circuit 2 (corresponding to the output signal C of the adder circuit 2) is supplied to the HPF 8, and the filter output is supplied to the limiter 9, so that noise components are removed from the input video signal C. Extracted. This noise component is supplied to the addition circuit 7 via the switch circuit 10, so the noise component is subtracted from the input video signal C in the addition circuit 7, and the video signal from which the noise component has been removed is output from the terminal 6. .

このように上記ノイズリダクション回路では、残像を軽
減するためのリミッタ5が挿入されているノイズ除去ル
ープLでは除去できなかった動画部分のノイズ成分や大
振幅のノイズ成分をも効果的に除去することができる。
In this way, the above-mentioned noise reduction circuit can effectively remove noise components in the video portion and large-amplitude noise components that could not be removed by the noise removal loop L in which the limiter 5 is inserted to reduce afterimages. I can do it.

[発明の効果] 以上説明したように本発明によれば、従来は除去が困難
であった動画部分のノイズ成分や大振幅のノイズ成分を
良好に除去することができるので、S/N比の高い高品
質の画像を提供できる。
[Effects of the Invention] As explained above, according to the present invention, noise components in video parts and large amplitude noise components, which were difficult to remove in the past, can be successfully removed, so the S/N ratio can be improved. Can provide high quality images.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明によるノイズリダクション回路の一実施
例を示すブロック図、第2図は第1図のノイズリダクシ
ョン回路の動作を説明するための波形図、第3図は従来
のノイズリダクション回路を示すブロック図、第4図は
従来のノイズリダクション回路の動作を説明するための
波形図である。 2.3.7・・・加算回路 4・・・遅延回路 5.9・・・リミッタ 8・・・ハイパスフィルタ 11・・・レベル検出回路
Fig. 1 is a block diagram showing an embodiment of the noise reduction circuit according to the present invention, Fig. 2 is a waveform diagram for explaining the operation of the noise reduction circuit of Fig. 1, and Fig. 3 is a block diagram showing an example of the noise reduction circuit of the present invention. The block diagram shown in FIG. 4 is a waveform diagram for explaining the operation of a conventional noise reduction circuit. 2.3.7...Addition circuit 4...Delay circuit 5.9...Limiter 8...High pass filter 11...Level detection circuit

Claims (1)

【特許請求の範囲】 入力ビデオ信号が供給される第1の加算回路と、この第
1の加算回路の出力信号を遅延する遅延回路と、上記入
力ビデオ信号から上記遅延回路の出力信号を減じノイズ
相当信号を取り出す第2の加算回路と、この第2の加算
回路の出力信号の内所定レベル以上の信号の通過を阻止
する第1のリミッタとを有し、上記第1の加算回路で上
記第1のリミッタから出力されるノイズ信号を上記入力
ビデオ信号から減ずることによりノイズ除去を行なうノ
イズリダクション回路において、 上記第1の加算回路の出力信号が供給される第3の加算
利用と、上記第2の加算回路の出力信号のレベルを検出
しこの出力信号が所定レベル以上のときに切換え制御信
号を出力するレベル検出回路と、上記第1の加算回路の
出力信号から高域成分を取り出すハイパスフィルタと、
このハイパスフィルタの出力信号からノイズ成分を取り
出す第2のリミッタと、この第2のリミッタと上記第3
の加算回路との間に直列に挿入され上記切換え制御信号
によってスイッチが閉じられるスイッチ回路とを備え、
上記第3の加算回路で上記第1の加算回路の出力信号か
ら上記スイッチ回路を介して供給される上記リミッタの
出力信号を減ずることを特徴とするノイズリダクション
回路。
[Claims] A first adder circuit to which an input video signal is supplied, a delay circuit that delays an output signal of the first adder circuit, and a delay circuit that subtracts the output signal of the delay circuit from the input video signal and eliminates noise. It has a second adder circuit that takes out the corresponding signal, and a first limiter that blocks the passage of signals of a predetermined level or higher among the output signals of the second adder circuit, and the first adder circuit extracts the corresponding signal. In the noise reduction circuit that performs noise removal by subtracting the noise signal output from the first limiter from the input video signal, a third addition application to which the output signal of the first addition circuit is supplied; a level detection circuit that detects the level of the output signal of the first addition circuit and outputs a switching control signal when the output signal is equal to or higher than a predetermined level; and a high-pass filter that extracts high-frequency components from the output signal of the first addition circuit. ,
a second limiter for extracting noise components from the output signal of the high-pass filter;
a switch circuit inserted in series between the adder circuit and the switch circuit whose switch is closed by the switching control signal,
A noise reduction circuit characterized in that the third adder circuit subtracts the output signal of the limiter supplied via the switch circuit from the output signal of the first adder circuit.
JP1257740A 1989-10-04 1989-10-04 Noise reduction circuit Pending JPH03120967A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1257740A JPH03120967A (en) 1989-10-04 1989-10-04 Noise reduction circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1257740A JPH03120967A (en) 1989-10-04 1989-10-04 Noise reduction circuit

Publications (1)

Publication Number Publication Date
JPH03120967A true JPH03120967A (en) 1991-05-23

Family

ID=17310444

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1257740A Pending JPH03120967A (en) 1989-10-04 1989-10-04 Noise reduction circuit

Country Status (1)

Country Link
JP (1) JPH03120967A (en)

Similar Documents

Publication Publication Date Title
NL8201333A (en) VIDEO SIGNAL EDITING CIRCUIT.
JP2508442B2 (en) Noise removal circuit
JPS63121371A (en) Video signal processor
JPH03120967A (en) Noise reduction circuit
KR0178382B1 (en) Luminance signal/color signal separating circuit and noise reduction circuit using a comb filter
JP2636519B2 (en) Video motion signal detection circuit
JPS6146682A (en) Magnetic recording and recording device
JP2756697B2 (en) Video signal processing device
JP2545373B2 (en) Noise cancellation circuit
JPH026710Y2 (en)
JPS6139792B2 (en)
JPS60212090A (en) Comb-line filter
EP0668702A2 (en) Luminance-chrominance signal separation circuit
JPS6328183A (en) Line noise suppression circuit
JPH01318485A (en) Comb line filter
EP0420184A2 (en) Video signal processing circuit
JPS6146691A (en) Magnetic recording and reproducing device
JPS6412152B2 (en)
JPH04320194A (en) Video signal processing circuit and video signal recording and reproducing device
JPH09215007A (en) Video signal processing circuit
JPS6177418A (en) Noise reduction circuit
JPH0244973A (en) Noise reduction device
JPS6139796A (en) Magnetic recording and reproducing device
JPH01190184A (en) Video recording and reproducing device
JPS6118290A (en) Chrominance signal reproducing circuit