JPH03118650A

JPH03118650A - キャッシュサポート構造

Info

Publication number: JPH03118650A
Application number: JP2178499A
Authority: JP
Inventors: Lawrence A P Chisvin; ローレンス　アンドリュー　ポール　チスヴィン; John K Grooms; ジョン　ケーラー　グルームス; Joseph F Rantala; ジョセフ　フランクリン　ランタラ
Original assignee: Digital Equipment Corp
Current assignee: Digital Equipment Corp
Priority date: 1989-07-06
Filing date: 1990-07-05
Publication date: 1991-05-21
Anticipated expiration: 2009-01-19
Also published as: CA2019727A1; JPH065514B2; EP0407067A3; EP0407067A2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】産業上の利用分野本発明は、シェアドメモリリソースを備えるマルチ中央
処理装置（ＣＰＵ）データ装置、更に言えば、「ライト
スルー」キャッシュを備えるｃＰＵ、「ライトバック」
キャッシュを備えるＣＰＵ。

それに共通データバスを経由するキャッシュを持たない
ＣＰＵ、それらＣＰＵ間におけるシェアドメモリの調和
を、シェアドメモリリソースで保つ方法に関するもので
ある。

発明の概要ｌまたはそれ以上のメモリリソースがらのデータを共有
するためにマルチＣＰＵやコマンドデータバスを有する
データ処理装置は、シェアドメモリや新たな入力からの
データ、それはＣＰＵに直接接続されている関連する入
力／出力デバイスからのものであるが、そのデータを処
理し記憶するため、独自のメモリ「キャッシュ」を有す
るＣＰＵを備えている。シェアドメモリは一般に共通バ
スを通じてＣＰＵに接続されている。そのようなキャッ
シュを備えるＣＰＵは、それらがアクセスし取得するデ
ータのブロックを、どのＣＰＵでも用いることが出来る
ように、シェアドメモリに接続されていなければならな
い。この目的のため、ＣＰＵは「ライトスルー」あるい
は「ライトバック」キャッシュの両方を備えているであ
ろう。

ライトスルーキャッシュを備えるＣＰＵが、成るデータ
のブロックにアクセスする必要があるときは、それはそ
のブロック領域に対してリードコマンドを実行する。こ
れはシェアドメモリ内のブロックの「ブロック状態」を
変化させるものではない。データブロックの「ブロック
状態」は、この後にさらに説明する「フリー」や「占有
」などのようなデータブロックの状態を示すものである
。

ＣＰＵは、リードコマンドに反応し、メモリからＣＰＵ
のキャッシュ内にデータを記憶する。

データがＣＰＵのキャッシュ内に存在する間、データブ
ロックの読み込みは、キャッシュのコピーに対して行わ
れるが、データブロックへの書き込みはキャッシュのコ
ピー、そしてシェアドメモリ内の元のデータブロックそ
れら両方を更新する。

ライトコマンドは、メモリ内のシェアドデータブロック
を更新するが、データのブロック状態は変化させない。

ネームを示すと、ＣＰＵはキャッシュを通じてそしてシ
ェアドメモリ内に書き込む。

１つ以上のＣＰＵが同時に同一のデータブロックをキャ
ッシュすることもあるかもしれないが、キャッシュする
ＣＰＵは全て、ブロックへと向けられているライトコマ
ンドのためのバスを監視しなくてはならず、そのブロッ
クはそれぞれそのキャッシュ中にコピーを有している。

もしキャッシュされたデータブロックへのライトコマン
ドが検出されると、そのキャッシュ中にコピーを備える
ＣＰＵはその後、コピーに対して、もはやそれは有用で
はない、即ち汚れているという印を付けるのである。も
しそれらのキャッシュコピーが汚れたものになった後に
データブロックを読む必要があるときは、それらは「ク
リーン」コピーを受は取るためシェアドメモリ内のデー
タブロックに対してリードコマンドを送る。ライトスル
ーキャッシング機構において、キャッシュとシェアドメ
モリの間を転送されるデータは、シェアドメモリデータ
ブロックのブロック状態を変化させることはない。

ライトバックキャッシュを備えるＣＰＵが、あるデータ
のブロックにアクセスする必要があると判断したときは
、シェアドメモリ内のブロック領域に対してオーナーシ
ップリード（ｏｗｎｅｒｓｈｉｐ　ｒｅａｄ）を実行す
る。これはシェアドメモリ内ブロックのブロック状態を
「占有」にセットし、そしてデータはＣＰＵのキャッシ
ュ内に保持される。

データがＣＰＵのキャッシュ内に保持されている間、デ
ータブロックへの読み出し、書き込みには洪にキャッシ
ュのコピーが使用される。書き込みはデータのキャッシ
ュのコピーを更新するが、シェアドメモリコピーは更新
しない。ＣＰＵがブロックを「放棄」しなくてはならな
いとき、あるいは、占有しているＣＰＵがそのブロック
をアクセスするのを辞めたとき、シェアドメモリコピー
は更新されなくてはならない。なぜなら、他のＣＰＵが
、シェアドメモリのブロックを占有したいと望んでいる
からである。

ライトバック機構において、キャッシュとシェアドメモ
リの間を転送するデータは、シェアドメモリブロックの
ブロック状態に影響を与えることはない。ブロック状態
は、ＣＰＵがデータブロックを「ボロー」しているとき
、「占有」にセットされ、ブロック状態はＣＰＵがデー
タブロックを「返却」したときはフリーにセットされる
。

ライトバックキャッシュを有するＣＰＵが、データブロ
ックを「ボロー」し、そのブロック状態が「占有」にセ
ットされているとき、それはたった１つのデータブロッ
クのオフィシャルコピーをもっているかのうように振る
舞う。もしライトバックキャッシュを備えるＣＰＵが、
そのキャッシュ中に同一のデータブロックを引っばり出
そうとしたときは、データブロックの蓄積は失われると
いうことは、前に述べた２つのキャッジユング機構から
明らかである。

キャッシュを備えていないＣＰＵは、シェアドメモリ内
に蓄積されたデータに単に直接作用するだけである。そ
のようなＣＰＵは、ライトバックキャッシュを有するＣ
ＰＵを備える装置を用いるときも、シェアドデータの「
オーナーシップ」を見分けないため、要求されたデータ
が他のＣＰＵのうちの１つにより更新されているときも
、それを区別することができない。

ライトスルーキャッシュを備えるＣＰＵや全くキャッシ
ュを持たないＣＰＵは、シェアドメモリの領域に排他的
なアクセスを獲得するためにインターロックプロトコル
を使用する。しかしながら、このインターロックプロト
コルはロックコマンドを使用するものであり、それはラ
イトバックキャッシュを備えるＣＰＵにより用いられる
「占有」や「放棄」コマンドとなんら異なるものではな
いのである。この理由はライトバックキャッシュを備え
るＣＰＵを備えるデータ処理装置が、ライトスルーキャ
ッシュを備えるＣＰＵやキャッシュを持たないＣＰＵと
の両立性を欠くためである。

発明の概要本発明は、分離された部分からなるメモリデータブロッ
ク中で処理することにより、同一のデータバス上で、ラ
イトバックキャッシュを備えるＣＰＵ、ライトスルーキ
ャッシュを備えるＣＰＵそれにキャッシュを全く持たな
いＣＰＵ、このような異なるタイプのＣＰＵのためのシ
ェアドメモリ装置の使用を可能とするものであり、それ
らのデータブロックは個々のデータブロックに割り当て
られた特別のデータブロック状態領域を備えている。以
下に述べるように、個々のブロック状態領域を構成する
ために、１１のデータビットが用いられる。１１ビット
にうちの２ビットはブロック状態のために用意される。

要素のうちの４ビットは、ブロック状態で最後に変わっ
たＣＰＵを示す［ノードＩＤＪであり、そして１１ビッ
トうちの残りの５ビットがエラー訂正コード情報（Ｅ　
ＣＣ）のために用意される。

個々のデータブロックのためのブロック状態ビットは、
オーナーシップに対応して変化し、そしてパッドロック
で示すのと同じようにブロックの状態をインターロック
する。パッドブロック状態識別は、そのキャッシュない
の占有するデータブロックをＣＰＵが汚すことにより行
われ、そして汚されキャッシュされたデータブロックを
メモリないに読み込む。このデータのブロックが他のＣ
ＰＵにより読み込まれたときは、パッドブロック状態識
別がそれらに、データは汚されているということを伝え
るのである。エラー訂正コード情報は状態とノードＩＤ
データを完全に保ってくれる。

実施例第１図には、データ処理装置のための一般的な形態が示
されており、そのデータ処置装置は、共通バス６を通じ
てシェアドメモリリソースと連結されている複数の中央
処理装置（ＣＰＵの）を備えている。データ処理装置２
は、少なくとも１つのシェアドメモリリソースを備えて
おり、そのシェアドメモリリソースは、伝達ライン８を
通じて共通データバスに接続されている。少な（とも１
つの読出しキャッシュを備えるＣＰＵｌ０は、伝達ライ
ン１２を通じてデータバス６に接続されている。

ところが第１図には、ライトバックキャッシュを備える
Ｃ　Ｐ　Ｕ　１０のうちのたった１つしが示されていな
いが、一般的にはデータ処理装置２は、複数の読出しキ
ャッシュを備えるＣＰＵｌ０を有している。

少なくとも１つのライトスルーキャッシュを備えるＣＰ
Ｕ１４が、伝達ライン１６を通じてデータバスと結合さ
れている。第１図では、ライトスルーキャッシュを備え
るＣＰＵ１４のうちのたった１つが示されているだけで
あるが、装置２は一般には複数のライトスルーキャッシ
ュを備えるＣＰＵ１４を持っている。少なくとも１つの
キャッシュレスＣＰＵ１８が、伝達ライン２ｏを通じて
データバス６に接続されている。第１図では、キャッシ
ュレスＣＰＵ１８のうちのたった１つが示されているだ
けであるが、装置２は一般に複数のキャッシュレスＣＰ
Ｕ１８を備えているものである。

本発明は、データ処理装置２のシェアドメモリリソース
４に記憶された個別のデータのブロックのため、特別の
「ブロック状態Ｊデータ領域を提供することにより、共
通データバス６上の単一のデータ処理装置２内で異なる
キャッシュ装置を備えるＣＰＵｌ０１１４．１８の間を
調和させようというものである。第２図を参照すると、
個々のデータのブロックは３２バイトのデータブロック
２２を備えている。個々のデータブロック２２は、関連
するブロック状態領域２４を備えている。ブロック状態
領域２４は、ブロック状態情報データの１１ビットのデ
ータ領域を備えている。状態領域２６を構成するこれら
のビットのうちの最初の２ビットは、４つの選択可能な
状態の内のどの状態にいるのかを示している。これらの
目的のために用いられるビットは表１に示されている。

ビット　ｌ　　　ピッ０１０１表１ト　　　　２　　　　　　　　　　ｔベエム医フリー占有インターロックドタッグドバッド表１の「フリー」状態は、データブロック２２が、デー
タ処理装置２のどのＣＰＵ１０．１４．１８も使用可能
であることを示すものである。このような状態は、ＣＰ
Ｕがキャッシング装置を備えているにも係わらず、デー
タブロック２２がどのＣＰＵｌ０１１４．１８によって
もアクセスされていないような時に起きる。表１の「占
有」状態はデータブロック２２が、「チエツクアウト」
機能を通じて、ライトバックキャッシュを備えるＣＰＵ
ｌ０のうちの１つによりアクセスされていることを示し
ている。この状態は、データブロック２２をチエツクド
アウドしたライトバックキャッシュを備えるＣＰＵが、
データブロックの状態をフリーに変化させるために「放
棄」コマンドを送信するまで、他のＣＰＵ１０．１４．
１８のうちの１つにより、データがアクセスされるのを
防ぐために用いられるものである。

「インターロックド状態」は、ライトスルーキャッシュ
を備えるＣＰＵ１４のうちの他の１つ、あるいはキャッ
シュレスＣＰＵ１Ｂのうちの１つが、データブロック２
２をインターロックされていることを示すものである。

データブロック２２は、データ処理装置メモリ管理のプ
ロトコルや、ライトスルーキャッシュを備えるマルチＣ
ＰＵ処理のためのよく知られた管理情報に従って、イン
ターロックされている。この状態は、データブロック２
２を「占有」状態にするために用いられる「チエツクア
ウト」作用より、むしろインターロック作用を通じて、
ＣＰＵにデータブロック２２をアクセスすることを可能
にするものである。このように、ライトバックキャッシ
ュメモリを備えるＣＰＵｌ０、ライトスルーキャッシュ
を備えるＣＰＵ１４、それら両方をそれら独自のそれぞ
れの機能を備える同一のデータブロック２２で作用する
ことが出来るのである。「タッグドバットｊ状態は、デ
ータがライトバックキャッシュを備えるＣ　Ｐ　Ｕ　１
０のうちの１つのキャッシュ内で、訂正不可能なデータ
エラーで汚されてしまっていることを示すものである。

勿論、これらの個々の状態を示すためのビットの特別の
配列は、所望の選択にしたがって、表１に示すものでな
いものにすることも可能である。

ブロック状態領域２４のうち３ビット目から６ビット目
は、データブロック２２のブロック状態を最後に変えた
ＣＰＵの識別、そのＣＰＵはＣＰＵｌ０１１４．１８の
なかの１つであるが、その識別を記憶するため、「ノー
ドＩＤＪ領域２８を形成する。ＣＰＵＩＱ、１４．１８
のうちの１つが、データブロック２２の状態を変えると
きはいつでも、ＣＰＵｌ０１１４．１８のなかの１つの
「ノードＩＤ」、即ち認証が、３ビット目から６ビット
目に書き込まれる。個々のＣＰＵｌ０１１４．１８は、
ノードＩＤを持っており、それぞれのノードＩＤに４ビ
ットのうちの異なるビットが割り当てられている。この
配列によれば、１６の異なるＣＰＵｌ０１１４．１８の
うちの１つを識別することが可能である。もしデータ処
理装置２にさらにＣＰＵｌ０１１４．１８が加わったと
しても、適切な認証を与えてくれるよう、ノードＩＤ領
域２４のビット数を拡張することが可能である。これは
診断の目的で用いるのに有用なものである。なぜなら、
もしデータブロックが、データにより「タッグドバッド
コされても、ここでデータというのは、データブロック
２２を最後に「占有」したＣＰＵｌ０のキャッシュのな
かの１つにより、訂正不可能なエラーで汚されているも
のであるが、ＣＰＵｌ０のうちの１つのノードＩＤによ
り、認証可能であるからである。

ブロック状態領域の１１ビット中のうち７ビット目から
１１ビット目は、エラー訂正コード情報を記憶するため
に用いられるエラー訂正コード（ＦＣＣ）領域３０を構
成する。これらの５つのビットは、ブロック状態領域１
１ビット全体にわたるエラーの１ビット訂正や２ビット
訂正を提供してくれる。

もしＩＤノード領域２８のためのビット数が拡張される
と、ＦＣＣ領域３０のためのそれに対応するビット数も
また思い通りに拡張することが出来る。

普通の状態では、個々のデータブロック２２のブロック
状態領域２４は、データ処理システム２のシェアドメモ
リリソース４内におけるデータブロック２２の、フリー
、オーナーシップ、インターロックあるいはバッドデー
タ状態に対応するよう変化する。それもまた、ノードＩ
Ｄ領域２８内の状態領域２６やＥＣＣ領域２８内のＥＣ
Ｃデータを変化させるため、ＣＰＵｌ０１１４．１８の
うちの最後の１つの識別を示すように変化する。データ
ブロックの活動状態は、要求するＣＰＵｌ０１１４．１
８によっては認識されない。診断の目的のため、ブロッ
ク状態領域２４は、ＣＰＵｌ０１１４．１８に、ブロッ
ク状態を直接書いたり読んだりするためのデータを供給
する。例えば診断作用の間、ＣＰＵｌ０１１４．１８の
うちの１つがシェアドメモリリソース４に対してリード
コマンドを実行しているとき、ＣＰＵｌ０１１４．１８
の診断レジスタやコントロール状態レジスタは、ブロッ
ク状態領域にリードデータ領域を表すことを許すように
形成される。これは、ブロック状態領域２４からの１１
のブロック状態ビットを、要求を出しているＣＰＵｌ０
１１４．１８の１つに送り返されてきたリードデータか
らの同数のビットで置き換えることにより行われる。例
えば、データバス上２２のうちの１つからＣＰＵｌ０１
１４．１８のうちの１つにより請求されたリードデータ
の最初の１１ビットが、それに関連するブロック状態領
域２４のビットで置き換えられる。あるいはまた、デー
タブロック２２中の他のビットのグループに置き換えら
れる。診断形態もまた、ブロック状態領域２４に、ライ
トコマンドを使用してＣＰＵｌ０１１４．１８のうちの
１つにより、直接書き込まれることを可能とし、それは
、１１ビットのライトデータを有するブロック状態領域
２４を、それに関連するデータブロック２２のうちの１
つに書き込むことによるものである。

もし必要であれば、普通の状態であっても、ＣＰＵｌ０
１１４．１８は、読み出しや再度書き込みのため、ブロ
ック状態にアクセスすることが可能である。例えば、ブ
ロック状態は「タッグドバッド」から「フリー」に変え
ることを必要とされるかもしれない。パッドブロック状
態表示は、キャッシュ中のデータブロックを誤ったもの
にしてしまい、さらにこの誤ったデータをメモリ中に戻
してしまうＣＰＵにより、なされるものである。このデ
ータのブロックが他のＣＰＵに読まれたときは、パッド
ブロック状態表示、「タッグドバッド」はそれらに対し
て、データが誤ったものにされてしまっているというこ
とを知らせるのである。

このように、ここでは、ライトバックキャッシュを備え
るＣＰＵ、ライトスルーキャッシュを備えるＣＰＵ、そ
れに同一のデータバス上にキャッシュを有さないＣＰＵ
、そういったＣＰＵを有する処理装置に適合するように
、データ処理装置のシェアドメモリリソース内のデータ
を、識別するための方法を述べた。そして本発明の特徴
を示すために上で述べられている構成要素や装置の詳細
、配置、形態を変形させることにより、請求項の中に主
張された、本発明の目的や範囲に書かれた当業者に、本
発明が利用可能であるということが理解されることであ
ろう。

【図面の簡単な説明】

第１図は、共通データバスを通じてシャニドメモリと接
続されている複数のＣＰＵを備えるデータ処理装置のた
めの一般的な形態を示す図。第２図は、より好ましい実施例のためのデータブロック
フォーマットを示す図。図において、１０・　・　・　・　φ　・　拳ＣＰＵ８．１２．１６
・・・伝達ライン６・・・・・・・共通データバス４　・・・・・・・シェアドメモリリソース２２・・・
・・・・データパス

Claims

【特許請求の範囲】（１）ライトバックキャッシュを備える中央処理装置（
ＣＰＵ）、ライトスルーキャッシュを備えるＣＰＵ、キ
ャッシュを持たないＣＰＵにより、データ処理装置のシ
ェアドメモリリソース内に備えられたデータブロックを
識別し且つ前記データブロックへのアクセスを提供する
ための方法において、データを、各々のデータ領域が前記データブロックのう
ちの１つに関連している複数のデータ領域の中へ配置し
、個々の前記データブロックの４つの可能なブロック状態
のうちの１つを識別する情報を記憶するため、個々の前
記データ領域の２ビットを割当て、前記ＣＰＵのうちの１つを識別するための情報を記憶す
るため、個々の前記データ領域に付加的なビットを割当
て、前記データ領域のエラー訂正コードデータを識別する情
報を記憶するため、個々の前記データ領域にさらに付加
的なビットを割り当てる段階を備えることを特徴とする
方法。（２）請求項（１）記載の方法において、個々の前記デ
ータ領域のために２ビットを割り当てる前記段階は、フ
リー、占有、インターロックドそれにタッグドバッド状
態として前記４つの可能な状態を指定する段階を備える
方法。（３）請求項（２）記載の方法において、前記４つの可
能な状態を指定する前記段階は、前記データブロックが
、前記ＣＰＵのうちの１つにより使用可能であることを
表すように前記フリー状態を指定し、前記データブロックが、ライトバックキャッシュを備え
る前記ＣＰＵの１つにより使用されていることを表すよ
うに前記占有状態を指定し、前記データロックが、ライ
トスルーキャッシュを備えるＣＰＵ、あるいはキャッシ
ュを全く備えていないＣＰＵのうちの１つによりインタ
ーロックドされていることを表すように前記インターロ
ックド状態を指定し、前記データブロックが訂正不可能
な誤ったデータを含んでいることを表すように前記タッ
グドバッド状態を指定する段階を備える方法。（４）請求項（３）記載の方法において、前記４つの可
能な状態を指定する前記段階が、前記個々の状態のため
に、前記２ビットの異なる組合せを割り当てることを備
える方法。（５）請求項（１）記載の方法において、Ｃ
ＰＵ識別のための前記データ領域の付加的なビットを割
り当てる段階が、前記データブロックのブロック状態を
最後にかえた前記ＣＰＵのうちの１つの識別を示すため
に前記付加的なビットの組合せを割り当てる段階を備え
る方法。（６）請求項（１）記載の方法において、エラー訂正コ
ードデータのために前記データ領域に前記さらに付加的
なビットを割り当てる段階が、エラー訂正コードにした
がって、更に付加した前記ビットの組合せを配置する段
階を備える方法。（７）ライトバックキャッシュを備える中央処理装置（
ＣＰＵ）、ライトスルーキャッシュを備えるＣＰＵ、キ
ャッシュを持たないＣＰＵにより、データ処理装置のシ
ェアドメモリリソース内に記憶されたデータを識別しか
つ前記データブロックへのアクセスを提供するための方
法において、データを、各々のデータ領域が前記データブロックのう
ちの１つに関連している複数のデータ領域の中へ配置し
、前記データブロックの４つの可能な状態を識別する情報
を記憶するため、個々の前記データ領域の２ビットを割
当て、前記データブロックのブロック状態を最後に変えた前記
ＣＰＵのうちの１つを識別する情報を記憶するため、個
々の前記データ領域に付加的な４ビットを割当て、エラー訂正コードデータを識別する情報を記憶するため
、個々の前記データ領域にさらに付加的なビットを割り
当てる段階を備え、個々の前記データ領域の２ビットを割り当てる段階にお
いて、前記状態が、前記データブロックが前記ＣＰＵの
うちの１つが使用可能であることを示すフリー状態、前
記データブロックがライトバックキャッシュを備える前
記ＣＰＵの１つにより使用されていることを示す占有状
態、データブロックが前記ＣＰＵのうちのいづれか１つ
により使用されていることを示すインターロックド状態
、そして前記データブロックが訂正不可能な誤ったデー
タを含むことを示すタッグドバッド状態を備えているこ
とを特徴とする方法。（８）ライトバックキャッシュを備える中央処理装置（
ＣＰＵ）、ライトスルーキャッシュを備えるＣＰＵ、キ
ャッシュを持たないＣＰＵにより、データ処理装置のシ
ェアドメモリリソース内に記憶されたデータを識別し且
つ前記データブロックへのアクセスを提供するための方
法において、データを、各々のデータ領域が前記データブロックのう
ちの１つに関連している複数のデータ領域の中へ配置し
、個々の前記データブロックのために４つの可能なブロッ
ク状態のうちの１つを識別する情報を記憶するために、
個々の前記データ領域の２ビットを割当て、前記データブロックのブロック状態を最後に変えた前記
ＣＰＵのうちの１つの識別を示すために、前記付加的な
ビットの組合せを配置することにより、ＣＰＵ識別のた
め、個々の前記データ領域に付加的なビットを割当て、前記ヘッダー領域のためにエラー訂正コードデータを識
別する情報を記憶するため、さらに個々の前記データ領
域に付加的なビットを割り当てる段階を備えることを特
徴とする方法。（９）ライトバックキャッシュを備える中央処理装置（
ＣＰＵ）、ライトスルーキャッシュを備えるＣＰＵ、キ
ャッシュを持たないＣＰＵにより、データ処理装置のシ
ェアドメモリリソース内に記憶されたデータブロックを
識別し且つ前記データへのアクセスを提供するための方
法において、データを、各々のデータ領域が前記データブロックのう
ちの１つに関連している複数のデータ領域の中へ配置し
、個々の前記データブロックのために４つの可能なブロッ
ク状態のうちの１つを識別する情報を記憶するために、
個々の前記データ領域の２ビットを割当て、前記ＣＰＵのうちの１つを識別するための情報を記憶す
るため、個々の前記データ領域に付加的なビットを割当
て、前記更に付加したビットの組合せを、エラー訂正コード
にしたがって配置することにより、エラー訂正コードの
ため、個々の前記データ領域にさらに付加的なビットを
割り当てる段階を備えることを特徴とする方法。（１０）ライトバックキャッシュを備える中央処理装置
（ＣＰＵ）、ライトスルーキャッシュを備えるＣＰＵ、
キャッシュを持たないＣＰＵにより、データ処理装置の
シェアドメモリリソース内に記憶されたデータブロック
を識別し且つ前記データへのアクセスを提供するための
方法において、データを、各々のデータ領域が前記データブロックのう
ちの１つに関連している複数のデータ領域の中へ配置し
、前記データブロックの４つの可能な状態を識別する情報
を記憶するため、個々の前記データ領域の２ビットを割
当て、前記データブロックのブロック状態を最後に変えた前記
ＣＰＵのうちの１つの識別を示すため、前記付加的なビ
ットの組合せを配置することにより、ＣＰＵ識別のため
の個々の前記データ領域の付加的なビットを割当て、前記更に付加したビットの組合せを、エラー訂正コード
にしたがって配置することにより、エラー訂正コードの
ために個々の前記データ領域にさらに付加的なビットを
割り当てる段階を備え、個々の前記データ領域の２ビットを割り当てる段階にお
いて、前記状態が、前記データブロックが前記ＣＰＵの
うちの１つが使用可能であることを示すフリー状態、前
記データブロックがライトバックキャッシュを備える前
記ＣＰＵの１つにより使用されていることを示す占有状
態、データブロックが前記ＣＰＵのうちのいづれか１つ
により使用されていることを示すインターロックド状態
、そして前記データブロックが訂正不可能な誤ったデー
タを含むことを示すタッグドバッド状態を備えているこ
とを特徴とする方法。