JPH03118479A - Record reproducing apparatus and multiplier - Google Patents

Record reproducing apparatus and multiplier

Info

Publication number
JPH03118479A
JPH03118479A JP25556889A JP25556889A JPH03118479A JP H03118479 A JPH03118479 A JP H03118479A JP 25556889 A JP25556889 A JP 25556889A JP 25556889 A JP25556889 A JP 25556889A JP H03118479 A JPH03118479 A JP H03118479A
Authority
JP
Japan
Prior art keywords
signal
adder
pickup
signals
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP25556889A
Other languages
Japanese (ja)
Other versions
JP2928557B2 (en
Inventor
Hiroshi Nakane
博 中根
Taiji Inomata
猪股 泰二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP25556889A priority Critical patent/JP2928557B2/en
Publication of JPH03118479A publication Critical patent/JPH03118479A/en
Application granted granted Critical
Publication of JP2928557B2 publication Critical patent/JP2928557B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Control Of Motors That Do Not Use Commutators (AREA)
  • Rotational Drive Of Disk (AREA)

Abstract

PURPOSE:To make it possible to detect the speed so that the occurrence of ripples is prevented by performing operation based on two position signals whose phases are different by 90 degrees. CONSTITUTION:A disk 33 wherein data are recorded is rotated with a disk motor 35. A pickup 3 is moved in the radial direction by the rotation of the motor 1, and the data are read out. Position detectors (Hall elements) 9 output the voltages corresponding to the rotation of a magnet 47 which is attached to a shaft 45 of the motor 1, and the amount of rotations is detected. The outputs of the detectors 9a and 9b are added 301 and subtracted 303. The added and subtracted results are differentiated in differentiating devices 13a and 13b and rectified in rectifiers 15a and 15b. The results are added in an adder 17. Thus the speed signal is obtained. In this way, the output signals of the detectors 9a and 9b whose phases are different by 90 degrees are added and subtracted, the absolute values of the output signals of an adder 301 and a subtractor 303 are equal even if there is dispersion in sensitivity, and the speed signal without ripples can be obtained.

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) 本発明はCD−ROMドライブ等の光学式記録再生装置
に関するものである。
DETAILED DESCRIPTION OF THE INVENTION [Object of the Invention] (Industrial Application Field) The present invention relates to an optical recording/reproducing device such as a CD-ROM drive.

(従来の技術) 従来、記録再生装置等に用いられる位置検出器として、
特願昭82−260185に記載されたものがある。こ
の位置検出器は、ピックアップ送り用モ−夕の回転量を
検出することにより、ピックアップの位置を検出するも
のである。
(Prior art) Conventionally, as a position detector used in recording and reproducing devices, etc.
There is one described in Japanese Patent Application No. 82-260185. This position detector detects the position of the pickup by detecting the amount of rotation of the pickup feeding motor.

ピックアップは、ラックギアに搭載され、このラックギ
アと歯合するピニオンギアがモータによって回転駆動さ
れる。このモータの回転軸にマグネットが取付けられ、
このマグネット近辺に2個のホール素子が配置され、モ
ータの回転に伴ってマグネットが回転すると、2個のホ
ール素子から90度位相の異なった信号が出力される。
The pickup is mounted on a rack gear, and a pinion gear meshing with the rack gear is rotationally driven by a motor. A magnet is attached to the rotating shaft of this motor,
Two Hall elements are arranged near this magnet, and when the magnet rotates with the rotation of the motor, signals having a phase difference of 90 degrees are output from the two Hall elements.

(発明が解決しようとする課題) しかしながら、通常、ホール素子には20%程度の感度
のバラツキがあり、ここで用いられる2つのホール素子
の感度に差がある場合、第6図(a)に示すように、出
力信号ASBの絶対値に差を生ずる。
(Problem to be Solved by the Invention) However, there is usually a variation in sensitivity of Hall elements of about 20%, and if there is a difference in sensitivity between the two Hall elements used here, the difference in sensitivity shown in Fig. 6(a) As shown, a difference occurs in the absolute value of the output signal ASB.

この出力信号を微分および整流して加算し速度信号Cと
して用いると、第6図(b)に示すようにその出力電圧
差により速度信号Cにリプルが生じる。
When this output signal is differentiated, rectified and added and used as the speed signal C, a ripple occurs in the speed signal C due to the output voltage difference as shown in FIG. 6(b).

本発明は、このような問題に鑑みてなされたもので、そ
の目的とするところは、2つの検出素子に感度のバラツ
キがあっても、速度検出信号にリプルを生じないような
記録再生装置を提供することにある。
The present invention has been made in view of these problems, and its purpose is to provide a recording/reproducing device that does not cause ripples in the speed detection signal even if there are variations in sensitivity between the two detection elements. It is about providing.

[発明の構成コ (課題を解決するための手段) 前記目的を達成するために本発明は、ディスクに記録さ
れた情報をピックアップを介して読取る記録再生装置に
おいて、前記ピックアップを前記ディスクの半径方向に
駆動する駆動手段と、前記駆動手段による前記ピックア
ップの位置を検出して位相の90度異なる二つの信号を
出力する一対の検出手段と、前記位相の90度異なった
二つの信号を加算する加算器と、前記位相の90度異な
った二つの信号を減算する減算器と、前記加算器および
前記減算器の出力を微分して前記ピックアップの速度信
号を得る速度信号検出手段と、前記速度信号と基準速度
信号とを比較し、その差信号を前記駆動手段に帰還させ
る手段と、を具備する。
[Configuration of the Invention (Means for Solving the Problems) To achieve the above object, the present invention provides a recording and reproducing apparatus that reads information recorded on a disk via a pickup, in which the pickup is moved in the radial direction of the disk. a pair of detection means for detecting the position of the pickup by the driving means and outputting two signals having phases different by 90 degrees; and an addition for adding the two signals having phases different by 90 degrees. a subtracter for subtracting the two signals whose phases differ by 90 degrees; a speed signal detection means for differentiating the outputs of the adder and the subtracter to obtain a speed signal of the pickup; and means for comparing the speed signal with a reference speed signal and feeding back the difference signal to the driving means.

(作用) 本発明では、90度位相の異なる2つの信号を加算およ
び減算するので、加算器および減算器の出力信号の絶対
値は等しくなる。
(Operation) In the present invention, since two signals having a phase difference of 90 degrees are added and subtracted, the absolute values of the output signals of the adder and the subtracter become equal.

このため、かかる信号を微分し、整流した後加算して速
度信号を得る場合、2つの出力信号の絶対値が等しいの
で、速度信号にリプルを生じることはない。
Therefore, when such a signal is differentiated, rectified, and then added to obtain a speed signal, no ripple occurs in the speed signal because the absolute values of the two output signals are equal.

(実施例) 以下、図面に基づいて本発明の一実施例を詳細に説明す
る。
(Example) Hereinafter, an example of the present invention will be described in detail based on the drawings.

第1図は、本発明の一実施例にかかる記録再生装置の構
成を示すブロック図である。
FIG. 1 is a block diagram showing the configuration of a recording/reproducing apparatus according to an embodiment of the present invention.

同図に示されるように、この記録再生装置はモータ1、
ピックアップ3、トラッキングサーボ回路5、スイッチ
305、位置検出器9 as 9 bs加算器301、
減算器303、エクスクルシブオアゲー) (EXOR
)205、微分器13a、13b、整流器15a、15
bs加算部17、コントローラ21、カウンタ23、位
置誤差検出回路25、スイッチ27a、比較器29、電
力増幅器31を有する。
As shown in the figure, this recording/reproducing device has a motor 1,
pickup 3, tracking servo circuit 5, switch 305, position detector 9 as 9 bs adder 301,
Subtractor 303, Exclusive or Game) (EXOR
) 205, differentiators 13a, 13b, rectifiers 15a, 15
It has a bs adder 17, a controller 21, a counter 23, a position error detection circuit 25, a switch 27a, a comparator 29, and a power amplifier 31.

第2図は、ディスク33の読取り部分の概略構成を示す
図である。情報を記録したディスク33は、ディスクモ
ータ35によって回転させられる。
FIG. 2 is a diagram showing a schematic configuration of the reading portion of the disc 33. As shown in FIG. A disk 33 on which information has been recorded is rotated by a disk motor 35.

このディスク33に記録された詳報を読取るピックアッ
プ3を移動させるモータ1は、ピニオンギア41を回転
させる。このピニオンギア41は、ラックギア39と歯
合しており、モータ1が回転するとピックアップ3は、
ディスク33の半径方向に移動する。
The motor 1 that moves the pickup 3 for reading detailed information recorded on the disk 33 rotates the pinion gear 41. This pinion gear 41 meshes with the rack gear 39, and when the motor 1 rotates, the pickup 3
It moves in the radial direction of the disk 33.

位置検出器9a、9bは、モータ1の回転量を検出する
Position detectors 9a and 9b detect the amount of rotation of motor 1.

第3図は、位置検出器9 a s 9 b付近の模式図
であり、第4図は、位置検出器近傍の平面図である。
FIG. 3 is a schematic diagram of the vicinity of the position detector 9a s 9 b, and FIG. 4 is a plan view of the vicinity of the position detector.

同図に示されるように、モータ取付はベース43に取付
けられたモータ1のモータ軸45にマグネット43およ
びピニオンギア41が取付けられる。
As shown in the figure, a magnet 43 and a pinion gear 41 are attached to a motor shaft 45 of the motor 1 attached to a base 43.

位置検出器(ホール素子)9a、9bは、マグネット4
7が回転すると、それに応じた電圧を出力する。
The position detectors (Hall elements) 9a and 9b are magnets 4
When 7 rotates, it outputs a corresponding voltage.

第1図において、トラッキングサーボ回路5は、ピック
アップ3のトラッキングサーボを行う。
In FIG. 1, a tracking servo circuit 5 performs tracking servo of the pickup 3.

第5図は、第1図に示す記録再生装置の主要部の構成を
示す回路図である。なお、第5図においては、ピックア
ップ3、トラッキングサーボ回路5は省略している。
FIG. 5 is a circuit diagram showing the configuration of the main parts of the recording/reproducing apparatus shown in FIG. 1. In addition, in FIG. 5, the pickup 3 and tracking servo circuit 5 are omitted.

位置検出器9aの端子■および■の出力信号は、それぞ
れ加算器301および減算器303に送られる。
The output signals of terminals ■ and ■ of the position detector 9a are sent to an adder 301 and a subtracter 303, respectively.

位置検出器9bの端子■および■の出力信号は、それぞ
れ加算器301および減算器303に送られる。
The output signals of terminals ■ and ■ of the position detector 9b are sent to an adder 301 and a subtracter 303, respectively.

加算器301は、演算増幅器307、抵抗309.31
1.313.314.315.316からなる。
The adder 301 includes an operational amplifier 307 and a resistor 309.31.
It consists of 1.313.314.315.316.

減算器303は、演算増幅器317、抵抗319.32
1.323.325.327.329からなる。
The subtracter 303 includes an operational amplifier 317 and a resistor 319.32.
It consists of 1.323.325.327.329.

加算器301は、位置検出器9a、9bの出力信号を加
算する。
Adder 301 adds the output signals of position detectors 9a and 9b.

減算器303は、位置検出器9a、9bの出力信号の減
算を行う。
The subtracter 303 subtracts the output signals of the position detectors 9a and 9b.

演算増幅器53a1コンデンサ55a1抵抗58aによ
って、微分器13aが構成される。
A differentiator 13a is configured by an operational amplifier 53a, a capacitor 55a, and a resistor 58a.

微分器13aは、加算器301の出力信号を微分する。Differentiator 13a differentiates the output signal of adder 301.

波形整形回路12aは、演算増幅器65a1抵抗57a
、69aからなる。
The waveform shaping circuit 12a includes an operational amplifier 65a1 and a resistor 57a.
, 69a.

この波形整形回路12aは、演算増幅器307の出力信
号の波形を整形するものである。
This waveform shaping circuit 12a shapes the waveform of the output signal of the operational amplifier 307.

波形整形回路12aの出力信号は、ダイオード201a
を介してエクスクルシブオアゲート205に入力される
とともに、トランジスタ81bに人力される。
The output signal of the waveform shaping circuit 12a is transmitted through the diode 201a.
The signal is inputted to the exclusive OR gate 205 through the gate, and also inputted to the transistor 81b.

同様に、波形整形回路12bの出力信号は、ダイオード
201bを介してエクスクルシブオアゲート205およ
びトランジスタ81aに入力される。
Similarly, the output signal of waveform shaping circuit 12b is input to exclusive OR gate 205 and transistor 81a via diode 201b.

エクスクルシブオアゲート205は、波形整形回路12
a、12bの出力信号からクロック信号を生成して、カ
ウンタ23a、23bに送る。
The exclusive OR gate 205 is the waveform shaping circuit 12
A clock signal is generated from the output signals of the counters 23a and 12b and sent to the counters 23a and 23b.

整流器15aは、演算増幅器71a1抵抗73a、75
a、77a、79a、)ランジスタ81aからなる。
The rectifier 15a includes an operational amplifier 71a1 and resistors 73a and 75.
a, 77a, 79a,) transistor 81a.

整流器15aは、微分器13aの出力信号を整流するも
のである。
The rectifier 15a rectifies the output signal of the differentiator 13a.

トランジスタ81aがオンの場合、演算増幅器71aは
ゲイン「1」の非反転増幅器として機能し、トランジス
タ81aがオフの場合、演算増幅器71aはゲイン「−
1」の反転増幅器として機能する。
When the transistor 81a is on, the operational amplifier 71a functions as a non-inverting amplifier with a gain of "1", and when the transistor 81a is off, the operational amplifier 71a has a gain of "-".
1" functions as an inverting amplifier.

位置検出器9b、微分器13b1整流器15bの構成は
、前述した位置検出器9 a s微分器13a1整流器
15aと同様である。
The configurations of the position detector 9b, differentiator 13b1 and rectifier 15b are similar to the position detector 9a, differentiator 13a1 and rectifier 15a described above.

加算部17は、抵抗83a、83bと連結点85からな
る。
The adder 17 includes resistors 83a and 83b and a connection point 85.

加算部17は、整流器15aと整流器15bの出力信号
を加算するものである。
The adder 17 adds the output signals of the rectifier 15a and the rectifier 15b.

コントローラ21は、カウンタ23にプリセットデータ
をセットしたり、スイッチコントロール信号SWによっ
てスイッチ27a、305を切替える等の処理を行う。
The controller 21 performs processing such as setting preset data in the counter 23 and switching the switches 27a and 305 using the switch control signal SW.

カウンタ23は、ダウンカウントを行う8ビツトのカウ
ンタ23a、23bからなる。
The counter 23 consists of 8-bit counters 23a and 23b that count down.

位置誤差検出回路25は、カウンタ23 a s 23
bの出力信号をラダー抵抗によりアナログ信号に変換す
る。
The position error detection circuit 25 includes a counter 23 a s 23
The output signal of b is converted into an analog signal by a ladder resistor.

スイッチコントロール信号SWが「1」の時、トランジ
スタ27aはオンとになり、位置誤差検出回路25の出
力信号が比較器29に送られる。
When the switch control signal SW is "1", the transistor 27a is turned on and the output signal of the position error detection circuit 25 is sent to the comparator 29.

また、スイッチコントロール信号SWは、スイッチ30
5に送られるので、スイッチコントロール信号SWが「
1」の時、スイッチ305は開いている。
Moreover, the switch control signal SW is the switch 30
5, the switch control signal SW is
1, the switch 305 is open.

スイッチコントロール信号SWが「0」の場合、トラン
ジスタ27aはオフとなり、スイッチ305がオンとな
る。
When the switch control signal SW is "0", the transistor 27a is turned off and the switch 305 is turned on.

演算増幅器91、抵抗93、コンデンサ95、97によ
り、比較器29および電力増幅器31が構成される。
An operational amplifier 91, a resistor 93, and capacitors 95 and 97 constitute a comparator 29 and a power amplifier 31.

演算増幅器91は、利得切替器19の出力信号を速度基
準電圧と比較し、増幅して、モータ1に送る。
The operational amplifier 91 compares the output signal of the gain switch 19 with the speed reference voltage, amplifies it, and sends it to the motor 1 .

アンド回路101は、カウンタ23a、23bのMAX
端子の出力信号の論理積をとり、これをカウンタアップ
信号としてコントローラ21の5TOP端子に入力する
The AND circuit 101 calculates the maximum value of the counters 23a and 23b.
The output signals of the terminals are ANDed and this is inputted to the 5TOP terminal of the controller 21 as a counter up signal.

演算増幅器103は、インピーダンスを変換するもので
ある。
The operational amplifier 103 converts impedance.

トラックジャンプ方向の切替回路105は、演算増幅器
107、トランジスタ109、抵抗111.113.1
15.117からなる。
The track jump direction switching circuit 105 includes an operational amplifier 107, a transistor 109, and resistors 111.113.1.
Consists of 15.117.

このトラックジャンプ方向の切替回路105は、コント
ローラ21のF/R端子から出力される信号に応じて、
トラックジャンプ方向を切替えるものである。
This track jump direction switching circuit 105 operates according to the signal output from the F/R terminal of the controller 21.
This is for switching the track jump direction.

F/R信号が「1」の時、トランジスタ109はオンと
なるので、演算増幅器107はゲイン「1」の非反転増
幅器として機能する。F/R信号が「0」の時、トラン
ジスタ109はオフとなるので、演算増幅器107はゲ
イン「−1」の反転増幅器として機能する。
When the F/R signal is "1", the transistor 109 is turned on, so the operational amplifier 107 functions as a non-inverting amplifier with a gain of "1". When the F/R signal is "0", the transistor 109 is turned off, so the operational amplifier 107 functions as an inverting amplifier with a gain of "-1".

次に、本実施例の動作について説明する。Next, the operation of this embodiment will be explained.

まず、本実施例の概略動作を第1図に基づいて説明する
First, the general operation of this embodiment will be explained based on FIG. 1.

モータ1が回転すると、それに伴ってマグネット47が
回転し、位置検出器9 a s 9 bの端子■から信
号HIP、H2Pが出力される。また、それぞれの端子
■から信号HINSH2Nが出力される。
When the motor 1 rotates, the magnet 47 rotates accordingly, and signals HIP and H2P are output from the terminals ■ of the position detectors 9 a s 9 b. Further, a signal HINSH2N is output from each terminal (2).

これらの信号は演算増幅器307.317によって夫々
加算および減算された後、微分器13a113bにより
微分され、信号HID、H2Dが出力される。
These signals are added and subtracted by operational amplifiers 307 and 317, respectively, and then differentiated by a differentiator 13a113b to output signals HID and H2D.

位置検出器9a、9bに感度の差があり、その出力信号
A1、B1が第6図(a)に示すように絶対値に差があ
る場合、加算器301および減算器303の出力信号A
2、B2は、第6図(a)に示すようなものとなり、そ
の絶対値が等しくなる。
If there is a difference in sensitivity between the position detectors 9a and 9b and their output signals A1 and B1 have a difference in absolute value as shown in FIG.
2 and B2 are as shown in FIG. 6(a), and their absolute values are equal.

たとえば、位置検出器9aの出力信号をAs1nθ 位置検出器9bの出力信号を Bcosθ とすると、加算器301の出力信号は、As1nθ+B
cosθ −Jk2+B2s i n (θ+α)となり、減算器
303の出力信号は、 As1nθ−Bcosθ −J’A2+B2s i n (θ−α)となり、加算
器301と減算器303の出力信号の絶対値が等しくな
る。
For example, if the output signal of the position detector 9a is As1nθ and the output signal of the position detector 9b is Bcosθ, the output signal of the adder 301 is As1nθ+B
cosθ −Jk2+B2s in (θ+α), and the output signal of the subtracter 303 becomes As1nθ−B cosθ −J'A2+B2s i n (θ−α), and the absolute values of the output signals of the adder 301 and the subtracter 303 become equal. .

この信号を微分器13a、13bで微分し、整流器15
a、15bで整流し加算部17で加算した信号C2は、
加算器301と減算器303の出力信号の絶対値が等し
いので、リプルを生じることはない。また、加算器30
1、減算器303の出力信号は、波形整形回路12 a
 % 12 bにより波形整形されて、信号H1sSH
2Sが出力される。さらに、信号HIDSH2Dはそれ
ぞれ整流器15a、15bにより整流されて、信号HI
V、H2Vが出力される。
This signal is differentiated by differentiators 13a and 13b, and then rectifier 15
The signal C2 rectified by a and 15b and added by the adder 17 is
Since the absolute values of the output signals of adder 301 and subtracter 303 are equal, no ripple occurs. Also, the adder 30
1. The output signal of the subtracter 303 is sent to the waveform shaping circuit 12 a
The waveform is shaped by %12b and the signal H1sSH
2S is output. Further, the signal HIDSH2D is rectified by rectifiers 15a and 15b, respectively, and the signal HIDSH2D is rectified by the rectifiers 15a and 15b, respectively.
V and H2V are output.

これらの信号HIV、H2Vは、加算部17で加算され
、比較器29により速度基準信号と比較され、電力増幅
器31によって増幅され、モータ1に帰還される。
These signals HIV and H2V are added by an adder 17, compared with a speed reference signal by a comparator 29, amplified by a power amplifier 31, and fed back to the motor 1.

位置制御時には、コントローラ21はスイッチコントロ
ール信号SWを「0」にする。この時、スイッチ27は
、トラッキングサーボ回路5の出力信号を選択し、この
出力信号が速度基準信号とされるので、加算部17の出
力信号がトラッキングサーボ回路5の出力信号と一致す
るような制御が行われる。
During position control, the controller 21 sets the switch control signal SW to "0". At this time, the switch 27 selects the output signal of the tracking servo circuit 5, and this output signal is used as the speed reference signal, so the control is performed so that the output signal of the adder 17 matches the output signal of the tracking servo circuit 5. will be held.

速度制御時においては、コントローラ21は、スイッチ
コントロール信号SWを「1」にする。
During speed control, the controller 21 sets the switch control signal SW to "1".

この時、スイッチ27は位置誤差検出回路25の出力信
号を選択するので、この出力信号が速度基準信号とされ
、加算部17の出力信号が位置誤差検出回路25の出力
信号と一致するような制御が行われる。
At this time, the switch 27 selects the output signal of the position error detection circuit 25, so this output signal is used as the speed reference signal, and control is performed so that the output signal of the adder 17 matches the output signal of the position error detection circuit 25. will be held.

次に、第5図に基づいて本実施例の動作を詳細に説明す
る。
Next, the operation of this embodiment will be explained in detail based on FIG.

(1)位置制御時の動作 コントローラ21は、位置制御時において、スイッチコ
ントロール信号SWを「0」とする。このため、トラン
ジスタ27aはオフとなり、スイッチ305はオンとな
り、いわゆる送りサーボが行われる。
(1) Operation during position control The controller 21 sets the switch control signal SW to "0" during position control. Therefore, the transistor 27a is turned off, the switch 305 is turned on, and so-called feed servo is performed.

(2)速度制御時の動作 速度制御時において、コントローラ21はピックアップ
3を移動させるべき目的地点が、ピックアップ3の現在
地点から見て正方向か逆方向かを判断し方向を決める。
(2) Operation during speed control During speed control, the controller 21 determines whether the destination point to which the pickup 3 is to be moved is in the forward or reverse direction from the current location of the pickup 3, and determines the direction.

正方向の場合、F/R信号を「1」にし、トランジスタ
109をオンとする。この時、演算増幅器107はゲイ
ン「1」の非反転増幅器として機能し、演算増幅器10
3の出力信号をトランジスタ27aを介して演算増幅器
91に送る。
In the case of the positive direction, the F/R signal is set to "1" and the transistor 109 is turned on. At this time, the operational amplifier 107 functions as a non-inverting amplifier with a gain of "1", and the operational amplifier 107 functions as a non-inverting amplifier with a gain of "1".
3 is sent to the operational amplifier 91 via the transistor 27a.

逆方向の場合、コントローラ21はF/R信号「0」に
し、トランジスタ109をオフとする。
In the case of the reverse direction, the controller 21 sets the F/R signal to "0" and turns off the transistor 109.

この時、演算増幅器107はゲイン「−1」の反転増幅
器として機能し、演算増幅器103の出力信号を反転し
た信号を演算増幅器91に送る。
At this time, the operational amplifier 107 functions as an inverting amplifier with a gain of "-1" and sends a signal obtained by inverting the output signal of the operational amplifier 103 to the operational amplifier 91.

次に、コントローラ21は、距離に相当するデータを端
子DOからD7にセットする。そして、信号LOADを
「0」にし、端子DOからD7にセットされたデータを
カウンタ23a、23bにプリセットする。
Next, the controller 21 sets data corresponding to the distance from the terminal DO to D7. Then, the signal LOAD is set to "0", and the data set from the terminal DO to D7 is preset to the counters 23a and 23b.

次に、信号LOADを「0」に戻してカウント開始状態
とし、スイッチコントロール信号SWを「1」にする。
Next, the signal LOAD is returned to "0" to start counting, and the switch control signal SW is set to "1".

このため、トランジスタ27aはオンとなり、スイッチ
27bはオフに、トランジスタ61a、61bはオン、
スイッチ8つはオンとなる。
Therefore, the transistor 27a is turned on, the switch 27b is turned off, and the transistors 61a and 61b are turned on.
Eight switches are turned on.

この時、演算増幅器91には、位置誤差検出回路25a
の出力信号VEと、整流器15a、15bの出力信号H
2V、HIVが入力され、VE/R99 −−(H2V/R83a  +HIV/R83b  )
となるようにコントロールされる。
At this time, the operational amplifier 91 includes the position error detection circuit 25a.
and the output signal H of the rectifiers 15a and 15b.
2V and HIV are input, VE/R99 --(H2V/R83a +HIV/R83b)
It is controlled so that

信号H2V、I(IVは、超低速回転であるのでほとん
どOに等しい。したがって、モータ1は所定方向にフル
加速されることになる。
The signals H2V, I (IV) are almost equal to O since they rotate at very low speeds. Therefore, the motor 1 is fully accelerated in the predetermined direction.

モータ1が回転すると、位置信号HIS、H2Sが発生
し、カウンタ23a、23bのカウント値が減少し、信
号VEの大きさも小さくなる。
When the motor 1 rotates, position signals HIS and H2S are generated, the count values of the counters 23a and 23b decrease, and the magnitude of the signal VE also decreases.

したがって、モータ1の基準速度電圧も下がり、カウン
タ23a、23bの値が「1」の時に最も回転数が小さ
くなる。
Therefore, the reference speed voltage of the motor 1 also decreases, and the number of revolutions becomes the lowest when the values of the counters 23a and 23b are "1".

ピックアップ3が目的位置に到達すると、カウンタ23
a、23bのカウント値が「0」になり、カウンタ23
a、23bの端子MAXの出力信号が共に「1」となる
ので、アンドゲート101を介して5TOP端子に信号
1が送られる。
When the pickup 3 reaches the target position, the counter 23
The count values of a and 23b become "0", and the counter 23
Since the output signals of the terminals MAX of a and 23b are both "1", a signal 1 is sent to the 5TOP terminal via the AND gate 101.

コントローラ21は、5TOP信号が「1」となると、
スイッチコントロール信号SWを「0」にして、前述し
た位置制御状態に戻す。
When the 5TOP signal becomes “1”, the controller 21
The switch control signal SW is set to "0" to return to the position control state described above.

なお本発明は、その技術的思想の範囲内において、種々
の変形が可能である。
Note that the present invention can be modified in various ways within the scope of its technical idea.

たとえば本実施例では、速度検出を位置検出器9a、9
bの出力信号を微分することによって得たが、マグネッ
トとコイル式のいわゆるムービングマグネット方式の速
度検出器を別に設けるようにしてもよい。
For example, in this embodiment, speed detection is performed using position detectors 9a and 9.
Although the output signal b was obtained by differentiating the output signal, a so-called moving magnet type speed detector using a magnet and a coil may be provided separately.

また、位置検出器を磁気式、光学式、静電式のものを用
いても良い。
Furthermore, a magnetic, optical, or electrostatic position detector may be used.

モータ1としては、リニアモータ、静電モータ、ブラシ
レスモーフ、ステッピングモータ等、種々のモータを用
いることができる。
As the motor 1, various motors such as a linear motor, an electrostatic motor, a brushless morph, a stepping motor, etc. can be used.

位置検出器9a、9bは、二相式であるが、多相式のも
のを用いることもできるる。
The position detectors 9a and 9b are of a two-phase type, but a polyphase type can also be used.

また、トラックジャンプ時のピックアップの位置検出は
、パルスカウントによって行っているが、速度積分方式
、ポテンショメータ方式を用いることもできる。
Furthermore, although the position of the pickup during a track jump is detected by pulse counting, a velocity integral method or a potentiometer method may also be used.

第7図は、逓倍器の構成を示すブロック図である。この
逓倍器は波形整量回路601a、601b1加算器60
3、減算器605、エクスクルシブオアゲート607.
609.611からなる。
FIG. 7 is a block diagram showing the configuration of the multiplier. This multiplier is a waveform adjustment circuit 601a, 601b1 adder 60
3. Subtractor 605, exclusive or gate 607.
It consists of 609.611.

第8図は、この逓倍器の各部の信号の波形図である。FIG. 8 is a waveform diagram of signals at each part of this multiplier.

信号S5、S6は、信号S1、S2を波形整量した信号
S3、S4を加算および減算した信号である。
Signals S5 and S6 are signals obtained by adding and subtracting signals S3 and S4, which are obtained by adjusting the waveforms of signals S1 and S2.

信号S7は、信号S3、S4の排他的論理和信号であり
、信号S8は、信号S5、S6の排他的論理和信号であ
り、信号S9は、信号S7、S8の排他的論理和信号で
ある。
Signal S7 is an exclusive OR signal of signals S3 and S4, signal S8 is an exclusive OR signal of signals S5 and S6, and signal S9 is an exclusive OR signal of signals S7 and S8. .

同図に示されるように、信号S9は4倍のパルス数の信
号となる。
As shown in the figure, the signal S9 has four times as many pulses.

さらに、加減算処理を行うことによって、2n倍の逓倍
化が可能となる。
Furthermore, by performing addition and subtraction processing, multiplication by 2n times becomes possible.

第9図は信号を2n倍に逓倍する逓倍器の構成を示すブ
ロック図である。
FIG. 9 is a block diagram showing the configuration of a multiplier that multiplies the signal by 2n times.

同図に示されるように、この逓倍器はn個の加算器70
1−1、・・・ 701−nと、n個の減算器703−
1、・・・ 703−nを有し、第i番目の加算器70
1−iには第(i−1)番目の加算器701−(i−1
)と減算器703−(i−1)の出力信号が入力され、
第i番目の減算器703−1には第(i−1)番目の加
算器701− (i−1)と減算器703−(i−1)
の出力信号が入力される。
As shown in the figure, this multiplier consists of n adders 70
1-1,... 701-n and n subtracters 703-
1,... 703-n, and the i-th adder 70
1-i has the (i-1)th adder 701-(i-1
) and the output signal of subtractor 703-(i-1) are input,
The i-th subtractor 703-1 includes the (i-1)-th adder 701-(i-1) and the subtracter 703-(i-1).
The output signal of is input.

この逓倍器にエクスクルシブオアゲートを設けることに
よって信号を2n倍に逓倍することができる。
By providing this multiplier with an exclusive OR gate, the signal can be multiplied by 2n times.

[発明の効果コ 以上詳細に説明したように本発明によれば、2つの検出
素子に感度のバラツキがあっても、速度検出信号にリプ
ルを生じないような記録再生装置を提供することができ
る。
[Effects of the Invention] As described in detail above, according to the present invention, it is possible to provide a recording/reproducing device that does not cause ripples in the speed detection signal even if there is variation in sensitivity between the two detection elements. .

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の一実施例に係る送りサーボ回路を用い
た記録再生装置の全体の構成を示すブロック図、第2図
はピックアップ近傍の模式図、第3図および第4図は位
置検出器近傍の正面図および平面図、第5図は送りサー
ボ回路の構成を示す回路図、第6図は位置検出器と加算
部の出力信号の波形図、第7図は、逓倍器の構成を示す
ブロック図、第8図は、この逓倍器の各部の信号の波形
図、第9図は信号を2n倍に逓倍する逓倍器の構成を示
すブロック図である。 1・・・・・・・・・モータ 3・・・・・・・・・ピックアップ 9a、9b・・・位置検出器 3a、13b・・・微分器 5a、15b・・・整流器 7・・・・・・・・・加算部 1・・・・・・・・・コントローラ 3・・・・・・・・・カウンタ 5・・・・・・・・・位置誤差検出回路7・・・・・・
・・・スイッチ 9・・・・・・・・・比較器 1・・・・・・・・・電力増幅器 1・・・・・・・・・加算器 3・・・・・・・・・減算器 ば百・二刺コ 帛 ρ] 第2 四 第3 図 第4 図 図:の;>書 π:O澄違
FIG. 1 is a block diagram showing the overall configuration of a recording/reproducing apparatus using a feed servo circuit according to an embodiment of the present invention, FIG. 2 is a schematic diagram of the vicinity of the pickup, and FIGS. 3 and 4 are position detection Figure 5 is a circuit diagram showing the configuration of the feed servo circuit, Figure 6 is a waveform diagram of the output signal of the position detector and adder, and Figure 7 is the configuration of the multiplier. The block diagram shown in FIG. 8 is a waveform diagram of the signals of each part of this multiplier, and FIG. 9 is a block diagram showing the configuration of the multiplier that multiplies the signal by a factor of 2n. 1...Motor 3...Pickup 9a, 9b...Position detector 3a, 13b...Differentiator 5a, 15b...Rectifier 7... ......Addition section 1...Controller 3...Counter 5...Position error detection circuit 7...・
...Switch 9...Comparator 1...Power amplifier 1...Adder 3... Subtractor ba hundred, two stitches ρ] 2nd 4th 3rd figure 4th figure: of;

Claims (3)

【特許請求の範囲】[Claims] (1)ディスクに記録された情報をピックアップを介し
て読取る記録再生装置において、前記ピックアップを前
記ディスクの半径方向に駆動する駆動手段と、 前記駆動手段による前記ピックアップの位置を検出して
位相の90度異なる二つの信号を出力する一対の検出手
段と、 前記位相の90度異なった二つの信号を加算する加算器
と、 前記位相の90度異なった二つの信号を減算する減算器
と、 前記加算器および前記減算器の出力を微分して前記ピッ
クアップの速度信号を得る速度信号検出手段と、 前記速度信号と基準速度信号とを比較し、その差信号を
前記駆動手段に帰還させる手段と、を具備する記録再生
装置。
(1) A recording and reproducing apparatus that reads information recorded on a disk via a pickup, comprising: a driving means for driving the pickup in a radial direction of the disk; and a position of the pickup detected by the driving means to detect the position of the pickup and detecting the position of the pickup. a pair of detection means that output two signals that differ in phase; an adder that adds the two signals that differ in phase by 90 degrees; a subtracter that subtracts the two signals that differ in phase by 90 degrees; speed signal detecting means for differentiating the output of the subtracter and the subtracter to obtain a speed signal of the pickup; and means for comparing the speed signal and a reference speed signal and feeding back a difference signal to the driving means. A recording and reproducing device included.
(2)前記駆動手段はブラシレスモータを有し、前記検
出手段は前記ブラシレスモータの位置を検出するもので
ある請求項第1項記載の記録再生装置。
(2) The recording/reproducing apparatus according to claim 1, wherein the driving means includes a brushless motor, and the detecting means detects the position of the brushless motor.
(3)n(nは整数)個の加算器とn個の減算器とを有
し、第n番目の加算器は第(n−1)番目の加算器と第
(n−1)番目の減算器の出力信号を加算し、第n番目
の減算器は第(n−1)番目の加算器と第(n−1)番
目の減算器の出力信号を減算するものである逓倍器。
(3) It has n (n is an integer) adders and n subtracters, and the n-th adder is the (n-1)-th adder and the (n-1)-th A multiplier that adds the output signals of the subtracters, and the n-th subtracter subtracts the output signals of the (n-1)-th adder and the (n-1)-th subtracter.
JP25556889A 1989-09-30 1989-09-30 Disc playback device Expired - Lifetime JP2928557B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25556889A JP2928557B2 (en) 1989-09-30 1989-09-30 Disc playback device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25556889A JP2928557B2 (en) 1989-09-30 1989-09-30 Disc playback device

Publications (2)

Publication Number Publication Date
JPH03118479A true JPH03118479A (en) 1991-05-21
JP2928557B2 JP2928557B2 (en) 1999-08-03

Family

ID=17280524

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25556889A Expired - Lifetime JP2928557B2 (en) 1989-09-30 1989-09-30 Disc playback device

Country Status (1)

Country Link
JP (1) JP2928557B2 (en)

Also Published As

Publication number Publication date
JP2928557B2 (en) 1999-08-03

Similar Documents

Publication Publication Date Title
US4887253A (en) Scanning method and apparatus for performing track jump operations in disk player
US5056072A (en) Seek apparatus for optical disc drive
JPH05266610A (en) Torque correcting method for actuator
JPH03118479A (en) Record reproducing apparatus and multiplier
US4607355A (en) Drive system
JP3139752B2 (en) Disc playback device
US4977539A (en) High-speed searching apparatus for CDP
JPH0586564B2 (en)
JPH03118481A (en) Track jump circuit
JPS6175214A (en) Magnetic detection circuit
JP2733392B2 (en) Head feed control device for disk drive device
US4789909A (en) Method and apparatus for placing servo information at predetermined locations on a disc
JP3394427B2 (en) Disc playback device
JPH0770179B2 (en) Optical disk drive
KR100188666B1 (en) Sled servo controlling method of compact disc driver
JPH01258278A (en) Method and device for driving magnetic head
JPH07296392A (en) Moving unit for optical pickup
JP3243244B2 (en) Speed control motor
JPH0316066A (en) Speed detecting device, speed control motor and track jump control circuit
JP3704866B2 (en) Optical disk device
JPS6310382A (en) Device for moving and controlling optical head
JP3126109B2 (en) Feed motor drive control circuit and method for optical disc reproducing apparatus
JPH08124178A (en) Optical disk device
JPS63133364A (en) Disk storage device
JPH0236782A (en) Motor stop detector circuit

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090514

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090514

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100514

Year of fee payment: 11

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100514

Year of fee payment: 11