JPH0311688A - Manufacture of semiconductor laser - Google Patents

Manufacture of semiconductor laser

Info

Publication number
JPH0311688A
JPH0311688A JP14416589A JP14416589A JPH0311688A JP H0311688 A JPH0311688 A JP H0311688A JP 14416589 A JP14416589 A JP 14416589A JP 14416589 A JP14416589 A JP 14416589A JP H0311688 A JPH0311688 A JP H0311688A
Authority
JP
Japan
Prior art keywords
layer
type
semi
insulating
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP14416589A
Other languages
Japanese (ja)
Inventor
Hideaki Horikawa
英明 堀川
Yasuhiro Matsui
康浩 松井
Hiroshi Wada
浩 和田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP14416589A priority Critical patent/JPH0311688A/en
Publication of JPH0311688A publication Critical patent/JPH0311688A/en
Pending legal-status Critical Current

Links

Landscapes

  • Semiconductor Lasers (AREA)

Abstract

PURPOSE:To simplify a process by a method wherein a p-type clad layer, an active layer, an n-type clad layer and an n-type cap layer which have been formed on a p-type substrate are etched and a compound semiconductor is grown on both sides of a remaining stripe part in order to form a semiinsulating layer as a current-blocking layer. CONSTITUTION:A p-type clad layer 22, an active layer 23, an n-type clad layer 24 and an n-type cap layer 25 are formed one after another on a p-type substrate 21; these formed layers are etched to be a stripe shape; after that, a semiinsulating layer 28 as a current-blocking layer is formed on both sides of the remaining stripe part. When the semiinsulating layer 28 is formed of a compound semiconductor containing a semiinsulating dopant, the compound semiconductor is doped simultaneously with an n-type dopant. Thereby, it is easy to form an ohmic contact, to omit a process and to reduce an element capacity.

Description

【発明の詳細な説明】 (産業上の利用分野) この発明は、高出力動作し、低閾値発振し、かつ高速度
変調可能な半導体レーザを製造する方法に関するもので
ある。
DETAILED DESCRIPTION OF THE INVENTION (Field of Industrial Application) The present invention relates to a method for manufacturing a semiconductor laser that operates at high output, oscillates at a low threshold, and is capable of high-speed modulation.

(従来の技術) 従来、この種の半導体レーザの製造方法としては、上記
第1.第2文献に開示されるものがあり、それを次に第
2図を用いて説明する。
(Prior Art) Conventionally, as a manufacturing method of this type of semiconductor laser, the above-mentioned method 1. There is something disclosed in the second document, which will be explained next using FIG.

第1文献:昭和60年春第32回応用物理学関係連合講
演会予稿集126頁29P B−6 第2文献:昭和60年秋第46回応用物理学会学術講演
会予稿集206頁2P−N 1 まず第2図(alに示すように、n−InP基板l上に
n−InPn型クラッド層2 GaInAsP活性層3
.  I)InPクラッド層4を成長させる。次に通常
のフォトリソ・化学エツチング手法を用いて、第2図(
b)に示すようにSin、膜5をエツチングマスクとし
て前記成長層をエツチングし、(011)方向に幅稠、
ユ1〜2 ttmのメサストライプ部6を形成する。次
に2回目の結晶成長で第2図(C)に示すように、メサ
ストライプ部60両側にp−1nP電流ブロック層7お
よびn−1nP電流ブロック層8を形成する。
1st document: Spring 1985 Proceedings of the 32nd Applied Physics Association Conference 126 pages 29P B-6 2nd document: 1985 Autumn 46th Japan Society of Applied Physics Academic Conference Proceedings 206 pages 2P-N 1 First As shown in Figure 2 (al), an n-InP n-type cladding layer 2, a GaInAsP active layer 3,
.. I) Grow InP cladding layer 4. Next, using normal photolithography and chemical etching techniques, the process shown in Figure 2 (
As shown in b), the grown layer is etched using the Sin film 5 as an etching mask, and the width of the layer is etched in the (011) direction.
A mesa stripe portion 6 of 1 to 2 ttm is formed. Next, in the second crystal growth, a p-1nP current blocking layer 7 and an n-1nP current blocking layer 8 are formed on both sides of the mesa stripe section 60, as shown in FIG. 2(C).

さらに5i02膜5を取り除いた後、3回目の結晶成長
で第2図Fdlに示すようにp−1nP第2クラッド層
9およびp−GarnAsPキャップ層10を成長させ
、半導体レーザの基本構造を完成させる。その後は、基
板1惠面側とキャップ層10側に電極を形成した後、幅
1lIo=250〜350pm、共振器長L= 250
〜350pm (Wo、  Lは第2図(b)に示す)
の大きさに襞間することにより各レーザ素子を完成させ
る。この素子に適当なバイアスをかけ動作さ・せると、
第2図(d)に示す×印部分が逆バイアスになり、電流
は活性層3部分に効果的に流れ、低閾値発振、高出力動
作が可能となる。この素子が上記第1文献に開示される
After further removing the 5i02 film 5, a p-1nP second cladding layer 9 and a p-GarnAsP cap layer 10 are grown in the third crystal growth as shown in FIG. 2Fdl to complete the basic structure of the semiconductor laser. . After that, after forming electrodes on the substrate 1 side and the cap layer 10 side, the width 1lIo = 250 to 350 pm, the resonator length L = 250
~350pm (Wo, L is shown in Figure 2 (b))
Each laser element is completed by folding it to a size of . When this element is operated by applying an appropriate bias,
The cross-marked portion shown in FIG. 2(d) becomes a reverse bias, and current effectively flows through the active layer 3 portion, allowing low threshold oscillation and high output operation. This device is disclosed in the above-mentioned first document.

高速変調特性を改善するには、素子の容量を減らすこと
が効果的である。しかし、上記素子構造では電流ブロッ
ク層8,9が逆バイアスになり、そこでできる空乏層の
広がりによる大きな容量が存在する。そこで、通常第2
図telに示す製造法(第2文献に開示される)が第2
図fd)に示す基本構造製造後とられている。すなわち
、活性層3を含むメサストライプ部6の両側に間隔1’
+2が20〜30amとなるように2木の溝11 (基
板1に達する深さを有し、幅は一般に10〜20pm)
を形成する。その後、溝部を含むキャップ層10側の全
面にSiO□膜12膜形2し、活性層3の上部にて電極
コンタクト用のストライプ状の窓13を開けた後、電極
14を形成する。この方法によれば、電流ブロック層8
.9の逆バイアス部分く×印部分)は2本の溝11の内
側の幅W2の部分だけとなり、その逆バイアス部分の面
積が約1710となるため、容量も約1710となる。
In order to improve high-speed modulation characteristics, it is effective to reduce the capacitance of the element. However, in the above device structure, the current blocking layers 8 and 9 are reverse biased, and a large capacitance exists due to the expansion of the depletion layer formed there. Therefore, usually the second
The manufacturing method shown in Figure 1 (disclosed in the second document) is the second
The basic structure shown in Figure fd) is taken after manufacture. That is, there is a gap of 1' on both sides of the mesa stripe section 6 including the active layer 3.
2 grooves 11 so that +2 is 20-30 am (deep enough to reach substrate 1, width generally 10-20 pm)
form. Thereafter, a SiO□ film 12 is formed on the entire surface of the cap layer 10 including the groove, and after a striped window 13 for electrode contact is opened in the upper part of the active layer 3, an electrode 14 is formed. According to this method, the current blocking layer 8
.. The reverse bias portion 9 (marked with a cross) is only the inner width W2 portion of the two grooves 11, and the area of the reverse bias portion is approximately 1710, so the capacitance is also approximately 1710.

したがって、高速変調が可能な素子となる。Therefore, it becomes an element capable of high-speed modulation.

(発明が解決しようとする課題) しかしながら、以上のような従来の製造方法では、半導
体レーザの基本構造を形成した後、2本の溝11を掘る
ため、製造工程が多くなり、また電極形成などに困難な
工程が増える問題点がある。
(Problems to be Solved by the Invention) However, in the conventional manufacturing method as described above, the two grooves 11 are dug after the basic structure of the semiconductor laser is formed, which increases the number of manufacturing steps, and also requires additional steps such as electrode formation. There is a problem that increases the number of difficult processes.

しかも、逆バイアスとなる部分は、減っても必ず存在す
るため、より小さな容量にして、より高速変調動作させ
ることが困難である。さらに、基板1としてn型基板を
用いるため、キャップ層10部分の導電型はp型になり
、p型の層は本構造のように面積の狭い窓構造の電極を
形成する際、オーミックコンタクト形成が困難であり、
素子のシリーズ抵抗が高くなりやすい。このため、電流
を多く流した場合、発熱量が多くなり、高出力特性を損
うという問題点もある。
Moreover, even if the portion becomes reverse biased, it always exists even if it is reduced, so it is difficult to make the capacitance smaller and perform faster modulation operation. Furthermore, since an n-type substrate is used as the substrate 1, the conductivity type of the cap layer 10 portion is p-type, and the p-type layer is used to form an ohmic contact when forming an electrode with a narrow window structure as in this structure. is difficult,
The series resistance of the element tends to be high. For this reason, when a large amount of current is passed through, there is a problem that the amount of heat generated increases and the high output characteristics are impaired.

この発明は、以上述べた問題点すなわち、■製造工程が
多く、かつ複雑である、■素子容量をより小さくできな
い、■オーミックコンタクトが形成しにくく、シリーズ
抵抗が高くなるため高出力特性を得ることができない、
という問題点を除去し、容易に高性能の半導体レーザを
得ることができる半導体レーザの製造方法を提供するこ
とを目的とする。
This invention solves the above-mentioned problems, namely: (1) The manufacturing process is numerous and complicated; (2) The element capacitance cannot be made smaller; (2) It is difficult to form an ohmic contact and the series resistance becomes high, making it difficult to obtain high output characteristics. cannot,
It is an object of the present invention to provide a method for manufacturing a semiconductor laser which can easily obtain a high-performance semiconductor laser by eliminating this problem.

(課題を解決するための手段) この発明では、n型基板を用いる。また、そのn型基板
上にp型りラソI’1m、活性層、n型クラッド層、n
型キャップ層を順次形成し、その形成層をストライプ状
にエツチングした後、その残存ストライプ部の両側に電
流プロ・ツク層として半絶縁性層を形成する。しかも、
この半絶縁性層を半絶縁性ドーパントを含む化合物半導
体で形成する際、同時にn型ドーパントを化合物半導体
にドーピングする。
(Means for Solving the Problems) In this invention, an n-type substrate is used. In addition, on the n-type substrate, a p-type laser I'1m, an active layer, an n-type cladding layer, an n
After sequentially forming a mold cap layer and etching the formed layer into stripes, semi-insulating layers are formed as current protection layers on both sides of the remaining stripes. Moreover,
When this semi-insulating layer is formed of a compound semiconductor containing a semi-insulating dopant, the compound semiconductor is doped with an n-type dopant at the same time.

(作 用) n型基板を用いれば、活性層上部のキャップ層として、
その上の電極との間にオーミックコンタクトが形成しや
すいn型キャップ層を形成できる。
(Function) If an n-type substrate is used, it can be used as a cap layer above the active layer.
An n-type cap layer can be formed with which ohmic contact can easily be formed between the n-type cap layer and the electrode thereon.

また、電流ブロック層として半絶縁性層を形成すれば、
電流ブロック層部分での逆バイアス部分による素子容量
がなくなるから、2本の溝形成やストライプ状コンタク
ト窓の形成など複雑で工程を多くする工程を省略して素
子容量を極く小さくできる。
Also, if a semi-insulating layer is formed as a current blocking layer,
Since the device capacitance due to the reverse bias portion in the current blocking layer portion is eliminated, the device capacitance can be minimized by omitting complicated steps such as forming two grooves and forming striped contact windows.

また、この半絶縁性層を半絶縁性ドーパントを含む化合
物半導体、例えばFe −1nP層で形成′する際、n
型基板を用いた場合は該基板からp型不純物がFe−1
nP層に固相拡散してくる場合がある。
Furthermore, when forming this semi-insulating layer with a compound semiconductor containing a semi-insulating dopant, for example, a Fe-1nP layer, n
When a type substrate is used, the p-type impurity is Fe-1 from the substrate.
Solid phase diffusion may occur in the nP layer.

すると、InP層のバンクグラウンドの導電型(アンド
ープ状態の導電型)が低濃度のn型からp型に反転して
しまうので、半絶縁性ドーパントであるFeをドーピン
グしても半絶縁性が得られない。
Then, the conductivity type of the bank ground of the InP layer (the conductivity type in the undoped state) is reversed from the low concentration n-type to the p-type, so even if doped with Fe, which is a semi-insulating dopant, semi-insulating property cannot be obtained. I can't do it.

これに対して、上記この発明によれば、半絶縁性1゛−
パントのFeとともにn型ドーパント例えばSeまたは
Sを化合物半導体(InP層)にドーピングしているの
で、基板からのp型不純物の固相拡散があってもInP
層のバンクグラウンドの導電型は低濃度のn型に保たれ
、Peのドーピングにより安定して高比抵抗を有する半
絶縁性層が形成される。
On the other hand, according to the present invention, the semi-insulating 1゛-
Since the compound semiconductor (InP layer) is doped with an n-type dopant such as Se or S along with Fe in the punt, even if there is solid-phase diffusion of p-type impurities from the substrate, the InP
The conductivity type of the bank ground of the layer is maintained at a low concentration n-type, and a semi-insulating layer having a stable high specific resistance is formed by doping with Pe.

(実施例) 以下この発明の一実施例を第1図を参照して説明する。(Example) An embodiment of the present invention will be described below with reference to FIG.

この一実施例は通常のファブリペロ−型についてである
が、活性層部分に回折格子を含む分布帰還型レーザにも
この発明は応用できる。
Although this embodiment concerns an ordinary Fabry-Perot type laser, the present invention can also be applied to a distributed feedback type laser including a diffraction grating in the active layer portion.

まず第1図(alに示すように、p−TnP基板21上
にp−1nPクラツドJil 22 、 GaTnAs
P活性層23n−InPクラッド層24およびn−Ga
InAsPキャップ層25を順次成長させる。
First, as shown in FIG.
P active layer 23 n-InP cladding layer 24 and n-Ga
An InAsP cap layer 25 is sequentially grown.

次に、キャップJi25上に第1図(blに示すように
SiO□膜パターン26を形成して、このSiO□膜パ
ターン26をエツチングマスクとして活性層幅切。
Next, as shown in FIG. 1 (bl), a SiO□ film pattern 26 is formed on the cap Ji 25, and the active layer width is cut using this SiO□ film pattern 26 as an etching mask.

が1〜’l prnとなるように前記成長層をエツチン
グすることにより、残存前記成長層からなるメサ型スト
ライプ@27を形成する。
By etching the grown layer so that the value becomes 1 to 'l prn, a mesa-shaped stripe @27 made of the remaining grown layer is formed.

次に、前記SiO□膜パターン26をマスクとして前記
メサ型ストライプ部270両側に第1図(C1に示すよ
うに半絶縁性の層28をほぼ同じ高さまで選択的に成長
させ、メサ型ストライプ部27が半絶縁性層28で埋め
込まれた状態とする。ここで、半絶縁性層28の形成は
、一般に不純物として深単位をもつ遷移金属をドープし
て化合物半導体を成長させることで行えることが知られ
ており、この例では有機金属気相成長法(Metal 
organicVapor Phase Epitax
y : MOVPE)を用いて不純物としてFeを導入
してInP層を成長させることにより、高抵抗の半絶縁
性層28を得ている。この場合、InP層のバンクグラ
ウンドの導電型はn型で不純物濃度が低いものが必要で
ある。不純物濃度は例えばIXIO16cm−’以下で
ある。つまり、この不純物濃度以上のFeをドープする
ことで高抵抗になる。
Next, using the SiO□ film pattern 26 as a mask, a semi-insulating layer 28 is selectively grown on both sides of the mesa stripe portion 270 to approximately the same height as shown in FIG. 1 (C1). 27 is buried in a semi-insulating layer 28. Here, the semi-insulating layer 28 can generally be formed by doping a transition metal having a depth unit as an impurity and growing a compound semiconductor. In this example, metal organic vapor phase epitaxy (Metal
organic Vapor Phase Epitax
A high-resistance semi-insulating layer 28 is obtained by growing an InP layer by introducing Fe as an impurity using MOVPE. In this case, the conductivity type of the bank ground of the InP layer must be n type and the impurity concentration must be low. The impurity concentration is, for example, IXIO16 cm-' or less. In other words, doping with Fe at a concentration higher than this impurity concentration results in high resistance.

しかしながら、前述のようにp型基板21を用いた場合
、基板2Iにドープしであるp型不純物であるZnがF
e  InP層成長中に固相拡散してくる場合がある。
However, when the p-type substrate 21 is used as described above, the p-type impurity Zn doped in the substrate 2I is
e Solid phase diffusion may occur during the growth of the InP layer.

これによりInP層のバックグラウンドの導電型はp型
になり、Feのドーピングでは半絶縁性が得られなくな
る。そこで、InP層のバンクグラウンドの導電型を低
不純物濃度のn型に保つために、この一実施例では、P
eとともにn型ドーパントのSeまたはSをInP層に
ドーピングするようにしている。これにより、安定して
高い比抵抗を有する半絶縁性層28を得ている。
As a result, the conductivity type of the background of the InP layer becomes p-type, and semi-insulating properties cannot be obtained by doping with Fe. Therefore, in order to keep the conductivity type of the bank ground of the InP layer to n-type with a low impurity concentration, in this embodiment, P
In addition to e, the InP layer is doped with n-type dopant Se or S. As a result, a semi-insulating layer 28 having a stable and high specific resistance is obtained.

このような方法で半絶縁性層28を形成し、ストライプ
部27を埋め込んだならば、5iOz膜パターン26を
除去した後、第1図fd)に示すようにn−Ga1nA
sPキャップ層25および半絶縁性層28上にn側電極
29を形成し、さらに基板21の裏面にp側電極30を
形成する。その後、所定の大きさに襞間することにより
レーザ素子が完成する。
After forming the semi-insulating layer 28 in this way and filling the stripe portion 27, after removing the 5iOz film pattern 26, as shown in FIG.
An n-side electrode 29 is formed on the sP cap layer 25 and the semi-insulating layer 28, and a p-side electrode 30 is further formed on the back surface of the substrate 21. Thereafter, the laser device is completed by folding the material to a predetermined size.

(発明の効果) 以上詳細に説明したように、この発明の方法によれば、
基板にp型基板を用いたため、活性層上部のキャップ層
として電極との間にオーミックコンタクトが形成しやす
いn型キャップ層を形成できる。そして、n型キャップ
層によれば、前記のように電極との間にオーミックコン
タクトを形成できるので、素子のシリーズ抵抗を下げ、
高出力を期待できる。また、この発明の方法によれば、
電流ブロック層として半絶縁性層を形成しており、半絶
縁性層によれば、電流ブロック層部分での逆バイアス部
分による素子容量がなくなるから、2本の溝形成やスト
ライプ状コンタクト窓の形成など複雑で工程を多くする
工程を省略して素子容量を極く小さくでき、高速変調可
能なレーザ素子とすることができる。しかも、この発明
の方法では、前記電流ブロック層としての半絶縁性層を
形成する際、半絶縁性ドーパントとともにn型ドーパン
トを導入して化合物半導体を成長させているので、p型
基板からのp型不純物の同相拡散があっても、安定して
高い比抵抗の半絶縁性層を形成することができる。
(Effect of the invention) As explained in detail above, according to the method of this invention,
Since a p-type substrate is used as the substrate, an n-type cap layer with which ohmic contact can be easily formed between the active layer and the electrode can be formed as a cap layer above the active layer. According to the n-type cap layer, it is possible to form an ohmic contact with the electrode as described above, thereby lowering the series resistance of the element.
You can expect high output. Further, according to the method of this invention,
A semi-insulating layer is formed as the current blocking layer, and since the semi-insulating layer eliminates the element capacitance due to the reverse bias portion in the current blocking layer, it is possible to form two grooves or a striped contact window. By omitting complicated and multi-step processes such as the above, the element capacitance can be minimized, and a laser element capable of high-speed modulation can be obtained. Moreover, in the method of the present invention, when forming the semi-insulating layer as the current blocking layer, an n-type dopant is introduced together with a semi-insulating dopant to grow a compound semiconductor, so that p Even if there is in-phase diffusion of type impurities, a semi-insulating layer with high resistivity can be stably formed.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図はこの発明の半導体レーザの製造方法の一実施例
を示す工程断面図、第2図は従来の半導体レーザの製造
方法を示す工程断面図である。 21・・・p−1nP基板、22・・・p −InPn
ワク5フ、23−GaInA5P活性層、24− n−
InPnワク5フ、25・・・n−GaInAsPキャ
ップ層、27・・・メサ型ストライプ部、28・・・半
絶縁性層。 (C) 口可丁 特開平3 11688(5) 従来の製造方法
FIG. 1 is a process sectional view showing an embodiment of the semiconductor laser manufacturing method of the present invention, and FIG. 2 is a process sectional view showing a conventional semiconductor laser manufacturing method. 21...p-1nP substrate, 22...p-InPn
Waku5fu, 23-GaInA5P active layer, 24- n-
InPn layer 5, 25... n-GaInAsP cap layer, 27... mesa-shaped stripe portion, 28... semi-insulating layer. (C) Kuchikacho JP-A-3 11688 (5) Conventional manufacturing method

Claims (1)

【特許請求の範囲】 p型基板上にp型クラッド層、活性層、n型クラッド層
、n型キャップ層を順次形成する工程と、その形成層を
ストライプ状にエッチングする工程と、 その残存ストライプ部の両側に半絶縁性ドーパントとと
もにn型ドーパントを含む化合物半導体を成長させ、電
流ブロック層としての半絶縁性層を形成する工程とを具
備してなる半導体レーザの製造方法。
[Claims] A step of sequentially forming a p-type cladding layer, an active layer, an n-type cladding layer, and an n-type cap layer on a p-type substrate, a step of etching the formed layers into stripes, and a step of etching the formed layers into stripes, and the remaining stripes. A method for manufacturing a semiconductor laser comprising the steps of: growing a compound semiconductor containing an n-type dopant together with a semi-insulating dopant on both sides of the region to form a semi-insulating layer as a current blocking layer.
JP14416589A 1989-06-08 1989-06-08 Manufacture of semiconductor laser Pending JPH0311688A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14416589A JPH0311688A (en) 1989-06-08 1989-06-08 Manufacture of semiconductor laser

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14416589A JPH0311688A (en) 1989-06-08 1989-06-08 Manufacture of semiconductor laser

Publications (1)

Publication Number Publication Date
JPH0311688A true JPH0311688A (en) 1991-01-18

Family

ID=15355715

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14416589A Pending JPH0311688A (en) 1989-06-08 1989-06-08 Manufacture of semiconductor laser

Country Status (1)

Country Link
JP (1) JPH0311688A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04280493A (en) * 1991-03-07 1992-10-06 Sumitomo Electric Ind Ltd Semiconductor laser
WO1996002949A1 (en) * 1994-07-15 1996-02-01 The Whitaker Corporation Semi-insulating surface light emitting devices
US5789772A (en) * 1994-07-15 1998-08-04 The Whitaker Corporation Semi-insulating surface light emitting devices
US5867074A (en) * 1994-03-02 1999-02-02 Seiko Epson Corporation Surface acoustic wave resonator, surface acoustic wave resonator unit, surface mounting type surface acoustic wave resonator unit

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04280493A (en) * 1991-03-07 1992-10-06 Sumitomo Electric Ind Ltd Semiconductor laser
US5867074A (en) * 1994-03-02 1999-02-02 Seiko Epson Corporation Surface acoustic wave resonator, surface acoustic wave resonator unit, surface mounting type surface acoustic wave resonator unit
WO1996002949A1 (en) * 1994-07-15 1996-02-01 The Whitaker Corporation Semi-insulating surface light emitting devices
US5789772A (en) * 1994-07-15 1998-08-04 The Whitaker Corporation Semi-insulating surface light emitting devices

Similar Documents

Publication Publication Date Title
EP1750336B1 (en) Semiconductor optical device and a method of fabricating the same
EP0663710B1 (en) Optical semiconductor device and method for producing the same
US6768760B2 (en) Ridge-waveguide semiconductor laser device
JPH0775267B2 (en) Semiconductor device and manufacturing process thereof
JPH0864907A (en) Manufacture of planar buried laser diode
JPH0311688A (en) Manufacture of semiconductor laser
US5721751A (en) Semiconductor laser
JP2815820B2 (en) Compound semiconductor device and method of manufacturing the same
JP2555984B2 (en) Semiconductor laser and manufacturing method thereof
JPH02283085A (en) Semiconductor laser
JPH07131116A (en) Semiconductor laser element
JPH02244690A (en) Semiconductor laser device
JPH01302791A (en) Buried structure semiconductor laser
JPH05160506A (en) Semiconductor laser and its manufacture
JP2005260109A (en) Optical semiconductor element
JPS6124839B2 (en)
JPS59181084A (en) Semiconductor laser device
JP2917695B2 (en) Method for manufacturing optical semiconductor device
JP2940185B2 (en) Embedded semiconductor laser
JPH08222809A (en) Semiconductor light-emitting device
JP2860207B2 (en) Semiconductor laser device and method of manufacturing the same
JPH07115242A (en) Device and fabrication for semiconductor laser
JPH05235477A (en) Manufacture of semiconductor element
JPH05226767A (en) Buried semiconductor laser and its production
JPH10209568A (en) Manufacture of semiconductor optical device