JPH03116833A - Manufacture of semiconductor substrate - Google Patents
Manufacture of semiconductor substrateInfo
- Publication number
- JPH03116833A JPH03116833A JP25382189A JP25382189A JPH03116833A JP H03116833 A JPH03116833 A JP H03116833A JP 25382189 A JP25382189 A JP 25382189A JP 25382189 A JP25382189 A JP 25382189A JP H03116833 A JPH03116833 A JP H03116833A
- Authority
- JP
- Japan
- Prior art keywords
- protective film
- semiconductor substrate
- film
- epitaxial layer
- autodoping
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 39
- 239000004065 semiconductor Substances 0.000 title claims abstract description 32
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- 230000001681 protective effect Effects 0.000 claims abstract description 42
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 15
- 239000000203 mixture Substances 0.000 claims abstract description 12
- 238000000034 method Methods 0.000 claims abstract description 8
- 239000013078 crystal Substances 0.000 claims 1
- 239000007789 gas Substances 0.000 abstract description 7
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 abstract description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 abstract description 2
- 239000012159 carrier gas Substances 0.000 abstract description 2
- 229910001873 dinitrogen Inorganic materials 0.000 abstract description 2
- 238000005336 cracking Methods 0.000 abstract 2
- 230000000087 stabilizing effect Effects 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 32
- 230000000694 effects Effects 0.000 description 10
- 239000012535 impurity Substances 0.000 description 10
- 238000005229 chemical vapour deposition Methods 0.000 description 9
- 238000000137 annealing Methods 0.000 description 6
- 238000005530 etching Methods 0.000 description 6
- 238000002474 experimental method Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000007789 sealing Methods 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000012071 phase Substances 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 239000000376 reactant Substances 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
Landscapes
- Chemical Vapour Deposition (AREA)
- Formation Of Insulating Films (AREA)
Abstract
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、個別回路素子または集積回路素子を形成する
ためのエピタキシャルウェーへの形成基板となる品質の
改良された保護膜付き半導体基板の製造方法に関するも
のである。Detailed Description of the Invention [Industrial Field of Application] The present invention relates to the production of a semiconductor substrate with an improved protective film that can be used as a substrate for forming an epitaxial wafer for forming individual circuit elements or integrated circuit elements. It is about the method.
［従来の技術］
半導体製造技術において、各種の回路素子を形成する場
合、例えば、不純物濃度の高いｐ型またはｎ型の半導体
基板を用い、その半導体基板の上に基板に比較してその
不純物濃度の低いｐ型またはｎ型のエビタキシャノＩ＜
層を形成し、このエピタキシャル層に各種回路素子を形
成することが行われている。[Prior Art] In semiconductor manufacturing technology, when forming various circuit elements, for example, a p-type or n-type semiconductor substrate with a high impurity concentration is used, and the impurity concentration is lower than that of the substrate on the semiconductor substrate. Low p-type or n-type Ebitaxiano I<
2. Description of the Related Art A layer is formed, and various circuit elements are formed on this epitaxial layer.
ところで、このように半導体基板上にエピタキシャル層
を形成する場合、オートドーピングの問題を生じる。こ
のオートドーピング現象は、半導体基板からエピタキシ
ャル層への熱による固相拡散にもよるが、半導体基板に
おける側面部および背面部の不純物が主として化学反応
によって気相中に一旦放出され、当該不純物がエピタキ
シャル層表面に搬送され、エピタキシャル層中にドープ
されることによって生じる。By the way, when forming an epitaxial layer on a semiconductor substrate in this way, a problem of autodoping occurs. This autodoping phenomenon is caused by heat-induced solid-phase diffusion from the semiconductor substrate to the epitaxial layer, but impurities on the side and back surfaces of the semiconductor substrate are temporarily released into the gas phase mainly due to chemical reactions, and the impurities are transferred to the epitaxial layer. It occurs by being transported to the layer surface and doped into the epitaxial layer.
このようなオートドーピングが生じるとエピタキシャル
層の不純物濃度が変化し、エピタキシャル層内において
不純物濃度が不均一化してしまう。When such autodoping occurs, the impurity concentration of the epitaxial layer changes, and the impurity concentration becomes non-uniform within the epitaxial layer.
そこで、従来、上記のような不都合を回避するため、エ
ピタキシャル層を形成する前に半導体基板の側面および
裏面に酸化膜からなる保護膜を形成し、当該酸化膜によ
って不純物の気相への放出を抑止し、その状態で半導体
基板の表面にエピタキシャル層を形成するようにしてい
た。このような技術については、例えば、特開昭５８−
９５８１９号公報に記載されている。Conventionally, in order to avoid the above-mentioned disadvantages, a protective film made of an oxide film is formed on the side and back surfaces of the semiconductor substrate before forming the epitaxial layer, and the oxide film prevents impurities from being released into the gas phase. In this state, an epitaxial layer is formed on the surface of the semiconductor substrate. Regarding such technology, for example, Japanese Patent Application Laid-Open No. 1986-
It is described in Japanese Patent No. 95819.
［発明が解決しようとする課題］
ところが、保護膜としてＣＶＤ （化学気相析出）酸化
膜を形成した半導体基板を用いてエピタキシャルウェー
ハを製造し、該エピタキシャルウェーハを評価してみる
と、下記のような問題を生じた。[Problems to be Solved by the Invention] However, when an epitaxial wafer was manufactured using a semiconductor substrate on which a CVD (chemical vapor deposition) oxide film was formed as a protective film and the epitaxial wafer was evaluated, the following results were found. This caused a problem.
例えば、第４図に示すように、裏面に保護膜２を形成し
たｐ＋型半導体基板（ボロン不純物濃度６．０ＸＩＯ”
原子／ｃｎ？）Ｌの上にバッファの役目をするｎ＋エピ
タキシャル層（第１層：リン不純物濃度７．８４ｘｌＯ
”原子／ｄ、厚さ２０μｍ）３を形成し、さらに、その
上にｎ−エピタキシャル層（第２層：リン不純物濃度４
．５×１０゛原子／ｃＩＩ？、厚さ１００μｍ）４を形
成したところ、第６図に示すようにその第２層の表層部
がｐ型化し、その途中にｐｎジャンクション（第７図に
アルファベットＪで表されている。）を生じたり、また
第８図に示すように、抵抗値が表面に近づくにつれて高
くなることがあった。For example, as shown in FIG. 4, a p+ type semiconductor substrate (boron impurity concentration 6.0
Atom/cn? ) n+ epitaxial layer (1st layer: phosphorus impurity concentration 7.84xlO) that serves as a buffer on top of L
``atom/d, thickness 20 μm) 3, and furthermore, an n-epitaxial layer (second layer: phosphorus impurity concentration 4) is formed on it.
．． 5×10゛ atoms/cII? , thickness 100 μm) 4, the surface layer of the second layer became p-type as shown in FIG. 6, and a pn junction (represented by the alphabet J in FIG. 7) was formed in the middle of the layer. As shown in FIG. 8, the resistance value sometimes increases as it approaches the surface.
本発明者は、かかる原因を追求したところ、その原因は
、エピタキシャル層形成の際又はそれ以前に保護膜に生
じたクラックにあることを確認した。The inventor investigated the cause and found that the cause was cracks that occurred in the protective film during or before the formation of the epitaxial layer.
また、本発明者によって、保護膜の膜厚が薄いほど、ク
ラックが発生し難く、また、その膜厚が同じ場合には、
Ｓ ｉ Ｈ４／○、の組成比が小さい程、また成長速度
が遅い場合に緻密な膜が形成され、オートドーピング防
止効果（シール効果）が高いことが見出された。The inventor also found that the thinner the protective film is, the more difficult it is for cracks to occur, and when the film thickness is the same,
It has been found that the smaller the composition ratio of S i H4/○, and the slower the growth rate, the denser the film is formed and the higher the autodoping prevention effect (sealing effect).
本発明は、かかる問題点に鑑みなされたもので、シール
効果の高い、そしてその効果の安定した保護膜を持つ半
導体基板の製造方法を提供することを目的としている。The present invention was made in view of the above problems, and an object of the present invention is to provide a method for manufacturing a semiconductor substrate having a protective film having a high sealing effect and a stable effect.
この発明の前記ならびにそのほかの目的と新規な特徴に
ついては、本明細書の記述および添附図面から明らかに
なるであろう。The above and other objects and novel features of the present invention will become apparent from the description of this specification and the accompanying drawings.
［課題を解決するための手段］
本願において開示される発明のうち代表的なものの概要
を説明すれば、下記のとおりである。[Means for Solving the Problems] Representative inventions disclosed in this application will be summarized as follows.
本発明は、上記目的を達成するため、半導体基板の側面
および裏面に、エピタキシャル層形成の際のオートドー
ピングを防止するためのＣＶＤ酸化膜からなる保護膜を
形成するにあたり、５ｉＨ４１０、の組成比が０．１２
以下となるような反応ガス雰囲気中で、上記保護膜を、
０．３μｍ／ｍｉｎ以下の膜形成速度で、０．３〜１．
４μｍの厚さに形成するようにしたものである。In order to achieve the above object, the present invention provides a method for forming a protective film made of a CVD oxide film on the side and back surfaces of a semiconductor substrate to prevent autodoping during epitaxial layer formation. 0.12
The above protective film is coated in a reactive gas atmosphere as follows:
At a film formation rate of 0.3 μm/min or less, 0.3 to 1.
It is formed to have a thickness of 4 μm.
［作用コ
上記した手段によれば、ＳｉＨ，１０，の組成比が０．
１２以下となるような反応ガス雰囲気中で、上記保護膜
を、０．３μｍ／ｍｉｎ以下の膜形、成速度で０．３〜
１．４μｍの厚さに形成するようにしたので、緻密な膜
が形成できると共に、クラックが発生しないので、エピ
タキシャル層形成の際にオートドーピングが確実に防止
できることになる。[Operation] According to the above-described means, the composition ratio of SiH, 10, is 0.
12 or less, the above protective film is formed at a film formation rate of 0.3 μm/min or less and a formation rate of 0.3 μm/min or less.
Since it is formed to have a thickness of 1.4 μm, a dense film can be formed and no cracks will occur, so autodoping can be reliably prevented during epitaxial layer formation.
［実施例］
以下、本発明に係る半導体基板の製造方法の実施例を図
面に基づいて説明する。[Example] Hereinafter, an example of the method for manufacturing a semiconductor substrate according to the present invention will be described based on the drawings.
第１図には実施例の半導体基板の縦断面図が示されてい
る。FIG. 1 shows a longitudinal sectional view of a semiconductor substrate according to an embodiment.
同図において符号ｌは半導体基板（ｐ型シリコン基板）
を表わしており、この半導体基板１の側面および裏面に
はＣＶＤ酸化膜からなる保護膜２が形成されている。こ
の保護膜２の厚さは１．４μｍ以下となっている。In the figure, the symbol l is a semiconductor substrate (p-type silicon substrate)
A protective film 2 made of a CVD oxide film is formed on the side and back surfaces of this semiconductor substrate 1. The thickness of this protective film 2 is 1.4 μm or less.
この場合の保護膜２は、特に制限はされないが、次のよ
うにして形成される。The protective film 2 in this case is formed in the following manner, although not particularly limited.
例えば、常圧連続形ＣＶＤ装置（７６０Ｔｏｒｒ）を用
いて、ｐ型半導体基板１の側面および裏面にＣＶＤ酸化
膜からなる保護膜２を形成する。加熱された搬送ベルト
の上を基板が約３５０〜４５０℃に加熱されながら連続
的に移動し、例えば、キャリアガスとして不活性ガスで
ある窒素ガスを用いて、これに５ｉＨ４１０，の組成比
（体積比）を０．１２以下か”） ０ 、３ μｍ／ｍ
ｉｎ以下の膜形成速度となるように反応ガスを上から吹
き付ける。For example, the protective film 2 made of a CVD oxide film is formed on the side and back surfaces of the p-type semiconductor substrate 1 using an atmospheric continuous CVD apparatus (760 Torr). The substrate is continuously moved on a heated conveyor belt while being heated to approximately 350 to 450°C. For example, using nitrogen gas, which is an inert gas, as a carrier gas, a composition ratio of 5iH410 (by volume) is applied to the substrate. Ratio) is 0.12 or less") 0, 3 μm/m
The reaction gas is blown from above so that the film formation rate is less than or equal to in.
搬送ベルトのスピード調整により膜厚を０．３〜１．４
μｍとなるように保護膜２の形成を行なう。The film thickness can be adjusted from 0.3 to 1.4 by adjusting the speed of the conveyor belt.
The protective film 2 is formed to have a thickness of μm.
しかして、以上のようにして半導体基板１の側面および
裏面にＣＶＤ酸化膜からなる保護膜２が形成されたなら
、半導体基板ｌの表面側にエピタキシャル層を形成する
。After the protective film 2 made of the CVD oxide film is formed on the side and back surfaces of the semiconductor substrate 1 as described above, an epitaxial layer is formed on the front surface of the semiconductor substrate 1.
このエピタキシャル層の形成は、例えば、石英シリンダ
ーの中に懸架された多角錐台状サセプタの側壁面に基板
ウェーハを設置し、その上方から反応ガスを流して赤外
線ランプにより加熱するバレル型炉などを用いて行なわ
れる。This epitaxial layer can be formed using, for example, a barrel-type furnace in which a substrate wafer is placed on the side wall of a truncated polygonal pyramidal susceptor suspended in a quartz cylinder, and a reactant gas is flowed from above and heated by an infrared lamp. It is done using
このようにすれば、緻密な保護膜２が形成でき、しかも
クラックの発生も防止されるので、エピタキシャル層形
成の際のオートドーピングが効果的に防止されることに
なる。In this way, a dense protective film 2 can be formed and the occurrence of cracks can also be prevented, so that autodoping during the formation of the epitaxial layer can be effectively prevented.
このような効果を確認するために下記の実験を行った。In order to confirm such an effect, the following experiment was conducted.
この実験では、ガス組成、成長温度を変えて、膜厚の異
なる保護膜２を形成しサンプルについてエピタキシャル
層形成前後（ＥＰ前およびＥＰ後）でクラックの発生の
有無を調べた。In this experiment, the gas composition and growth temperature were changed to form protective films 2 with different film thicknesses, and the presence or absence of cracks was examined on the samples before and after epitaxial layer formation (before and after EP).
その場合の保護膜２の形成条件は下表（表１）に示され
ている。The conditions for forming the protective film 2 in that case are shown in the table below (Table 1).
表１ また、 膜厚１゜ ３μｍの保護膜を形成後アニール 処理を行った。Table 1 Also, Film thickness 1゜ Annealing after forming a 3μm protective film processed.
その結果が下表
（表３）
に示されている
この表から同一条件の下で保護膜２を形成したとき、従
来品と同じ膜厚のもの、つまり、１．５μｍの保護膜２
を持つサンプル７．８．９にのみクラックが生じている
ことが判る。また、アニールによる効果を調べるために
１．３μｍの膜厚の保護膜２を形成した場合においてア
ニール処理（８００℃又は９００℃）を施した（サンプ
ル１４．１５）ところ、エピタキシャル層形成前に既に
クラックが生じていることが判る。したがって酸化膜の
クラック防止にアニールは効果のないことが判った。The results are shown in the table below (Table 3).From this table, when the protective film 2 was formed under the same conditions, the protective film 2 had the same thickness as the conventional product, that is, 1.5 μm.
It can be seen that cracks occur only in samples 7, 8, and 9. In addition, in order to investigate the effect of annealing, when the protective film 2 with a thickness of 1.3 μm was formed, annealing treatment (800°C or 900°C) was performed (sample 14.15). It can be seen that cracks have occurred. Therefore, it was found that annealing was not effective in preventing cracks in the oxide film.
また、次の実験では、ＳｉＨ，１０，の組成比を変えた
サンプルについて、２５％ＨＦ水溶液でエツチング処理
を行った。その結果が第２図に示されている。口は１．
１μｍの保護膜、△はｌ、３μｍの保護膜、Ｏは１．５
μｍの保護膜、ムはｌ。In the next experiment, samples with different composition ratios of SiH, 10, were etched with a 25% HF aqueous solution. The results are shown in FIG. The mouth is 1.
1 μm protective film, △ is l, 3 μm protective film, O is 1.5
μm protective film, μm is l.
３μｍの保護膜を形成しアニール処理（８００℃又は９
００℃）を行ったものを示している。A 3 μm protective film was formed and annealed (800°C or 90°C).
00°C) is shown.
同図からは、５ｉＨ４１０，の組成比を０．１２以下と
したものでは、いずれも、エツチング速度が２，０μｍ
以下となっており、緻密な膜が形成されていることが判
る。したがって、５ｉＨ４１０１の組成比を０．１２以
下としたものは、それ自体シール効果が高いことが判る
。なお、アニール処理を行った場合には、エツチングレ
ートが１゜０μｍ以下となり、熱酸化膜のエツチングレ
ートと比較して極めて緻密な膜が形成されると想像され
、従って、それ自体としてはシール効果を期待できるが
、アニール処理を行った場合には、上述のようにクラッ
クの発生があり、結果的にオートドーピング効果が低く
なる。また、ちなみに、熱酸化膜のエツチングレートは
０．３５μｍ程度である。From the same figure, when the composition ratio of 5iH410 is 0.12 or less, the etching rate is 2.0 μm.
As shown below, it can be seen that a dense film is formed. Therefore, it can be seen that 5iH4101 having a composition ratio of 0.12 or less has a high sealing effect. It should be noted that when annealing is performed, the etching rate will be 1°0 μm or less, and it is expected that an extremely dense film will be formed compared to the etching rate of a thermal oxide film. However, when annealing is performed, cracks occur as described above, resulting in a decrease in the autodoping effect. Incidentally, the etching rate of the thermal oxide film is about 0.35 μm.
次に、５ｉＨ４１０，の組成比を一定にして、ＳｉＨ４
の流：ｉｔ（実流値）を変えて実験を行った。Next, by keeping the composition ratio of 5iH410 constant, SiH4
The experiment was conducted by changing the flow: it (actual flow value).
その結果、第３図に示すような結果が得られた。As a result, the results shown in FIG. 3 were obtained.
この第３図において、Ｏは成長温度４００℃にて１．３
μｍの保護膜を形成したサンプル、△は成長温度４００
℃にて１．５μｍの保護膜を形成したサンプル、・は成
長温度４５０’Ｃにて１．３μｍの保護膜を形成したサ
ンプルを示している。In this Figure 3, O is 1.3 at a growth temperature of 400°C.
Sample with μm protective film formed, △ indicates growth temperature 400
A sample with a 1.5 μm protective film formed at a growth temperature of 450° C. indicates a sample with a 1.3 μm protective film formed at a growth temperature of 450°C.
この図面からは、ＳｉＨ，の流量（実流値）を少なくし
て保護膜であるＣＶＤ酸化膜を形成すれば、より緻密な
保護膜が形成できることが判る。It can be seen from this drawing that a denser protective film can be formed by forming a CVD oxide film as a protective film by reducing the flow rate (actual flow value) of SiH.
すなわち、保護膜の膜形成速度を低下させることによっ
て緻密な保護膜が形成される。That is, a dense protective film is formed by reducing the film formation rate of the protective film.
なお、第４図に示すように、裏面に本発明の保護膜２を
有するＰ＋型半導体基板１の表面側に、ｎ゛エピタキシ
ヤ９層３よびｎ−エピタキシャル層４を形成したエピタ
キシャルウェーハについて抵抗値を調べたところ、第５
図に示すようなプロファイルが得られた。つまり、本発
明を適用した半導体基板ｌを用いてエピタキシャルウェ
ーハを形成した場合には、エピタキシャル層内において
抵抗値が均一なエピタキシャルウェーハが得られた。As shown in FIG. 4, the resistance values are as follows for an epitaxial wafer in which an n'' epitaxial layer 3 and an n- epitaxial layer 4 are formed on the front side of a P+ type semiconductor substrate 1 having a protective film 2 of the present invention on the back side. When I investigated, I found that the fifth
A profile as shown in the figure was obtained. That is, when an epitaxial wafer was formed using the semiconductor substrate 1 to which the present invention was applied, an epitaxial wafer with a uniform resistance value within the epitaxial layer was obtained.
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。Although the invention made by the present inventor has been specifically explained above based on Examples, it goes without saying that the present invention is not limited to the above Examples and can be modified in various ways without departing from the gist thereof. Nor.
例えば、上記実施例では、ｎ型半導体基板の上にｎ型エ
ピタキシャル層を形成する場合について説明したが、ｎ
型半導体基板の上にｎ型エピタキシャル層を形成するも
のにも、さらには、半導体基板の上にそれと同じ導電型
のエピタキシャル層を形成する場合にも適用できる。For example, in the above embodiment, the case where an n-type epitaxial layer is formed on an n-type semiconductor substrate has been described.
The present invention can be applied to forming an n-type epitaxial layer on a semiconductor substrate, and furthermore, to forming an epitaxial layer of the same conductivity type on a semiconductor substrate.
［発明の効果コ
本願において開示される発明のうち代表的なもの効果を
説明すれば下記のとおりである。[Effects of the Invention] Typical effects of the invention disclosed in this application are explained below.
即ち、本発明は、上記目的を達成するため、半導体基板
の側面および裏面に、エピタキシャル層形成の際のオー
トドーピングを防止するためのＣＶＤ酸化膜からなる保
護膜を形成するにあたり、５ｉＨ４１０，の組成比が０
．１２以下となるような反応ガス雰囲気中で、上記保護
膜を、０．３〜１．４μｍの厚さに形成するようにした
ので、緻密な膜が形成できると共に、クラックが発生し
ないので、エピタキシャル層形成の際にオー トド−ピ
ングが確実に防止できることになる。That is, in order to achieve the above object, the present invention uses a composition of 5iH410 when forming a protective film made of a CVD oxide film to prevent autodoping during epitaxial layer formation on the side and back surfaces of a semiconductor substrate. ratio is 0
．． Since the above-mentioned protective film is formed to a thickness of 0.3 to 1.4 μm in a reactive gas atmosphere with a reaction temperature of 12 μm or less, a dense film can be formed and no cracks will occur. Autodoping can be reliably prevented during layer formation.
第１図は本発明に係る半導体基板の縦断面図、第２図は
５ｉｒ−１４１０３の組成比とエツチング速度との関係
を示すグラフ、
第３図はＳ ｉ Ｈ，の流量とエツチング速度との関係
を示すグラフ、
第４図は本発明を適用して得られたエピタキシャルウェ
ーハの一部縦断面図、
第５図は第４図のエピタキシャルウェーハの抵抗プロフ
ァイルを示す図、
第６図は従来のエピタキシャルウェーハの一部縦断面図
、
第７図は第６図のエピタキシャルウェーハの抵抗プロフ
ァイルの一例を示す図、
第８図は従来のエピタキシャルウェーハの抵抗プロファ
イルの他側を示す図である。
ｌ・・・・半導体基板、２・・・・保護膜、３，４・・
・・第
２
図
０．０４ ０．０８ ０．１２ ０．１６ＳｉＨ＊１
０２多艮（比
２０
第
図
第
図
メ￥７
第
図FIG. 1 is a longitudinal cross-sectional view of a semiconductor substrate according to the present invention, FIG. 2 is a graph showing the relationship between the composition ratio of 5ir-14103 and the etching rate, and FIG. 3 is a graph showing the relationship between the flow rate of S i H and the etching rate. A graph showing the relationship, FIG. 4 is a partial vertical cross-sectional view of an epitaxial wafer obtained by applying the present invention, FIG. 5 is a diagram showing the resistance profile of the epitaxial wafer of FIG. 4, and FIG. FIG. 7 is a diagram showing an example of the resistance profile of the epitaxial wafer of FIG. 6, and FIG. 8 is a diagram showing the other side of the resistance profile of the conventional epitaxial wafer. l... Semiconductor substrate, 2... Protective film, 3, 4...
...Second Figure 0.04 0.08 0.12 0.16SiH*1
02 艮(ratio 20 fig. fig. ¥7 fig.
Claims (1)
の際のオートドーピングを防止するためのＣＶＤ酸化膜
からなる保護膜を形成するにあたり、ＳｉＨ＿４／Ｏ＿
２の組成比が０．１２以下となるような反応ガス雰囲気
中で、上記保護膜を、０．３μｍ／ｍｉｎ以下の膜形成
速度で、０．３〜１．４μｍの厚さに形成することを特
徴とするエピタキシャル単結晶成長のための半導体基板
の製造方法。SiH_4/O_
The above-mentioned protective film is formed to a thickness of 0.3 to 1.4 μm at a film formation rate of 0.3 μm/min or less in a reactive gas atmosphere such that the composition ratio of No. 2 is 0.12 or less. A method for manufacturing a semiconductor substrate for epitaxial single crystal growth, characterized by:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1253821A JP2590271B2 (en) | 1989-09-29 | 1989-09-29 | Semiconductor substrate manufacturing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1253821A JP2590271B2 (en) | 1989-09-29 | 1989-09-29 | Semiconductor substrate manufacturing method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03116833A true JPH03116833A (en) | 1991-05-17 |
| JP2590271B2 JP2590271B2 (en) | 1997-03-12 |
Family
ID=17256607
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1253821A Expired - Fee Related JP2590271B2 (en) | 1989-09-29 | 1989-09-29 | Semiconductor substrate manufacturing method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2590271B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016506064A (en) * | 2012-11-26 | 2016-02-25 | アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ | Apparatus and method for backside passivation |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6446936A (en) * | 1987-08-17 | 1989-02-21 | Nippon Telegraph & Telephone | Growth method of thin film |
-
1989
- 1989-09-29 JP JP1253821A patent/JP2590271B2/en not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6446936A (en) * | 1987-08-17 | 1989-02-21 | Nippon Telegraph & Telephone | Growth method of thin film |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016506064A (en) * | 2012-11-26 | 2016-02-25 | アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ | Apparatus and method for backside passivation |
| US10535513B2 (en) | 2012-11-26 | 2020-01-14 | Applied Materials, Inc. | Apparatus and methods for backside passivation |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2590271B2 (en) | 1997-03-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7105055B2 (en) | In situ growth of oxide and silicon layers | |
| KR100214910B1 (en) | Utilization of sih4 soak and purge in deposition processes | |
| US7651953B2 (en) | Method to form ultra high quality silicon-containing compound layers | |
| JP2005536054A (en) | Deposition of amorphous silicon-containing films | |
| JP2004529489A (en) | Method of forming high dielectric constant gate insulating layer | |
| JPH09503623A (en) | Method for chemical vapor deposition of titanium nitride film at low temperature | |
| JP3110857B2 (en) | Method for producing product including TiN x layer | |
| JP2007516599A (en) | Surface preparation before deposition on germanium | |
| JP2004523885A (en) | Surface adjustment method before deposition | |
| CN111223761B (en) | Method for improving quality of deposited polycrystalline silicon surface particles | |
| KR900008970B1 (en) | Process vapor growth of phosphosilicate glass coating | |
| JPH05182920A (en) | Epitaxial semiconductor wafer with low oxygen region, spread of which can be adjusted, and manufacture thereof | |
| GB2034113A (en) | Open tube aluminium diffusion | |
| EP1123423B1 (en) | High rate silicon deposition method at low pressures | |
| WO2002000968A1 (en) | A method for manufacturing a susceptor, a susceptor thus obtained and its application | |
| US6537924B2 (en) | Method of chemically growing a thin film in a gas phase on a silicon semiconductor substrate | |
| KR20060093740A (en) | In situ growth of oxide and silicon layers | |
| JPH03116833A (en) | Manufacture of semiconductor substrate | |
| JP2762576B2 (en) | Vapor phase growth equipment | |
| JPH02197128A (en) | Epitaxial wafer and manufacture thereof | |
| JP2000340561A (en) | Method for forming film | |
| JPS61250172A (en) | Method for growing tungsten silicide film | |
| JPS61250173A (en) | Method for growing tungsten silicide film | |
| JPS61198628A (en) | Selective growth method for tungsten film | |
| JP3203531B2 (en) | Sidewall manufacturing method and semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071205 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081205 Year of fee payment: 12 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081205 Year of fee payment: 12 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |