JPH03116723A - Formation of ohmic electrode - Google Patents

Formation of ohmic electrode

Info

Publication number
JPH03116723A
JPH03116723A JP25320889A JP25320889A JPH03116723A JP H03116723 A JPH03116723 A JP H03116723A JP 25320889 A JP25320889 A JP 25320889A JP 25320889 A JP25320889 A JP 25320889A JP H03116723 A JPH03116723 A JP H03116723A
Authority
JP
Japan
Prior art keywords
aluminum
substrate
heat treatment
ohmic junction
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP25320889A
Other languages
Japanese (ja)
Inventor
Chiaki Sasaoka
千秋 笹岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP25320889A priority Critical patent/JPH03116723A/en
Publication of JPH03116723A publication Critical patent/JPH03116723A/en
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

PURPOSE:To enable the formation of an excellent ohmic junction without influences of a natural oxide film on the substrate surface by a method wherein a silicon crystal substrate whose surface is patterned with an insulating film mask having openings is heat-treated in an organic aluminum gas atmosphere containing one or two atoms of aluminum and a halogen to form an aluminum thin film and deposit a wiring metal. CONSTITUTION:A p<+> layer 103 of 2000Angstrom thickness is formed on an n-Si (100) substrate 102 having an ohmic junction window 101 of 2mum diameter and an Au-Sb electrode 104 is deposited on the rear to make an ohmic junction. As the first step, this workpiece is heat-treated in a DEAlCl atmosphere to form an aluminum layer 105 of 1500Angstrom thickness. The condition of heat treatment should be a hydrogen atmosphere of 90Torr, a substrate temperature of 340 deg., a DEAlCl partial pressure of 0.05Torr, and a time of 3 minutes. As the second step, an aluminum layer of 1mum thickness is deposited to form an electrode 106. A substrate-aluminum interface is formed inside the substrate; therefore, an excellent ohmic junction is formed without influences of a natural oxide film on the substrate surface even if the substrate undergoes no heat treatment after deposition.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はオーミック電極の形成方法に係る。[Detailed description of the invention] [Industrial application field] The present invention relates to a method of forming an ohmic electrode.

〔従来の技術〕[Conventional technology]

光通信に代表される大容量の通信や高速の計算機を実現
するために、より高速動作の可能な半導体集積回路の実
現が望まれている。素子の微細化は集積度の向上に寄与
するだけでなく、電子走行時間の短縮につながり、高速
高集積度の素子実現に不可欠である。このため、例えば
バイポーラトランジスタにおいてはベース走行時間を短
縮する目的でベース層厚は1000Å以下となっており
、MOS−FETにおいてもソース、ドレイン領域は薄
くなる傾向にある。一方、微細化にともない電極配線の
形成は年々難しいものになっている。バイポーラトラン
ジスタのベースコンタクトを例に取ると、ベース層が十
分厚いときはアルミニウムを蒸着した後、400〜50
0℃の熱処理によりオーミック接合を形成していた。こ
の熱処理によりシリコン−アルミニウム界面の自然酸化
膜層が消失し、良好なコンタクトが得られていた。しか
し、ベース層厚が1000Å以下になると、従来手法で
はアルミニウムがコレクタ層に突き抜けpn接合が破壊
されるという問題が生じた。同様の現象は、MOS−F
ETにおいてもソースおよびトレイン層が薄くなるとと
もに大きな問題となっている。
In order to realize large-capacity communications such as optical communications and high-speed computers, it is desired to realize semiconductor integrated circuits that can operate at higher speeds. The miniaturization of devices not only contributes to increasing the degree of integration, but also shortens the electron transit time, which is essential for realizing high-speed, highly integrated devices. For this reason, for example, in bipolar transistors, the base layer thickness is set to 1000 Å or less in order to shorten the base transit time, and even in MOS-FETs, the source and drain regions tend to become thinner. On the other hand, the formation of electrode wiring is becoming more difficult year by year due to miniaturization. Taking the base contact of a bipolar transistor as an example, if the base layer is sufficiently thick, after depositing aluminum,
An ohmic junction was formed by heat treatment at 0°C. By this heat treatment, the natural oxide film layer at the silicon-aluminum interface disappeared, and good contact was obtained. However, when the base layer thickness is less than 1000 Å, the conventional method has a problem in that aluminum penetrates into the collector layer and the pn junction is destroyed. A similar phenomenon occurs in MOS-F
In ET, this has become a major problem as the source and train layers become thinner.

この突き抜けを防ぐため、従来は固溶限以上のシリコン
を含んだアルミニウムを配線材料とじて用い、シリコン
基板のアルミニウム中への溶は込みを押さえることが行
われてきた。また池の方法としてポリシリコン下敷を形
成し、その上にアルミニウムを堆積する方法もある。こ
の場合アルミニウム中にはポリシリコンが溶は込むため
、基板のシリコンは影響を受けない、さらに他の方法と
して薄いアルミニウムを堆積した後熱処理して予めコン
タクトを形成し、その後に配線金属を堆積する方法が用
いられることもある。この方法では、第1層のアルミニ
ウム層が薄いため突き抜けを最小限に押さえることがで
きる。
In order to prevent this penetration, conventionally, aluminum containing more than the solid solubility limit of silicon has been used as a wiring material to suppress the penetration of the silicon substrate into the aluminum. Another method is to form a polysilicon underlay and deposit aluminum on it. In this case, the polysilicon melts into the aluminum, so the silicon of the substrate is not affected.Another method is to deposit a thin layer of aluminum, heat treat it to form a contact in advance, and then deposit the wiring metal. methods may also be used. In this method, since the first aluminum layer is thin, penetration can be minimized.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

アルミニウムーシリコン合金を配線材料として用いる従
来の第1の方法においては、熱処理後にアルミニウムー
シリコン界面において膜中のシリコンが再成長するとい
う問題点があった。このため、コンタクト窓が小さくな
ると、実効的なコンタクト面積が減少することとなり、
コンタクト抵抗が増大するという欠点があった。
The first conventional method using an aluminum-silicon alloy as a wiring material has a problem in that silicon in the film re-grows at the aluminum-silicon interface after heat treatment. Therefore, when the contact window becomes smaller, the effective contact area decreases.
There was a drawback that contact resistance increased.

第2の方法であるポリシリコン下敷を堆積する方法はポ
リシリコンがアルミニウムと方向性のない等方的な反応
を起こすという利点がある。しかし最適なポリシリコン
膜厚を選ぶ必要があり、例えば厚さ1μmのアルミニウ
ム膜を500℃で熱処理する場合、ポリシリコン膜厚を
80〜110人以内に精密に制御しなければならない。
The second method, the method of depositing a polysilicon underlay, has the advantage that polysilicon undergoes a non-directional, isotropic reaction with aluminum. However, it is necessary to select the optimum polysilicon film thickness. For example, when heat-treating an aluminum film with a thickness of 1 μm at 500° C., the polysilicon film thickness must be precisely controlled within 80 to 110 degrees.

また予め薄いアルミニウム膜でコンタクトを形成する第
3の方法は、第1層目のアルミニウム膜のフォトリソグ
ラフィー工程が必要である。このためプロセスが複雑化
し、歩留まりが低下していた。さらに−層目のアルミニ
ウムが熱処理により酸化され、コンタクト抵抗が増大す
るという欠点があった。
Further, the third method of forming a contact in advance with a thin aluminum film requires a photolithography process for the first layer of aluminum film. This made the process complicated and the yield decreased. Furthermore, there was a drawback that the aluminum in the negative layer was oxidized by the heat treatment, resulting in an increase in contact resistance.

本発明の目的は前記課題を解決したオーミックt@の形
成方法を提供することにある。
An object of the present invention is to provide a method for forming an ohmic t@ that solves the above problems.

〔課題を解決するための手段〕[Means to solve the problem]

前記目的を達成するため、本発明に係るオーミック電極
の形成方法においては、オーミック接合用の開口部を持
つ絶縁膜マスクパターンが基板表面に形成されたシリコ
ン単結晶基板またはシリコン多結晶基板をアルミニウム
とハロゲン原子の結合を1つまたは2つ含む有機アルミ
ニウムガス雰囲気中で熱処理してアルミニウム薄膜を形
成する第1工程と、配線用金属を堆積する第2の工程と
を少なくとも含むものである。
In order to achieve the above object, in the method for forming an ohmic electrode according to the present invention, a silicon single crystal substrate or a silicon polycrystalline substrate, on which an insulating film mask pattern having an opening for ohmic contact is formed on the substrate surface, is combined with aluminum. The method includes at least a first step of forming an aluminum thin film by heat treatment in an organic aluminum gas atmosphere containing one or two halogen atom bonds, and a second step of depositing a wiring metal.

〔作用〕[Effect]

以下、アルミニウムとハロゲン原子の結合を1つまたは
2つ含む有機アルミニウムとして、ジエチルアルミニウ
ムクロライド(Cx Hs ) jA QCQ:DEA
QCQ)を例に取って説明する。
Hereinafter, diethylaluminum chloride (Cx Hs ) jA QCQ:DEA is used as an organic aluminum containing one or two bonds between aluminum and halogen atoms.
This will be explained using QCQ) as an example.

DEAQCQの分解過程は半導体および金属表面上と8
102上で異なり、前者においてより低い温度で分解す
ることが報告されている(笹岡はか、第36回応用物理
学関係連合講演会予稿集3p−P−1,507ページ)
、シたがって、5i02パターンを形成したSL基板を
300〜400℃に保ち、この基板上にDEA(1CQ
を供給することにより、DEAQCQはSt基板の露出
している部分においてのみAQCHに分解する。
The decomposition process of DEAQCQ occurs on semiconductor and metal surfaces.
102, and it has been reported that the former decomposes at a lower temperature (Haka Sasaoka, 36th Applied Physics Conference Proceedings 3p-P-1, page 507)
Therefore, the SL substrate on which the 5i02 pattern was formed was kept at 300 to 400°C, and DEA (1CQ
By supplying DEAQCQ to AQCH, DEAQCQ decomposes into AQCH only in the exposed portion of the St substrate.

生成したAQCIlは基板のシリコンと反応し、4AQ
CQ+Si→4AQ+5iCQ。
The generated AQCIl reacts with the silicon of the substrate, and 4AQ
CQ+Si→4AQ+5iCQ.

なる反応によりアルミニウムが堆積する。これよりコン
タクト窓部分のみにアルミニウムを堆積させることが可
能となる。
Aluminum is deposited by this reaction. This makes it possible to deposit aluminum only on the contact window portion.

本発明よるアルミニウム膜は、基板のSiの還元反応に
より堆積することから基板−アルミニウム界面は基板内
部に形成される。したがって、アルミニウム膜体積後4
00〜500℃の熱処理が行われなくてもシリコン基板
表面の自然酸化膜の影響を受けることなく良好なオーミ
ック接合が形成される。さらに膜中には固溶限のSLを
含むため、熱処理を行っても突き抜けが起こることはな
い。
Since the aluminum film according to the present invention is deposited by a reduction reaction of Si in the substrate, the substrate-aluminum interface is formed inside the substrate. Therefore, after the aluminum film volume 4
Even without heat treatment at 00 to 500° C., a good ohmic junction can be formed without being affected by the natural oxide film on the surface of the silicon substrate. Furthermore, since the film contains SL with a solid solubility limit, penetration does not occur even if heat treatment is performed.

〔実施例〕〔Example〕

以下、本発明の一実施例について、図面を用いて詳細に
説明する。
Hereinafter, one embodiment of the present invention will be described in detail using the drawings.

第1図は本発明によるオーミック接合を持つダイオード
の作製工程を示す図である。
FIG. 1 is a diagram showing a manufacturing process of a diode having an ohmic junction according to the present invention.

図において、2μm径のオーミック接合用窓101が形
成されているn−S i (100)基板102にイオ
ン打ち込みにより2000人厚のP+層103を形成し
た。基板裏面にはAu−3b電極104を蒸着し、オー
ミック接合をとった。第1の工程として、この基板10
2をDEAQCQ雰囲気中で熱処理し、厚さ1500人
のアルミニウム層105を形成しな、熱処理条件は、9
0Torrの水素雰囲気中、基板温度340℃、DEA
QCQ分圧0.05Torr、熱処理時間3分とした。
In the figure, a P+ layer 103 with a thickness of 2,000 layers was formed by ion implantation on an n-S i (100) substrate 102 on which an ohmic bonding window 101 with a diameter of 2 μm was formed. An Au-3b electrode 104 was deposited on the back surface of the substrate to form an ohmic connection. As a first step, this substrate 10
2 was heat treated in a DEAQCQ atmosphere to form an aluminum layer 105 with a thickness of 1500 mm.The heat treatment conditions were 9.
In a hydrogen atmosphere of 0 Torr, substrate temperature 340°C, DEA
The QCQ partial pressure was 0.05 Torr, and the heat treatment time was 3 minutes.

上記熱処理後、第2の工程として、スパッタ法で厚さ1
μmのアルミニウムを堆積し、フォトリソグラフィーに
より$1106を形成した。
After the above heat treatment, as a second step, a thickness of 1
.mu.m aluminum was deposited and photolithographically formed $1106.

第2図は作製したダイオードの電流−電圧特性を示す図
である。これより、本発明により熱処理を行わなくても
良好なオーミック接合が得られることがわかる。ケルビ
ン法によりコンタクト抵抗を測定したところ、i、s 
xio−’Ω−と十分低いものであった。この電流−電
圧特性は、ダイオードを窒素雰囲気中450℃で1時間
熱処理した後も変化しなかった。
FIG. 2 is a diagram showing the current-voltage characteristics of the manufactured diode. This shows that a good ohmic junction can be obtained according to the present invention without heat treatment. When contact resistance was measured using the Kelvin method, i, s
xio-'Ω-, which was sufficiently low. This current-voltage characteristic did not change even after the diode was heat-treated at 450° C. for 1 hour in a nitrogen atmosphere.

比較のため、DEAQCQ雰囲気中での熱処理を行わず
に作製したダイオードについても同様の測定を行った。
For comparison, similar measurements were performed on a diode manufactured without heat treatment in a DEAQCQ atmosphere.

ダイオード作製後熱処理を行わない場合は低抵抗のオー
ミック接合が得られなかった。窒素雰囲気中400℃、
30分の熱処理によりダイオード特性が得られたが、D
EAQCQ雰囲気中の熱処理を行ったものと比べて逆方
向電流が多かった。450℃、1時間の熱処理を行った
場合は、アルミニウムの突き抜けによりpn接合が破壊
され、第3図に示す電流電圧特性となった。
When the diode was not heat-treated after fabrication, a low-resistance ohmic junction could not be obtained. 400℃ in nitrogen atmosphere,
Diode characteristics were obtained by heat treatment for 30 minutes, but D
The reverse current was larger than that in the case where heat treatment was performed in an EAQCQ atmosphere. When heat treatment was performed at 450° C. for 1 hour, the pn junction was destroyed due to aluminum penetration, resulting in the current-voltage characteristics shown in FIG.

本実施例では、アルミニウムとハロゲン原子の結合を1
つまたは2つ含む有機アルミニウムとしてジエチルアル
ミニウムクロライドを用いたが、本発明はこれに限定さ
れず、有機基がメチル基、エチル基、またはブチル基の
いずれかであり、またハロゲン原子が、フッ素、塩素、
臭素、ヨウ素のいずれかである有機アルミニウムを用い
ても同様の効果が得られる。
In this example, the bond between aluminum and halogen atoms is
Although diethylaluminium chloride was used as the organoaluminium containing one or two, the present invention is not limited thereto, and the organic group is either a methyl group, an ethyl group, or a butyl group, and the halogen atom is a fluorine, chlorine,
A similar effect can be obtained by using organoaluminium, which is either bromine or iodine.

本実施例では、第1の工程として減圧下での熱処理を行
ったが、本発明におけるアルミニウム選択形成は、有機
アルミニウムの分解が基板表面の触媒作用により選択的
に起こることを利用したものであるため、常圧下での熱
処理でも同様の効果が得られる。
In this example, heat treatment under reduced pressure was performed as the first step, but selective aluminum formation in the present invention utilizes the fact that decomposition of organic aluminum occurs selectively due to the catalytic action of the substrate surface. Therefore, similar effects can be obtained by heat treatment under normal pressure.

〔発明の効果〕〔Effect of the invention〕

本発明により熱処理を行わなくてもシリコン基板表面の
自然酸化膜の影響を受けることなく、良好なオーミック
接合が形成された。またアルミニウム膜中には固溶限の
Stを含むため、熱処理を行っても突き抜けが起こるこ
とはなく、浅いpn接合を形成することが可能となる。
According to the present invention, a good ohmic contact was formed without being affected by the natural oxide film on the surface of the silicon substrate even without heat treatment. Further, since the aluminum film contains St in the solid solubility limit, penetration does not occur even if heat treatment is performed, and a shallow pn junction can be formed.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明によるオーミック接合を持つダイオード
の作製工程を示す概略図、第2図は本発明によるダイオ
ードの電流−電圧特性を示す図、第3図は従来の技術に
よるダイオードの電流−電圧特性を示す図である。 101・・・オーミック接合用窓 102−−− n−S i (100)基板t03−p
+層     104−A u −S b電極105・
・・アルミニウム層 106・・・電極第1図 0 / 電 圧 <V) 第2図 / 電 圧(V) 第3図
Fig. 1 is a schematic diagram showing the manufacturing process of a diode with ohmic junction according to the present invention, Fig. 2 is a diagram showing the current-voltage characteristics of the diode according to the present invention, and Fig. 3 is a diagram showing the current-voltage characteristic of the diode according to the conventional technology. FIG. 3 is a diagram showing characteristics. 101...Ohmic junction window 102--- n-S i (100) substrate t03-p
+ layer 104-A u -S b electrode 105.
...Aluminum layer 106...Electrode Fig. 1 0 / Voltage < V) Fig. 2 / Voltage (V) Fig. 3

Claims (1)

【特許請求の範囲】[Claims] (1)オーミック接合用の開口部を持つ絶縁膜マスクパ
ターンが基板表面に形成されたシリコン単結晶基板また
はシリコン多結晶基板をアルミニウムとハロゲン原子の
結合を1つまたは2つ含む有機アルミニウムガス雰囲気
中で熱処理してアルミニウム薄膜を形成する第1工程と
、配線用金属を堆積する第2の工程とを少なくとも含む
ことを特徴とするオーミック電極の形成方法。
(1) A silicon single-crystal substrate or a silicon polycrystalline substrate, on which an insulating film mask pattern with openings for ohmic bonding is formed on the substrate surface, is placed in an organic aluminum gas atmosphere containing one or two bonds of aluminum and halogen atoms. 1. A method for forming an ohmic electrode, comprising at least a first step of forming an aluminum thin film by heat treatment, and a second step of depositing a wiring metal.
JP25320889A 1989-09-28 1989-09-28 Formation of ohmic electrode Pending JPH03116723A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25320889A JPH03116723A (en) 1989-09-28 1989-09-28 Formation of ohmic electrode

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25320889A JPH03116723A (en) 1989-09-28 1989-09-28 Formation of ohmic electrode

Publications (1)

Publication Number Publication Date
JPH03116723A true JPH03116723A (en) 1991-05-17

Family

ID=17248061

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25320889A Pending JPH03116723A (en) 1989-09-28 1989-09-28 Formation of ohmic electrode

Country Status (1)

Country Link
JP (1) JPH03116723A (en)

Similar Documents

Publication Publication Date Title
KR960013135B1 (en) Oxide - capped titanium silicide formation
US5801444A (en) Multilevel electronic structures containing copper layer and copper-semiconductor layers
JPH04211121A (en) Semiconductor device and fabrication thereof
JPS6128232B2 (en)
JPS6213819B2 (en)
JPH088347B2 (en) Copper-semiconductor composite that can be formed at room temperature and method for forming the same
JPH03116723A (en) Formation of ohmic electrode
JP3156001B2 (en) Method for manufacturing semiconductor device
JPS59197162A (en) Semiconductor device
JPH03205830A (en) Manufacture of semiconductor device and polycrystalline germanium
JPH0355829A (en) Manufacture of semiconductor device
JP2616034B2 (en) Semiconductor integrated circuit device
JP3095452B2 (en) Method for manufacturing semiconductor device
JPH0283920A (en) Manufacture of semiconductor device
JPH02106971A (en) Semiconductor integrated circuit device and manufacture thereof
JPH03120820A (en) Method and apparatus for forming metal- lization for interconnecting integrated circuits
JP2560072B2 (en) Method for forming refractory metal electrode in semiconductor device
JPH04107840U (en) semiconductor equipment
JP3444815B2 (en) High breakdown voltage semiconductor device and method of manufacturing the same
JPH0441510B2 (en)
JPS62143422A (en) Manufacture of semiconductor device
JP2853143B2 (en) Method for manufacturing semiconductor device
JPH05308057A (en) Manufacture of semiconductor device
JPS6184831A (en) Manufacture of semiconductor device
JPS5933825A (en) Manufacture of semiconductor device