JPH03108885A - Title generating device - Google Patents

Title generating device

Info

Publication number
JPH03108885A
JPH03108885A JP1247477A JP24747789A JPH03108885A JP H03108885 A JPH03108885 A JP H03108885A JP 1247477 A JP1247477 A JP 1247477A JP 24747789 A JP24747789 A JP 24747789A JP H03108885 A JPH03108885 A JP H03108885A
Authority
JP
Japan
Prior art keywords
data
circuit
memory
title
character
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1247477A
Other languages
Japanese (ja)
Inventor
Masaru Kawabata
優 川畑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP1247477A priority Critical patent/JPH03108885A/en
Publication of JPH03108885A publication Critical patent/JPH03108885A/en
Pending legal-status Critical Current

Links

Landscapes

  • Signal Processing Not Specific To The Method Of Recording And Reproducing (AREA)
  • Television Signal Processing For Recording (AREA)

Abstract

PURPOSE:To generate a desired title by writing a title picture data synthesized by a data synthesis means in to a memory, reading the title picture data from the memory and inserting the data to an optional position of a video signal outputted from an image pickup device section. CONSTITUTION:Picture data f1-f8 read from a memory 50 for a data readout period R1 are sent to a latch circuit 65, which is latched by a 2nd latch pulse (g). Then a data resulting synthesizing the picture data f1-f8 written in advance with a character symbol data (b) extracted from a character generator 40 is written in the memory 50. The synthesized data j1-j8 stored in the memory 50 are read and converted into a serial data (j) by a shift register 60. Then an adder 25 synthesizes it with a video signal inputted from an electric signal processing circuit 22 and the result is inputted to a VTR section 3.

Description

【発明の詳細な説明】 [産業上の利用分野] この発明は、カメラ一体型VTR等の録画再生装置にお
いて、映像信号に文字等の情報信号を合成して記憶媒体
上に記録するタイトル作成装置に関する。
[Detailed Description of the Invention] [Industrial Application Field] The present invention relates to a title creation device that combines information signals such as text with video signals and records them on a storage medium in a recording/playback device such as a camera-integrated VTR. Regarding.

[従来の技術] 従来のカメラ一体型VTRに備えられているタイトル作
成装置を説明する。
[Prior Art] A title creation device provided in a conventional camera-integrated VTR will be described.

第6図は、第1の従来例のカメラ一体型VTR(100
)の構成を示したブロック回路図である。図において、
(1)はシステム制御部、(2)は被写体を撮像し該撮
像した被写体像を電気信号に変換して出力する撮像装置
部、(3)は撮像装置部(2)より出力される映像信号
を磁気テープ上に記録しかつ再生する回転ヘッド型磁気
記録再生装置部(以下、rVTR部」という)である。
FIG. 6 shows a first conventional example of a camera-integrated VTR (100
) is a block circuit diagram showing the configuration of. In the figure,
(1) is a system control unit, (2) is an imaging device unit that images a subject, converts the captured subject image into an electrical signal and outputs it, and (3) is a video signal output from the imaging device unit (2). This is a rotary head type magnetic recording/reproducing unit (hereinafter referred to as rVTR unit) that records and reproduces information on a magnetic tape.

システム・制御部(1)はシステム全体の動作制御を行
なう回路ブロックであり、各種センサ(11)およびス
タート・ストップスイッチ、再生キー等各種操作スイッ
チ(12)よりの情報を得て各種のシステム制御信号(
14)によりシステムを所定の動作状態にするとともに
、各種の表示装置(13)により種々の動作表示を行な
う。
The system/control unit (1) is a circuit block that controls the operation of the entire system, and controls various systems by obtaining information from various sensors (11) and various operation switches (12) such as a start/stop switch and a playback key. signal(
14) brings the system into a predetermined operating state, and displays various operations using various display devices (13).

また、撮像装置部(2)は、撮像部(21)、電気信号
処理回路(22)、同期信号発生回路(23)、タイト
ル作成回路(24)、および加算回路(25)から構成
されており、タイトル作成回路(24)および加算回路
(25)でタイトル挿入回路(20)を構成している。
The imaging device section (2) is composed of an imaging section (21), an electrical signal processing circuit (22), a synchronization signal generation circuit (23), a title creation circuit (24), and an addition circuit (25). , a title creation circuit (24), and an addition circuit (25) constitute a title insertion circuit (20).

通常の撮影を行なう場合には、撮像部(21)において
、被写体をレンズを介してCCD等の撮像素子の電荷蓄
積部に結像させる。この電荷蓄積部に結像された被写体
像は、同期信号発生回路(23)よりの信号で走査され
、時間的に連続した電気信号の形で読み出される。この
読み出された電気信号は、電気信号処理回路(22)に
て通常のテレビジョン信号に変換され、このテレビジョ
ン信号が加算回路(25)を介して撮像装置部(2)よ
り出力される。
When performing normal photography, an image capturing section (21) forms an image of a subject through a lens on a charge storage section of an image capturing device such as a CCD. The object image formed on this charge storage section is scanned by a signal from a synchronization signal generation circuit (23) and read out in the form of a temporally continuous electrical signal. This read electrical signal is converted into a normal television signal by an electrical signal processing circuit (22), and this television signal is output from the imaging device section (2) via an adding circuit (25). .

文字等を被写体像に重畳したい場合には、最初、重畳し
たい文字等をレンズを介して撮像し、この像を電気信号
に変換したあとタイトル作成回路(24)内のメモリに
記憶する。次に、実際に撮影したい被写体を撮影しなが
ら、電荷蓄積部の走査と同期した同期信号発生器(23
)よりの信号にて、タイトル作成回路(24)内のメモ
リから前に記憶されている文字等の情報信号を読み出し
、この読み出した情報信号を、加算器(25)にて電気
信号処理回路(22)から得られる信号に重畳し、この
文字等の情報信号を重畳した信号を撮像装置部(2)よ
り出力する。
When it is desired to superimpose text or the like on a subject image, the text or the like to be superimposed is first imaged through a lens, and this image is converted into an electrical signal and then stored in the memory in the title creation circuit (24). Next, while photographing the subject you want to photograph, a synchronization signal generator (23
), the previously stored information signals such as characters are read out from the memory in the title creation circuit (24), and the read out information signals are sent to the electric signal processing circuit (25) by the adder (25). 22), and a signal on which information signals such as characters are superimposed is output from the imaging device section (2).

一方、VTR部(3)は、映像信号記録回路(31)、
映像信号再生回路(32)、ドラム制御回路(33)、
キャプスタン制御回路(34)等により構成されており
、撮像装置部(2)より出力されたテレビジョン信号は
、映像信号記録回路(31)にてFM変調信号に変換さ
れ、録再切換スイッチ(35)および図示しないロータ
リー・トランスを介して回転磁気ヘッド(36)に入力
され、該ヘッド(36)により磁気テープ上に記録され
る。ドラム回転制御回路(33)は、ドラムモータ(3
7)を駆動してドラムを一定回転になるよう制御し、キ
ャプスタン制御回路(34)は、キャプスタンモータを
駆動して磁気テープ速度が所定の速度となるよう制御す
る。
On the other hand, the VTR section (3) includes a video signal recording circuit (31),
Video signal reproduction circuit (32), drum control circuit (33),
It is composed of a capstan control circuit (34), etc., and the television signal output from the imaging device section (2) is converted into an FM modulation signal by the video signal recording circuit (31), and the recording/reproduction switch ( 35) and a rotary transformer (not shown) to a rotating magnetic head (36), and is recorded on a magnetic tape by the head (36). The drum rotation control circuit (33) is connected to the drum motor (3
The capstan control circuit (34) drives the capstan motor to control the magnetic tape speed to a predetermined speed.

第7図はタイトル作成回路(24)の構成例を示すブロ
ック回路図で、(50)は、2値化した画像データが書
き込まれるメモリ、(51)は発振回路、(52)は書
き込み/読み出し回路で、発振回路(51)より入力さ
れる基準クロックから、各種のクロックおよびタイミン
グ信号を発生するとともに、メモリ(50)へのデータ
の書き込みおよびメモリ(50)からのデータの読み出
し制御を行う。(54)はA/D変換器、(55)、 
 (60)はレジスタ、(56)はラッチ回路である。
FIG. 7 is a block circuit diagram showing an example of the configuration of the title creation circuit (24), where (50) is a memory into which binarized image data is written, (51) is an oscillation circuit, and (52) is a write/read circuit. The circuit generates various clocks and timing signals from the reference clock input from the oscillation circuit (51), and also controls writing of data to and reading of data from the memory (50). (54) is an A/D converter, (55),
(60) is a register, and (56) is a latch circuit.

つぎに、タイトル挿入回路(20)の動作を説明する。Next, the operation of the title insertion circuit (20) will be explained.

入力端子(53)には、電気信号処理回路(22)から
被写体像の輝度信号Yが入力される。この輝度信号Yは
A/D変換器(54)で2値化され、シフトレジスタ(
55)に送出される。シフトレジスタ(55)は、2値
化されたデータを8ビット単位でシリアル・パラレル変
換され、このパラレル出力は、書き込み/読み出し回路
(52)より送られてくる8ビツトごとのタイミング信
号でラッチ回路(56)にラッチされ、このラッチ回路
(5B)の出力はメモリ(50)に送出される。
The luminance signal Y of the subject image is input to the input terminal (53) from the electrical signal processing circuit (22). This luminance signal Y is binarized by the A/D converter (54), and the shift register (
55). The shift register (55) converts the binarized data into serial/parallel data in units of 8 bits, and this parallel output is sent to the latch circuit using a timing signal every 8 bits sent from the write/read circuit (52). (56), and the output of this latch circuit (5B) is sent to the memory (50).

書き込み/読み出し回路(52)は、入力端子(57)
を介してシステム制御部(1)からの制御信号(14)
が入力され、この制御信号(14)により書と込み指令
あるいは読み出し指令が与えられ、メモリ(50)への
書き込みあるいは読み出しが制御される。また、入力端
子(58)および入力端子(59)を介して同期信号発
生回路(23)から垂直同期信号VSおよび水平同期信
号H3に相当する同期信号が入力され、これらの同期信
号によってメモリ(50)のアドレス指定をする図示し
ていない垂直カウンタおよび水平カウンタがリセットさ
れ、メモリ(50)の垂直方向および水平方向のアドレ
ス制御を行ない、ラッチ回路(56)の出力データは、
書き込み/読み出し回路(52)からの制御信号によっ
て、メモリ(50)上の所定のアドレスに8ビット単位
で順次書き込まれる。
The write/read circuit (52) has an input terminal (57)
control signal (14) from the system control unit (1) via
is input, a write command or a read command is given by this control signal (14), and writing to or reading from the memory (50) is controlled. Further, synchronization signals corresponding to the vertical synchronization signal VS and the horizontal synchronization signal H3 are inputted from the synchronization signal generation circuit (23) via the input terminal (58) and the input terminal (59), and these synchronization signals cause the memory (50 ) are reset, the vertical and horizontal counters (not shown) for addressing the memory (50) are reset, and the address control in the vertical and horizontal directions of the memory (50) is performed, and the output data of the latch circuit (56) is
Data is sequentially written in 8-bit units to predetermined addresses on the memory (50) by control signals from the write/read circuit (52).

つぎに、入力端子(57)から入力された制御信号(1
4)によって書き込み/読み出し回路(52)に読み出
し指令が与えられると、書き込み/読み出し回路(52
)からのアドレス制御をうけてメモリ(50)に書き込
まれている画像データが読み出され、レジスタ(60)
でパラレル・シリアル変換されて出力端子(61)を介
して加算器(25)に送出される。
Next, the control signal (1
4), when a read command is given to the write/read circuit (52), the write/read circuit (52)
) The image data written in the memory (50) is read out under address control from the register (60).
The signal is parallel-to-serial converted and sent to the adder (25) via the output terminal (61).

第8図は第2の従来例のブロック回路図である。図にお
いて(40)はキャラクタ・ジェネレータで、図示して
いない操作キー人力により文字・記号等を画像信号の形
で発生するもので、加算回路(25)と、キャラクタ・
ジェネレータ(40)とでタイトル挿入回路(20)を
構成している。
FIG. 8 is a block circuit diagram of a second conventional example. In the figure, (40) is a character generator that generates characters, symbols, etc. in the form of image signals by manual operation keys (not shown).
The generator (40) constitutes a title insertion circuit (20).

つぎに、第1の従来例と異なる点の動作を説明する。同
期信号発生回路(23)からの同期信号に同期すること
により画面上の文字・記号等の位置が定められる。加算
器(25)において、キャラクタ・ジェネレータ(40
)の出力信号が電気信号処理回路(22)出力のテレビ
ジョン信号に重畳され、この重畳された信号が映像信号
記録回路(31)およびスイッチ(35)を介して回転
磁気ヘッド(36)に供給され、磁気テープ上の長手方
向に傾斜したトラックに記録される。
Next, the operation that is different from the first conventional example will be explained. The position of characters, symbols, etc. on the screen is determined by synchronizing with the synchronization signal from the synchronization signal generation circuit (23). In the adder (25), a character generator (40
) is superimposed on the television signal output from the electrical signal processing circuit (22), and this superimposed signal is supplied to the rotating magnetic head (36) via the video signal recording circuit (31) and switch (35). and are recorded on longitudinally inclined tracks on magnetic tape.

周知のように、第1および第2の従来例は、映像信号に
タイトルを挿入する手段として現在一般に用いられてお
り、第1の従来例はタイトルを描いた被写体な撮像装置
部(2)で撮影することにより手軽にタイトル情報を記
憶できるという利点かり、第2の従来例は、キャラクタ
・ジェネレータ(40)内のROMに前もって書き込ん
でいる文字・記号データを任意に読み出してタイトル情
報を得ることができるという利点がある。
As is well known, the first and second conventional examples are generally used as a means for inserting a title into a video signal, and the first conventional example is a means for inserting a title into a video signal. Taking advantage of the fact that title information can be easily stored by photographing, the second conventional example obtains title information by arbitrarily reading out character/symbol data previously written in ROM in the character generator (40). It has the advantage of being able to

なお、後者はROMに書籾込まれている種々の文字・記
号データを任意に読み出す必要があるため、多数の操作
キーを必要とすることから、現在市販のカメラ一体型V
TRにおいては、着脱可能の付属品として商品化されて
いる。
The latter method requires a large number of operation keys, as it is necessary to arbitrarily read out various character and symbol data stored in the ROM.
TR is commercialized as a detachable accessory.

[発明が解決しようとする課題] 従来のタイトル作成装置は、上述のように構成されてい
るため、タイトル画を重畳する場合、以下のような問題
点があった。
[Problems to be Solved by the Invention] Since the conventional title creation device is configured as described above, there are the following problems when superimposing title images.

第1の従来例においては、手書きのタイトル画などの被
写体を撮像装置部(2)で手軽に撮影してタイトル画像
を得ることができるという利点があるものの、タイトル
画に文字や数字等を活字体で入れようとすると、印刷し
た文字等をタイ)・ル画に貼り付けたのち、これを撮影
しなければならないという煩雑な作業を必要とした。
Although the first conventional example has the advantage of being able to easily obtain a title image by photographing a subject such as a handwritten title image using the imaging device section (2), If you wanted to type in fonts, you would have to paste the printed characters onto a Thai/le image, which would then be photographed, which was a complicated process.

また、第2の従来例においては、各種の文字・数字・記
号等のデータがあらかじめ所定の字体でキャラクタ・ジ
ェネレータ(40)内のROMに書き込まれているため
、キー操作により簡単に必要な文字・数字・記号等を読
み出すことができるので、簡便に映像信号上にタイトル
を重畳させる利点はあるが、あらかじめROMに書き込
まれている文字・数字・記号等しか読み出せないため、
手書きの絵等をタイトルとしてもちいることができない
という欠点があった。
In addition, in the second conventional example, data such as various letters, numbers, symbols, etc. are written in advance in the ROM in the character generator (40) in predetermined fonts, so it is easy to select the necessary characters by key operation.・Since it is possible to read out numbers and symbols, it has the advantage of easily superimposing a title on the video signal, but since it can only read out the characters, numbers, symbols, etc. that have been written in the ROM in advance,
The drawback was that hand-drawn pictures etc. could not be used as titles.

この発明は、上記のような問題点の解消を目的としてな
されたもので、撮影した画像と、キャラクタ・ジェネレ
ータからとり出した文字・記号等をそれぞれ単独で、ま
たは合成したタイトルを簡単に挿入することのできるタ
イトル作成装置を得ることを目的とする。
This invention was made with the aim of solving the above-mentioned problems, and it is possible to easily insert a title consisting of a photographed image and characters/symbols extracted from a character generator, either alone or in combination. The purpose of the present invention is to obtain a title creation device that can.

[課題を解決するための手段] この発明に係わるタイトル作成装置は、撮影した画像デ
ータをメモリに書き込む手段と、文字等のパターン情報
を記憶しているROMを内蔵した文字・記号データ発生
装置と、この文字・記号データ発生装置からとり出した
文字・記号データと、上記メモリから読み出した画像デ
ータとを合成するデータ合成手段と、この合成されたデ
ータを上記メモリに書き込む手段とを備えた点を特徴と
する。
[Means for Solving the Problems] A title creation device according to the present invention includes means for writing photographed image data into a memory, and a character/symbol data generation device having a built-in ROM that stores pattern information such as characters. , comprising data synthesis means for synthesizing the character/symbol data extracted from the character/symbol data generator and the image data read from the memory, and means for writing the synthesized data into the memory. It is characterized by

[作用] この発明におけるデータ合成手段は、撮像された映像信
号から抽出した画像データが書き込まれているメそすか
ら読み出された画像データと、文字・記号データ発生装
置から取り出された文字・記号データとを合成して、上
記メモリに書き込む。
[Operation] The data synthesizing means in the present invention combines image data read from the screen in which image data extracted from the captured video signal is written, and characters/symbols extracted from the character/symbol data generator. The data is combined with symbol data and written into the memory.

したがって、メモリには、撮影した画像データ、キャラ
クタ・ジェネレータから取り出した文字・記号データお
よびこれらを合成したデータのうち所望のものを書き込
むことができ、その書き込まれたデータをタイトル画と
して記録媒体に記録することができる。
Therefore, desired data among photographed image data, character/symbol data retrieved from the character generator, and data synthesized from these data can be written into the memory, and the written data is stored as a title image on the recording medium. Can be recorded.

[発明の実施例] 第1図はこの発明の一実施例のブロック回路図で、第6
図および第8図と同一構成部分には同一符号を付して説
明を省略する。
[Embodiment of the Invention] FIG. 1 is a block circuit diagram of an embodiment of the invention.
Components that are the same as those in the figures and FIG.

図において、(z6)はタイトル作成回路で、加算回路
(25)およびキャラクタ・ジェネレータ(40)とで
タイトル挿入回路(20)を構成しており、カメラ一体
型V T R(100)  とキャラクタ・ジェネレー
タ(40)とはケーブル(200)で接続されている。
In the figure, (z6) is a title creation circuit, which constitutes a title insertion circuit (20) with an addition circuit (25) and a character generator (40). It is connected to the generator (40) by a cable (200).

第2図はこの実施例のタイトル作成回路(26)の−構
成例を示すブロック回路図で、第7図と同一構成部分に
は同一符号を付して説明を省略する。
FIG. 2 is a block circuit diagram showing an example of the configuration of the title generation circuit (26) of this embodiment. Components that are the same as those in FIG.

図において、(62)、 (83)は信号入力端子、(
84)はスイッチ回路、(65)はラッチ回路、 (6
B)はOR回路である。
In the figure, (62) and (83) are signal input terminals, (
84) is a switch circuit, (65) is a latch circuit, (6
B) is an OR circuit.

つぎに、この実施例の動作の第6図ないし第8図に示し
た第1および第2の従来例と異なる点を説明する。
Next, the differences in the operation of this embodiment from the first and second conventional examples shown in FIGS. 6 to 8 will be explained.

スイッチ回路(64)の一方の入力には、A/D変換器
(54)で2値化された画像データが入力され、他方の
入力には、入力端子(63)を介してキャラクタ・ジェ
ネレータ(40)から取り出された2値化された文字・
記号等のデータが入力される。
The image data binarized by the A/D converter (54) is input to one input of the switch circuit (64), and the character generator ( 40) Binarized characters extracted from
Data such as symbols are input.

第3図は、キャラクタ・ジェネレータ(40)の−構成
例のブロック回路図で、(70)は、基準クロックを発
生する発振回路、(71)は表示制御回路で、図示して
いない各種の操作キーからのキー人力を受けて文字コー
ド列を作成する。 (72)は読み出し制御回路で、カ
メラ一体型V T R(100)から入力端子(73)
および(74)を介して入力された垂直同期信号SVお
よび水平同期信号S)(と、表示制御回路(71)から
入力された文字・記号コード列とから、表示キャラクタ
ROM (75)の読み出し制御信号を作成する0表示
キャラクタRoM (75)は、読み出し制御回路(7
2)よりの読み出し制御信号によってROM内に収納さ
れた各種の文字・記号データを順次読み出して送出する
。この表示キャラクタROM (75)より送出された
文字・記号データ列は、シフトレジスタ(76)にてパ
ラレル・シリアル変換され、出力端子(77)より図示
してないケーブルを介して、カメラ一体型V T R(
100)に送出される。表示キャラクタROM (75
)に収納されている文字・記号データの一例を第4図に
示す。
FIG. 3 is a block circuit diagram of a configuration example of the character generator (40), in which (70) is an oscillation circuit that generates a reference clock, and (71) is a display control circuit, which performs various operations (not shown). A character code string is created by receiving key input from the key. (72) is a readout control circuit that connects the camera-integrated VTR (100) to the input terminal (73).
(vertical synchronization signal SV and horizontal synchronization signal S input via The 0 display character RoM (75) that creates the signal is connected to the readout control circuit (75).
2) Various character/symbol data stored in the ROM are sequentially read out and sent out according to the readout control signal. The character/symbol data string sent from this display character ROM (75) is converted from parallel to serial by a shift register (76), and then sent from the output terminal (77) via a cable (not shown) to the camera integrated V T R(
100). Display character ROM (75
) is shown in FIG. 4.

スイッチ回路(84)は、入力端子(62)から入力さ
れたシステム制御部(1)からの制御信号(14)によ
って、A/D変換器(54)から人力される画像データ
、または入力端子(63)から入力される文字・記号デ
ータを選択して送出する。スイッチ回路(114)で選
択された2値データは、シフトレジスタ(55)および
ラッチ回路(56)とによってシリアル・パラレル変換
され、このシリアルパラレル変換されたデータはOR回
路(6B)に送出される。OR回路(66)は、制御信
号(14)が、A/D変換器(54)から出力された画
像データをメモリ(50)に書き込むことを命する信号
である場合にはラッチ回路(56)の出力データをその
まま出力し、制御信号(14)が、入力端子(63)か
ら入力されるキャラクタ・ジェネレータ(40)から出
力される文字・記号データを、メモリ(50)に前もっ
て記憶8されている画像データと合成して書き込むこと
を命する信号である場合には、ラッチ回路(56)の出
力データと、ラッチ回路(65)の出力データとのOR
論理をとったデータを出力する。
The switch circuit (84) converts image data manually input from the A/D converter (54) or the input terminal ( 63) and selects and transmits the input character/symbol data. The binary data selected by the switch circuit (114) is serial-parallel converted by the shift register (55) and latch circuit (56), and the serial-parallel converted data is sent to the OR circuit (6B). . The OR circuit (66) is a latch circuit (56) when the control signal (14) is a signal instructing to write the image data output from the A/D converter (54) into the memory (50). The control signal (14) outputs character/symbol data outputted from the character generator (40) inputted from the input terminal (63) as it is, and stores the character/symbol data in advance in the memory (50). If it is a signal that instructs to write by combining with the image data that exists, the output data of the latch circuit (56) and the output data of the latch circuit (65) are ORed.
Output logical data.

メモリ(50)へのデータの書き込み読み出し制御は、
従来例に記載したと同様に書き込み/読み出し回路(5
2)により行なわれる。
Control of writing and reading data to the memory (50) is as follows:
The write/read circuit (5
2).

手書きのタイトル画を撮像装置部(2)で撮像してメモ
リ(50)に書き込む場合には、従来例と同様に、OR
回路(66)から出力されるA/D変換器(54)から
出力される画像データが、メモリ(5りに記憶される。
When capturing a handwritten title image using the imaging device section (2) and writing it into the memory (50), the OR
Image data output from the A/D converter (54) output from the circuit (66) is stored in the memory (54).

つぎに、キャラクタ・ジェネレータ(40)から取り出
した、文字・記号データを、メモリ(50)に前もって
書き込んだ画像データと合成して再びメモリ(50)に
書き込む場合の動作を、第2図および第5図に示したタ
イミングチャートを用いて説明する。
Next, FIG. 2 and FIG. This will be explained using the timing chart shown in FIG.

第5図(八)は、書き込み/読み出し回路(52)から
出力されるデータ用クロックaである。キャラクタ・ジ
ェネレータ(40)から取り出された文字・記号データ
列b(第5図(B))は、スイッチ回路(64)を介し
てシフトレジスタ(55)に送られ、データ用クロック
aで、8ビツトのパラレルデータd+−da(第5図(
D))に変換される。このパラレルデータd1〜d8は
、ラッチ回路(56)に送出され、第1のラッチパルス
C(第5図(C))によってラッチされ、OR回路(6
6)に送出される。第5図(E)は、メモリ(50)の
データ書き込みおよびデータ読み出しのタイミングを示
したものである。メモリ(50)のアドレス指定は、デ
ータ読み出し期間Rの最初のタイミングで行なわれる。
FIG. 5(8) shows the data clock a output from the write/read circuit (52). The character/symbol data string b (FIG. 5(B)) taken out from the character generator (40) is sent to the shift register (55) via the switch circuit (64), and is clocked at 8 by the data clock a. Bit parallel data d+-da (Fig. 5 (
D)). The parallel data d1 to d8 are sent to the latch circuit (56), latched by the first latch pulse C (FIG. 5(C)), and the OR circuit (6
6). FIG. 5(E) shows the timing of data writing and data reading of the memory (50). Addressing of the memory (50) is performed at the first timing of the data read period R.

すなわち、第5図(E)に示すデータ読み出し期間R1
にひき続くデータ書き込み期間W1のアドレス指定は同
一のアドレスとなっている。
That is, the data read period R1 shown in FIG. 5(E)
The address specification in the subsequent data write period W1 is the same address.

データ読み出し期間R1にメモリ(50)から読み出さ
れた画像データは(第5図(F) ) tr Jaはラ
ッチ回路(65)に送出され、第2のラッチパルスg(
第5図(G))によりラッチされる。第5図(H)は、
ラッチ回路(65)でラッチされたデータh+−haを
示す。
The image data read out from the memory (50) during the data read period R1 (FIG. 5 (F)) tr Ja is sent to the latch circuit (65), and the second latch pulse g (
5(G)). Figure 5 (H) is
Data h+-ha latched by the latch circuit (65) is shown.

ラッチ回路(55)の出力データd1〜d6と、ラッチ
回路(65)の出力データh、〜h6とは、OR回路(
66)でOR論理がとられ、このOR回路(66)の出
力データj1〜j6が、データ書き込み期間W1にメモ
リ(50)へ書き込まれる。このようなデータ読み出し
およびデータ書き込みが8ビット単位で繰り返され、そ
の結果メモリ(50)には、前もって書き込まれていた
画像データf、〜f8に、キャラクタ・ジェネレータ(
40)から取り出した文字・記号データbが合成された
データが書き込まれる。
The output data d1 to d6 of the latch circuit (55) and the output data h, to h6 of the latch circuit (65) are connected to an OR circuit (
66), the OR logic is performed, and the output data j1 to j6 of this OR circuit (66) are written to the memory (50) during the data write period W1. Such data reading and data writing are repeated in units of 8 bits, and as a result, the character generator (
Data in which the character/symbol data b extracted from 40) are combined is written.

このメモリ(50)に記憶された合成データj1〜j6
が読み出され、シフトレジスタ(60)でシリアルデー
タjに変換され、加算器(25)で電気信号処理回路(
22)から入力された映像信号と合成されてVTR部(
3)に入力され、磁気テープに記録される動作は従来例
と同様であるので、説明は省略する。
Synthetic data j1 to j6 stored in this memory (50)
is read out, converted into serial data j by a shift register (60), and sent to an electric signal processing circuit (by an adder (25)).
22) is combined with the video signal input from the VTR section (
3) The operation of inputting data to the magnetic tape and recording it on the magnetic tape is the same as in the conventional example, so a description thereof will be omitted.

上記実施例では、キャラクタ・ジェネレータ(40)は
、カメラ一体型V T R(100)  とは別の付属
品として示したがカメラ一体型VTRに内蔵されていて
もよいことはいうまでもない。
In the above embodiment, the character generator (40) is shown as an accessory separate from the camera-integrated VTR (100), but it goes without saying that it may be built into the camera-integrated VTR.

また、上記実施例では、映像信号を磁気テープ上に記録
するカメラ一体型VTRを例として示したが、磁気ディ
スクあるいは光磁気ディスク等の録画再生装置にも同様
に適用することができる。
Further, in the above embodiments, a camera-integrated VTR that records video signals on a magnetic tape was shown as an example, but the present invention can be similarly applied to a recording/playback device using a magnetic disk, a magneto-optical disk, or the like.

また、上記実施例では、撮像装置部(2)から得られる
映像信号に、メモリ(50)から得られるタイトル画デ
ータを重畳するよう構成したが、VTR部(3)から得
られる再生映像信号に、メモリ(5’O)から得られる
タイトル画データを重畳する構成としてもよいことはい
うまでもない。
Further, in the above embodiment, the title image data obtained from the memory (50) is superimposed on the video signal obtained from the imaging device section (2), but the reproduced video signal obtained from the VTR section (3) is , it goes without saying that the configuration may be such that title image data obtained from the memory (5'O) is superimposed.

なお、上記実施例で示したキャラクタ・ジェネレータ(
40)は、通常、キャラクタ・ジェネレータ用ICとし
て市販されているものをベースとして構成される回路を
収納したものを言うが、このかわりに、現在市販されて
いるワードプロセッサあるいはパーソナル・コンピュー
タの出力を変換して使用してもよい。
Note that the character generator (
40) usually refers to an IC that houses a circuit constructed based on a commercially available IC for character generators, but instead, it is an IC that converts the output of a word processor or personal computer that is currently commercially available. You may also use it as

[発明の効果] 以上述べたように、この発明に係わるタイトル作成装置
は、テレビジョンカメラ等よりのビデオ信号から抽出し
た映像データをメモリに書き込む手段と、このメモリか
ら読み出した画像データと、文字・記号データ発生装置
からとり出した文字・記号データとを合成するデータ合
成手段と、この合成されたタイトル画像データをメモリ
に書き込む手段とを設け、このメモリからタイトル画像
データを読み出して撮像装置部から出力される映像信号
の任意の位置に挿入する手段とを備えたものであるから
、撮影した画像、文字・記号データ発生装置からとり出
した文字・記号およびこれらの画像と文字・記号とを合
成したタイトルのうち、゛所望のタイトルを作成するこ
とができるタイトル作成装置が得られる効果がある。
[Effects of the Invention] As described above, the title creation device according to the present invention includes means for writing video data extracted from a video signal from a television camera or the like into a memory, image data read from this memory, and text.・A data synthesis means for synthesizing the character/symbol data extracted from the symbol data generator and a means for writing the synthesized title image data into a memory are provided, and the title image data is read from the memory and the imaging device section Since it is equipped with a means for inserting into any position of the video signal output from This has the effect of providing a title creation device that can create a desired title from among the combined titles.

【図面の簡単な説明】[Brief explanation of drawings]

第1図はこの発明の一実施例であるカメラ一体型VTR
のブロック回路図、第2図はこの実施例のタイトル作成
回路の一構成例のブロック回路図、第3図は同じくこの
実施例のキャラクタ・ジェネレータの一構成例のブロッ
ク回路図、第4図はこのキャラクタ・ジェネレータに内
蔵している表示キャラクタROMに収納されている文字
データの一例を示す図、第5図は、このキャラクタ・ジ
ェネレータからとり出した文字・記号データを、メモリ
から読み出した画像データと合成して再びメモリに記憶
させる場合のタイミングチャート、第6図は従来のカメ
ラ一体型VTRのブロック回路図、第7図はこの従来例
のタイトル作成回路の一構成例を示すブロック回路図、
第8図は従来の他のカメラ一体型VTRのブロック回路
図である。 (1)・・・システム制御部、(2)・・・撮像装置部
、(3)−V T R部、(20)・・・タイトル挿入
回路、(25)・・・加算器、(26)・・・タイトル
作成回路、(40)・・・キャラクタ・ジェネレータ、
(50)・・・メモリ、(52)・・・書き込み/読み
出し回路、(54)・・・A/D変換器、(55)、 
 (80)・・・シフトレジスタ、(56)。 (65)・・・ラッチ回路、(64)・・・スイッチ回
路、(δ6)・・・OR回路。 なお、各図中、同一符号は同一または相当部分を示す。
Figure 1 shows a camera-integrated VTR which is an embodiment of this invention.
2 is a block circuit diagram of an example of the configuration of the title generation circuit of this embodiment, FIG. 3 is a block circuit diagram of an example of the configuration of the character generator of this embodiment, and FIG. Figure 5 shows an example of character data stored in the display character ROM built into this character generator. 6 is a block circuit diagram of a conventional camera-integrated VTR, and FIG. 7 is a block circuit diagram showing an example of the configuration of a title creation circuit of this conventional example.
FIG. 8 is a block circuit diagram of another conventional camera-integrated VTR. (1) System control unit, (2) Imaging device unit, (3) VTR unit, (20) Title insertion circuit, (25) Adder, (26 )...Title creation circuit, (40)...Character generator,
(50)...Memory, (52)...Writing/reading circuit, (54)...A/D converter, (55),
(80)...Shift register, (56). (65)...Latch circuit, (64)...Switch circuit, (δ6)...OR circuit. In each figure, the same reference numerals indicate the same or corresponding parts.

Claims (1)

【特許請求の範囲】[Claims] (1)被写体像を撮影する撮像装置部と、この撮像され
た映像信号の所望の画像データをメモリに書き込む手段
と、文字・記号等の画像データを発生する手段と、上記
メモリから読み出した画像データと上記文字・記号デー
タ発生手段からとり出した文字・記号データとを合成し
て上記メモリに書き込む手段と、上記撮像装置部で撮影
した映像信号を記録媒体に記録する際、上記メモリから
上記合成データを読み出して上記記録媒体に記録する手
段とを備えたタイトル作成装置。
(1) An imaging device unit that photographs a subject image, a means for writing desired image data of the photographed video signal into a memory, a means for generating image data such as characters and symbols, and an image read out from the memory. means for combining the data and character/symbol data taken out from the character/symbol data generating means and writing it into the memory; A title creation device comprising means for reading synthetic data and recording it on the recording medium.
JP1247477A 1989-09-21 1989-09-21 Title generating device Pending JPH03108885A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1247477A JPH03108885A (en) 1989-09-21 1989-09-21 Title generating device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1247477A JPH03108885A (en) 1989-09-21 1989-09-21 Title generating device

Publications (1)

Publication Number Publication Date
JPH03108885A true JPH03108885A (en) 1991-05-09

Family

ID=17164040

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1247477A Pending JPH03108885A (en) 1989-09-21 1989-09-21 Title generating device

Country Status (1)

Country Link
JP (1) JPH03108885A (en)

Similar Documents

Publication Publication Date Title
JP3107888B2 (en) Screen editing device for electronic camera system
US5796429A (en) Apparatus for recording a video signal together with information from an external storage device
JPH01221070A (en) Image information processor
US5392069A (en) Image processing apparatus which can process a plurality of kinds of images having different aspect ratios
JPH06319104A (en) Picture signal input/output device
JPH01297986A (en) Camera incorporated recorder
JPH03108885A (en) Title generating device
JP3158549B2 (en) Still image recording and playback device
JPH11355705A (en) Digital camera with image processing unit
JP2506415B2 (en) Camera integrated VTR and video camera
JP2925281B2 (en) Information signal control system
JPH05232978A (en) Video signal processor
JP2801383B2 (en) Information signal control system
JP2801382B2 (en) Information signal control system
JPH042288A (en) Recording and reproducing device
JPH0440080A (en) Video title preparing device
JP3086467B2 (en) Title recording method
JPH066682A (en) Image processor
JPS60190079A (en) Picture synthesizing device
JPH071888Y2 (en) Recording / playback device
KR950007302B1 (en) Digital image and textdata recording & reproducing circuit using digital tape recorder
JPH03276470A (en) Method and device for recording picture data to tape-shaped recording medium
JPH04248775A (en) Recording controller for video signal
JPH0745052A (en) Video recording and reproducing device
JPH0221784A (en) Information recording system