JPH03101536A - Error correction coding and decoding system - Google Patents
Error correction coding and decoding systemInfo
- Publication number
- JPH03101536A JPH03101536A JP23874589A JP23874589A JPH03101536A JP H03101536 A JPH03101536 A JP H03101536A JP 23874589 A JP23874589 A JP 23874589A JP 23874589 A JP23874589 A JP 23874589A JP H03101536 A JPH03101536 A JP H03101536A
- Authority
- JP
- Japan
- Prior art keywords
- error correction
- error
- errors
- circuits
- correction code
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005540 biological transmission Effects 0.000 claims abstract description 26
- 238000001514 detection method Methods 0.000 claims abstract description 24
- 238000012544 monitoring process Methods 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- JLQFVGYYVXALAG-CFEVTAHFSA-N yasmin 28 Chemical compound OC1=CC=C2[C@H]3CC[C@](C)([C@](CC4)(O)C#C)[C@@H]4[C@@H]3CCC2=C1.C([C@]12[C@H]3C[C@H]3[C@H]3[C@H]4[C@@H]([C@]5(CCC(=O)C=C5[C@@H]5C[C@@H]54)C)CC[C@@]31C)CC(=O)O2 JLQFVGYYVXALAG-CFEVTAHFSA-N 0.000 description 1
Abstract
Description
【発明の詳細な説明】 〔目次〕 概要 産業上の利用分野 従来の技術（第３図） 発明が解決しようとする課題 課題を解決するための手段（第１図） 作用（第１図） 実施例（第２図） 発明の効果 〔概要〕 誤り訂正符号化・復号化方式：二関し。[Detailed description of the invention] 〔table of contents〕 overview Industrial applications Conventional technology (Figure 3) Problems that the invention aims to solve Means to solve the problem (Figure 1) Effect (Figure 1) Example (Figure 2) Effect of the invention 〔overview〕 Error correction encoding/decoding method: Nikki.
伝送路（＝おける誤りの頻度を監視して常に最適な符号
化モードを選択することにより、誤り訂正の精度及び伝
送効率の向上ができるようにすることを目的とし。The purpose is to improve error correction accuracy and transmission efficiency by monitoring the frequency of errors in the transmission path and always selecting the optimal encoding mode.
送信側の符号化部に、それぞれ誤り訂正能力の異なる誤
り訂正符号を生成する。複数の誤り訂正符号生成回路を
設け、いずれか１つを選択できるようにし、受信側の復
号化部（＝は、複数の誤り訂正検出回路と、誤り訂正回
路を設けていずれか１つを選択できるようにすると共に
、伝送路の誤りの頻度を監視する誤り検出部を設け、誤
り検出部で、伝送路の誤り頻度が所定値より多くなった
ことを検出した場合に、符号化部と復号化部を切り替え
、誤り訂正能力の更に高い誤り訂正符号化モードを選択
するように構成する。Error correction codes with different error correction capabilities are generated in the encoding unit on the transmitting side. A plurality of error correction code generation circuits are provided so that one can be selected, and a receiving side decoding section (= is provided with a plurality of error correction detection circuits and an error correction circuit and one of them is selected. In addition, an error detection unit that monitors the frequency of errors on the transmission path is provided, and when the error detection unit detects that the error frequency on the transmission path has exceeded a predetermined value, the encoder and decoder The encoding unit is configured to switch and select an error correction encoding mode with higher error correction capability.
本発明は誤り訂正符号化・復号化方式に関し。 The present invention relates to an error correction encoding/decoding system.
更に詳しくいえば、伝送路における誤りを訂正するため
（＝用いられ、特に誤り訂正の精度及び伝送効率の向上
を可能とした誤り訂正符号化・復号化方式に関する。More specifically, it relates to an error correction encoding/decoding system that is used to correct errors in a transmission path, and in particular makes it possible to improve error correction accuracy and transmission efficiency.
〔従来の技術〕
第３図は、従来の誤り訂正符号化・復号化方式を示すブ
ロック図であり、１は送信側の符号化部。[Prior Art] FIG. 3 is a block diagram showing a conventional error correction encoding/decoding system, where 1 is an encoding section on the transmitting side.
２は受信側の復号化部、３は誤り訂正符号生成回路、５
は誤り訂正符号検出回路、６は誤り訂正回路を示す。2 is a decoding unit on the receiving side, 3 is an error correction code generation circuit, and 5
6 shows an error correction code detection circuit, and 6 shows an error correction circuit.
近年の情報化社会においては、正確な情報の受は渡しが
必要である。このため、伝送路における誤りを検出し、
訂正する必要がある。In the recent information society, it is necessary to receive and pass accurate information. Therefore, errors in the transmission path can be detected and
Needs to be corrected.
送信側から受信側へデータを伝送する場合には。When transmitting data from the sender to the receiver.
符号化部１の誤り訂正符号生成回路３により、生成多項
式を用いて誤り訂正符号を生成し、データと共に伝送し
ていた。The error correction code generation circuit 3 of the encoding unit 1 generates an error correction code using a generator polynomial and transmits it together with the data.
受信側では、復号化部２において、誤り訂正符号検出回
路５で、送られてきた誤り訂正符号を検出した後、誤り
訂正回路６で誤りの訂正をする。On the receiving side, in the decoding section 2, the error correction code detection circuit 5 detects the sent error correction code, and then the error correction circuit 6 corrects the error.
上記のような従来のものにおいては、伝送路におけるエ
ラーレートを改善するために、ただ１つだけの符号化方
式を持っていた。The conventional methods described above have only one encoding method in order to improve the error rate in the transmission path.
ところが、伝送路で生じた誤りが、はるかに小さい時は
無駄な冗長度を付けていることになる。However, when the errors occurring in the transmission path are much smaller, redundancy is wasted.
したがって、伝送路で生じた誤りが小さい時でも同じ冗
長度を付けてしまって伝送効率が良くない欠点があった
。Therefore, even when errors occurring in the transmission path are small, the same redundancy level is applied, resulting in poor transmission efficiency.
本発明は、このような従来の欠点を解消し、伝送路にお
ける誤りの頻度を監視して常に最適な符号化モードを選
択することにより、誤り訂正の精度及び伝送効率の向上
ができるようにすることを目的とする。The present invention eliminates these conventional drawbacks, monitors the frequency of errors in the transmission path, and constantly selects the optimal encoding mode, thereby making it possible to improve error correction accuracy and transmission efficiency. The purpose is to
第１図は本発明の原理図であり、１は送信側の符号化部
、２は受信側の復号化部、３−１〜３−Ｎは誤り訂正符
号生成回路、４，７はセレクタ。FIG. 1 is a diagram showing the principle of the present invention, in which 1 is an encoding section on the transmitting side, 2 is a decoding section on the receiving side, 3-1 to 3-N are error correction code generation circuits, and 4 and 7 are selectors.
５−１〜５−Ｎは誤り訂正符号検出回路、６−１〜６−
Ｎは誤り訂正回路、８は誤り検出部を示す。5-1 to 5-N are error correction code detection circuits, 6-1 to 6-
N indicates an error correction circuit, and 8 indicates an error detection section.
誤り訂正符号生成回路３−１〜３−Ｎはそれぞれ、異な
る生成多項式を用いて、誤り訂正能力の異なる誤り訂正
符号を生成する回路であり、これらの回路のいずれか１
つがセレクタ４により切り替えられるように構成されて
いる。The error correction code generation circuits 3-1 to 3-N are circuits that generate error correction codes with different error correction capabilities using different generation polynomials, and any one of these circuits
The configuration is such that the selector 4 can switch between the two.
この場合、誤り訂正能力の低い方から高い方へ順次切り
替えられるように予め設定しである。In this case, the settings are made in advance so that the error correction capability is sequentially switched from the lowest to the highest.
前記符号化部１の切り替えに対応して、復号化部２では
、誤り訂正符号検出回路５−１〜５−Ｎと誤り訂正回路
６−１〜６−Ｎとの組をセレクタ７によって切り替える
。Corresponding to the switching of the encoding unit 1, in the decoding unit 2, the selector 7 switches between sets of error correction code detection circuits 5-1 to 5-N and error correction circuits 6-1 to 6-N.
また、誤り検出部８では、誤り訂正符号検出回路５−１
〜５−Ｎからの誤りを検出し、伝送路における誤りの頻
度を監視する。Further, in the error detection section 8, the error correction code detection circuit 5-1
Detect errors from ~5-N and monitor the frequency of errors in the transmission path.
前記監視において、誤りの頻度が所定値より多くなると
、セレクタ４と７とを切り替え、適切な符号化モードを
選択する。During the monitoring, when the frequency of errors exceeds a predetermined value, selectors 4 and 7 are switched to select an appropriate encoding mode.
本発明は上記のように、送信側と受信側とにそれぞれＮ
個の符号化及び復号化モードを持っているＯ
そして、ある１つの符号化モードで誤りを検出して監視
し、誤りの頻度が所定の値より多ければ。As described above, the present invention has N on each of the transmitting side and receiving side.
O has several encoding and decoding modes, and detects and monitors errors in one encoding mode, and if the frequency of errors is greater than a predetermined value.
受信側から送信側に対して、符号化モードを切り替える
信号（セレクタ切替信号）を送り、符号化モードを切り
替える。A signal for switching the encoding mode (selector switching signal) is sent from the receiving side to the transmitting side to switch the encoding mode.
この切り替えにより、誤り訂正能力の更（＝高い符号化
モードが選ばれる。By this switching, an encoding mode with higher error correction capability is selected.
したがって、常（＝最適な符号化モードを選定して伝送
でき、十分な品質を保ちながら、最も冗長度の小さい効
率的な伝送が可能となる。Therefore, the optimum encoding mode can always be selected for transmission, and efficient transmission with the least redundancy can be achieved while maintaining sufficient quality.
以下２本発明の実施例を図面に基づいて説明する０
第２図は７本発明の１実施例のブロック図であり、第１
図と同符号は同一のものを示す。Below, two embodiments of the present invention will be explained based on the drawings. Figure 2 is a block diagram of one embodiment of the present invention.
The same reference numerals as in the figure indicate the same parts.
図において、９は比較部、１０は誤りビット数検出部、
１１は制御部を示す。またＮは、伝送路における誤りビ
ット数９Ｍは基準値（誤り訂正符号検出回路で検出可能
なビット数）を示す。In the figure, 9 is a comparison section, 10 is an error bit number detection section,
Reference numeral 11 indicates a control section. Further, N is the number of error bits in the transmission path, and 9M is the reference value (the number of bits that can be detected by the error correction code detection circuit).
上記の比較部９．誤りビット数検出部１０．及び制御部
１１は、誤り検出部８（第１図参照）を構成し、伝送路
における誤りの頻度を監視するものである。Comparison section 9 above. Error bit number detection unit 10. The control unit 11 constitutes an error detection unit 8 (see FIG. 1), which monitors the frequency of errors in the transmission path.
符号化部１及び復号化部２では、セレクタ４゜７の切り
替えζ二より、誤り訂正符号生成回路３−１〜３−Ｎの
内の１つを選定すると共に、この回路による符号化モー
ドに対応した誤り訂正符号検出回路５−１〜５−Ｎと誤
り訂正回路６−１〜６−Ｎの組の内の１組を選択する。In the encoding unit 1 and the decoding unit 2, one of the error correction code generation circuits 3-1 to 3-N is selected by the switching ζ2 of the selector 4゜7, and the encoding mode by this circuit is selected. One of the corresponding pairs of error correction code detection circuits 5-1 to 5-N and error correction circuits 6-1 to 6-N is selected.
誤り訂正符号生成回路３−１〜３−Ｎは、それぞれ、異
なる生成多項式を用いて誤り訂正能力の異なる誤り訂正
符号を生成する回路であり、セレクタ４により、誤り訂
正能力の低い方から高い方へ切り替えられるようになっ
ている。The error correction code generation circuits 3-1 to 3-N are circuits that generate error correction codes with different error correction capabilities using different generating polynomials, and are selected by the selector 4 from the one with the lowest error correction capability to the one with the highest error correction capability. It is now possible to switch to
このようなＮ個の回路による符号化モードに対応して、
復号化部でも順次セレクタ７により切り替えられるよう
になっている。Corresponding to the encoding mode using such N circuits,
The decoding unit is also configured to be sequentially switched by the selector 7.
誤り訂正符号検出回路５−１〜５−Ｎからの誤りビット
数Ｎは、誤りビット数検出部１０で検出し、比較器９へ
送る。The number N of error bits from the error correction code detection circuits 5-1 to 5-N is detected by the error bit number detection section 10 and sent to the comparator 9.
比較器９では、制御部からの基準値Ｍと上記Ｎとの比較
を行い、Ｎ＞Ｍとなった時、セレクタ４及び７に対して
セレクタ切替信号を送出して符号化モードを切り替える
。The comparator 9 compares the reference value M from the control section with the above N, and when N>M, sends a selector switching signal to the selectors 4 and 7 to switch the encoding mode.
この符号化モードの切り替えにより、誤り訂正能力の更
に高い符号化モードを用いて伝送が可能となる。By switching the encoding mode, transmission can be performed using an encoding mode with higher error correction capability.
以上説明したように２本発明によれば、常に伝送路にお
ける誤りに適した符号化モードを選択することができ、
誤り訂正の精度及び伝送効率の向上ができる効果がある
。As explained above, according to the present invention, it is possible to always select a coding mode suitable for errors in the transmission path,
This has the effect of improving error correction accuracy and transmission efficiency.
第１図は９本発明に係る誤り訂正符号化・復号化方式の
原理図。
第２図は２本発明の１実施例のブロック図。
第３図は、従来例のブロック図である。
１・・・符号化部。
２・・・復号化部。
３−１〜３−Ｎ・・・誤り訂正符号生成回路。
４・・・セレクタ。
５−１〜５−Ｎ・・・誤り訂正符号検出回路。
６−１〜６−Ｎ・・・誤り訂正回路。
７・・・セレクタ。
８・・・誤り検出部。FIG. 1 is a principle diagram of an error correction encoding/decoding system according to the present invention. FIG. 2 is a block diagram of one embodiment of the present invention. FIG. 3 is a block diagram of a conventional example. 1... Encoding section. 2...Decoding section. 3-1 to 3-N...Error correction code generation circuits. 4...Selector. 5-1 to 5-N...Error correction code detection circuits. 6-1 to 6-N...Error correction circuits. 7...Selector. 8...Error detection section.
Claims (1)
、複数の誤り訂正符号生成回路（３−１〜３−Ｎ）を設
け、 前記複数の回路の内、いずれか１つを選択できるように
し、 受信側の復号化部（２）には、 上記誤り訂正符号生成回路（３−１〜３−Ｎ）に対応し
た、複数の誤り訂正検出回路（５−１〜５−Ｎ）と、誤
り訂正回路（６−１〜６−Ｎ）を設けて、いずれか１つ
を選択できるようにすると共に、 伝送路の誤りの頻度を監視する誤り検出部（８）を設け
、 前記誤り検出部（８）で、伝送路の誤り頻度が所定値よ
り多くなったことを検出した場合に、上記符号化部（１
）と復号化部（２）を切り替え、誤り訂正能力の更に高
い誤り訂正符号化モードを選択するようにしたことを 特徴とする誤り訂正符号化・復号化方式。[Claims] The encoding unit (1) on the transmitting side is provided with a plurality of error correction code generation circuits (3-1 to 3-N) each of which generates error correction codes with different error correction capabilities; Any one of the plurality of circuits can be selected, and the receiving side decoding section (2) has a plurality of error correction code generation circuits (3-1 to 3-N) corresponding to the error correction code generation circuits (3-1 to 3-N). A correction detection circuit (5-1 to 5-N) and an error correction circuit (6-1 to 6-N) are provided to enable selection of either one and to monitor the frequency of errors in the transmission path. an error detection unit (8) for detecting an error in the coding unit (1);
) and decoding section (2) to select an error correction encoding mode with higher error correction capability.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23874589A JPH03101536A (en) | 1989-09-14 | 1989-09-14 | Error correction coding and decoding system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23874589A JPH03101536A (en) | 1989-09-14 | 1989-09-14 | Error correction coding and decoding system |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03101536A true JPH03101536A (en) | 1991-04-26 |
Family
ID=17034631
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23874589A Pending JPH03101536A (en) | 1989-09-14 | 1989-09-14 | Error correction coding and decoding system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03101536A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06188746A (en) * | 1992-07-20 | 1994-07-08 | Digital Equip Corp <Dec> | Error correction system |
-
1989
- 1989-09-14 JP JP23874589A patent/JPH03101536A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06188746A (en) * | 1992-07-20 | 1994-07-08 | Digital Equip Corp <Dec> | Error correction system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH09238125A (en) | Error control method and its device | |
| EP0777354B1 (en) | Digital transmission apparatus using differential coding and forward error correction | |
| JPH09116486A (en) | Error correction system for radio transmission system | |
| JPH0923218A (en) | Changeover method without error | |
| JPH11252618A (en) | Hand-off device and method for mobile communication system | |
| JP2010051014A (en) | Transmission system with adaptive channel encoder and decoder | |
| KR0141876B1 (en) | 180 phase error compensator in hdtv ga system | |
| KR0157546B1 (en) | An appatatus for recovering digital transmission signal | |
| CA2405935C (en) | Apparatus and method for coding/decoding channels in a mobile communication system | |
| JPH03101536A (en) | Error correction coding and decoding system | |
| KR950007977B1 (en) | Method and arrangement for the synchronisation of digital information signals | |
| US20080082896A1 (en) | Burst error correction with offset for correction vector based on fire code | |
| JPS59228440A (en) | Data transmission system | |
| JP3282562B2 (en) | Method of determining metric value threshold in Viterbi synchronization determination circuit and metric value threshold determination device | |
| JPH07131358A (en) | Data communication equipment | |
| JPH05304515A (en) | Digital data transmission system | |
| RU2142200C1 (en) | Frequency-adaptive radio line for transmission of medium-speed digital information streams | |
| JPH07193514A (en) | Transmission line code selecting data transmission system | |
| JP2600581B2 (en) | Code synchronization circuit | |
| JPH0918466A (en) | Frame synchronizing system | |
| JP2000174744A (en) | Frame synchronization circuit | |
| JP2003198514A (en) | Radio communication device and radio communication method | |
| JP2755061B2 (en) | Frame synchronization method | |
| JPH05145531A (en) | Uninterruptible line changeover device | |
| JPH08330978A (en) | Error correction system |