JPH0298898A - Diode read-only memory - Google Patents
Diode read-only memoryInfo
- Publication number
- JPH0298898A JPH0298898A JP63251122A JP25112288A JPH0298898A JP H0298898 A JPH0298898 A JP H0298898A JP 63251122 A JP63251122 A JP 63251122A JP 25112288 A JP25112288 A JP 25112288A JP H0298898 A JPH0298898 A JP H0298898A
- Authority
- JP
- Japan
- Prior art keywords
- zener diode
- level
- voltage
- diode
- zener
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015556 catabolic process Effects 0.000 claims abstract description 23
- 238000001514 detection method Methods 0.000 claims description 2
- 230000004044 response Effects 0.000 abstract description 7
- 230000005684 electric field Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 239000000969 carrier Substances 0.000 description 5
- 150000004767 nitrides Chemical class 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 229910052796 boron Inorganic materials 0.000 description 3
- 229910052739 hydrogen Inorganic materials 0.000 description 3
- 239000001257 hydrogen Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- -1 Boron ions Chemical class 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 150000002431 hydrogen Chemical class 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- WNTGYJSOUMFZEP-UHFFFAOYSA-N 2-(4-chloro-2-methylphenoxy)propanoic acid Chemical compound OC(=O)C(C)OC1=CC=C(Cl)C=C1C WNTGYJSOUMFZEP-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 210000003127 knee Anatomy 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Landscapes
- Read Only Memory (AREA)
Abstract
Description
〔産業上の利用分野]
この発明は、一般にダイオード読出専用メモリ装置に関
し、特に、ブレークダウン電圧が制御されたツェナーダ
イオードを用いたダイオード読出専用メモリ装置に関す
る。[Industrial Application Field] The present invention relates generally to diode read-only memory devices, and more particularly to diode read-only memory devices using Zener diodes with controlled breakdown voltages.
第4図は、従来のダイオード読出専用メモリ装置(以下
ROMという)を示す回路図である。このダイオードR
OMは、たとえば、rVLsIシステムデザイン」と題
された本(S、Morogal、1982年、John
Wiley &5ons社)に記載されている。
第4図を参照して、このダイオードROMは、ロウアド
レス信号RAOないしRAnを受けるように接続された
ロウデコーダ2aと、各ビット線24およびワード線2
5に接続された記憶用ダイオード23と、各ダイオード
23にビットvA24を介して接続されたセンスアンプ
8とを含む。各ダイオード23はメモリセルを構成する
。各ワード1iI25は、ロウデコーダ2aに接続され
、ロウデコーダ2aにより選択される。各センスアンプ
8は、端子9を介して外部から与えられるチップ選択信
号CEを受けるように接続される。このダイオードRO
Mは、ワード単1Qでメモリセルに書込まれた信号を読
出すもので、センスアンプ8により読出されたデータt
A号DOないしDmを出力する。
[発明が解決1.よ・)とする課題]
第4図に示した従来のダイオードROMでは、記憶すべ
bデータ1□1号の書込がダイオード23のカッ−ドと
ビット線24との接続によりなされる。
読出動作において、ロウデコーダ2aがロウアドレス信
号RAOないしRAnに応答して高レベルのffl圧を
ワード線25の1本に与える。センスアンプ8は、3ダ
イオード23に流れる電流を検出することにより、書込
まれたデー713号を読出し出力する。
このように、従来のダイオードROMでは、記憶用のダ
イオード23の接続状態により、1つのメモリセルに1
゛または′O″の2値のデータt、!号が書込まれ、記
憶ilJ能なデータ容量が少なかった。
この発明は、上記のような課題を解決するためになされ
たもので、記憶可能なデータ容量が増加されたダイオー
ド読出専用メモリ装置を得ることを目的とする。
〔課題を解決するための手段〕
この発明にかかるダイオード読出専用メモリ装置は、各
々がワード線とビット線との間に逆バイアスされるよう
に接続されたツェナーダイオード手段によって構成され
た複数のメモリセルと、ツェナーダイオード手段ごとに
ブレークダウン電圧を制御して3以上のレベルのいずれ
かに設定する電圧設定手段と、ツェナーダイオード手段
にレベルの異なった逆バイアス電圧を与えることにより
設定されたブレークダウン電圧のレベルを検出する電圧
検出手段とを含む。
[作110
この発明におけるダイオード読出専用メモリ装置では、
ツェナーダイオード手段がメモリセルとして設けられて
いる。記憶すべきデータ信号の書込はツェナーダイオー
ド手段ごとにブレークダウン電圧のレベルを制御して設
定することによりなされる。ブレークダウン電圧をメモ
リセルごとに3以上のレベルのいずれかに設定し、設定
したブレークダウン電圧のレベルを検出することができ
るので、記憶可能なデータ容量が増加される。
〔発明の実施?41
第1図は、この発明の一実施例を示すツェナーダイオー
ドを用いた読出専用メモリ(以’FROMという)の回
路図である。第1図をぴ然して、このダイオードRON
iは、ロウアドレス信号RAOないしRAnを受けるよ
うに接続されたロウデコーダ2bと、各々がビット線2
4とワード線25との間に逆バイアスされるように接続
されたツェナーダイオード3.4、および5と、ビット
線24を介してツェナーダイオードに接続されたセンス
アンプ8とを含む。各々のツェナーダイオードがそれぞ
れ1つのメモリセルを構成する。ツェナーダイオード3
.4、および5は、δ々ブレークダウン電圧Vzが5.
6、および7V(、:設定されている。このダイオード
ROMはlニー7’9を介して外部から与えられるチッ
プ選択C3号CEに応答して、メモリセルに二己憶され
たデータ1.i号をワードrat位で読出すものである
。
次に、読出動作について説明する。
まず、端子9を介して高レベルのチップa us i;
を号CEがセンスアンプ8に与えられ、センスアンプ8
力り4性化される。ロウデコーダ2bは、ロウアドレス
信号RADないしRA rrに応答してワード線25の
うちの1本を選択する。このとき、選択されたワード線
25にロウデコーダ2bから4゜5ないし7.5Vの電
圧が順に与えられる。この電圧に応答して菫なりたレベ
ルのブレークダウン電圧Vzが設定されたツェナーダイ
オード3.4、および5が順次導通し、センスアンプ8
により選択されたワード線25に接続された各ツェナー
ダイオードがどの7は圧レベルに応答して導通したかが
検出される。し、たがって、各ツェナーダイオードに設
定されていたブレークダウン711圧Vzが検出され、
その結果、各メモリセルにストアされCいたデータ信号
が読出されることになる。
第2図は、第1図に示されたダイオードROM中で使用
されるメモリセル、すなわち、ツェナーダイオードの構
造を示す断面図である。第2図を蓼照して、このツェナ
ーダイオードはバイポーラIC中で1q20pnl・ラ
ンジスタのエミッタとベースとを利用して形成されたも
のである。p型シリコン基板10上にエピタキシャル成
長によりrl型エピタキシャル層11が形成される。こ
の層11中に選択的にボロンB等を熱拡散することによ
りp振分離層12が形成される。分離層12はn型エピ
タキシャル層11中に形成される半導体素子の素子分離
を行なう。
また、分i!it層12間のn型エピタキシャル層11
の上層部に広くボロンイオンB+などが選択的に注入し
て拡散され、p!uベース層13が形成される。さらに
、p型ベース層13の一部分に高濃度のボロンB等を選
択的に熱拡散することにより、p+型型数散層14形成
される。p+型型数散層14、p型ベース層13と後述
する金属配線17とのコンタクト抵抗を減じるために形
成される。
p型ベース層13の上層部にヒ素イオンAs等が選択的
に注入され、拡散されてnu1エミッタ層15が形成さ
れる。このn型エミツタ層15は、その底面および側面
においてp型ベース層13とpn接合を形成する。
酸化膜16がn型エピタキシャル層11の上面に形成さ
れ、この酸化膜16中に設けられたコンタクトホールを
介して金属配線17がn型エミツタ層15およびp+型
型数散層14電気的に接続される。プラズマ窒化膜18
は250ないし400℃下のプラズマCVD法により、
金属配#jA17と酸化膜16の上に形成される。プラ
ズマ窒化膜18は耐湿性が高い。
一般に、pn接合間の空乏層の幅Wおよびpn接合にか
かる電界εは、pn接合が階段接合のとき、次のように
表わされる。
ε匡V/W ・・
・ (2)ここで、qは電荷量、Naはアクセプタ濃度
、Ndはドナー濃度、ε、はシリコンの誘電率、vbl
はp1接合の拡散電圧(ビルトイン電圧)、v「は逆方
向電圧である。
電界εが所定レベル(約10’V/cm程度)を越える
ととツェナー降伏が起こる。式(1)および(2)より
明らかなように、不純物濃度NaおよびNdが高いほど
空乏層の幅Wが狭くなり、同じレベルの逆方向電圧V「
に対してpn接合にかかる電界εが高くなる。すなわち
、不純物濃度NaおよびNdの高いpn接合はどツェナ
ー降伏が生じやすくなる。
第2図に示されたツェナーダイオードでは、比較的浅い
p型ベース層13およびn型エミツタ層15が形成され
ているので、不純物濃度NaおよびNdが最大値となる
領域は、酸化rtA16直下の深さ0の領域である。こ
のため、式(1)から、深さ0近くのp型ベース層13
と口型エミツタ層15の各側面間のp ri接合部での
空乏層の幅が最も狭くなる。
したがって、深さ0付近のpn接合部の空乏層に約10
’V/cm以上の逆方向電界が印加されるようにp型ベ
ース層13とnNエミツタ層15との間に電圧を与える
と、pn接合部においてツェナー降伏が生じる。
一方、第2因に示されたような構造を持つツェナーダイ
オードにIOV程度の逆方向の高電圧を印加すると、ブ
レークダウン電圧Vzが上昇する。
その原因は以下のように考えられる。すなわち、p型ベ
ース層13とn型エミツタ層15との間に約10Vの逆
方向の電圧が与えられると、酸化膜16111下のp型
ベース層13およびn型エミツタ層15の各側面間のp
n接合部で最も高い電界が生じる。この高電界により、
電子および正孔(以下これらをホットキャリアという)
が移動して、高エネルギを有するホットキャリアが酸化
膜16中に注入される。
酸化膜16上に形成されているプラズマ窒化膜18はバ
ヴシベーション効果が優れているため、ICの最終保護
膜として不可欠な絶縁膜であるが、比較的低温で製造さ
れるため窒化膜18巾に多量の水素を含んでいる。この
水素は、プラズマ窒化膜18形成後の他の工程における
熱処理により酸化膜16中へ拡散されている。その結果
、酸化膜16中で拡散されている水素と注入されたホッ
トキャリアとが次の反応を起こす。
e−十h” +H2−”2B −(3)すなわち
、式(3)に示されるように、電h−e−および正孔h
+のホットキャリア同志の結合エネルギが水素分子H,
の原子間の結合(結合エネルギは約4.5eV)を切る
。FAMされた水素原子11が酸化膜16直下の領域で
次の反応を起こす。
SiH+H−+Sl 本 +H2・・・ (4)その
結果、界面準位となるSi率 (3価シリコン)を発生
する。この反応におけるシリコンS1は基板(p型ベー
ス層13およびIll型エフタ層15)に含まれる。ホ
ットキャリアの注入によってアクセプタ型のW面中位が
発生すると、酸化膜9直下の1)をベース層13と0型
工ミツタ層15との間の空乏層の幅Wが広がりやすくな
る。その結果、式(2)に従って、空乏層間にかかる電
界を強度が緩和され、ブレークダウン電圧Vzが上y?
する。ブレークダウン電圧Vzの、L5?する度合は、
酸化膜16直下のp型ベース層13の不純物濃度、プラ
ズマ窒化膜18中の112濃度、および電流密度などの
条件により変化する。
第1図に示されたダイオードROMでは、第2(くに示
されたツェナーダイオードのプラズマ窒化膜18中の8
21口度を段階的に制御して設定することにより、ブレ
ークダウン電圧Vzの設定を行なう。
すなわち、このダイオードROMの11)込工程におい
て、レジストをマスクとしてツェナーダイオード3.4
、および5ごとにH”・fオンを濃度1.14御して注
入する。その結果、前述のように、ツ4.−。
ナーダイオードごとにブレークダウン電圧Vzの設定が
なされる。
第3図は、この発明の別の実施例を示すツェナーダイオ
ードROMの回路図である。第3図を参照して、このダ
イオードROMは、第1図に示された回路に加えて、カ
ラムアドルス信号CAOないしCArnを受けるように
接続されたカラムデコーダ2Cを含む。センスアンプ2
1は、カラムデコーダ2Cから出力された信号に応答し
て選択的に読出された(i4゛号を出力バッフ722に
与える。
したがって、ビット単位でメモリセルに記憶されたデー
タ1.′i号が読出される。出力バッファ22はチップ
選択信号CEに応答して読出されたデータ信号を出力す
る。
[発明の効果]
以上のように、この発明によれば、3メモリセルのツェ
ナーダイオード手段ごとにブレークダウン電圧のレベル
を制御して設定する手段を設け、そのレベルを検出する
手段を設けたので、メモリセルに二己憶されるデータ量
が増加し、記憶可能なデータ容量が増加されたダイオー
ド読出専用メモリ装置が19られた。FIG. 4 is a circuit diagram showing a conventional diode read-only memory device (hereinafter referred to as ROM). This diode R
OM is described, for example, in the book entitled ``rVLsI System Design'' (John S., Morogal, 1982).
Wiley & 5ons). Referring to FIG. 4, this diode ROM includes a row decoder 2a connected to receive row address signals RAO to RAn, and each bit line 24 and word line 2.
5, and a sense amplifier 8 connected to each diode 23 via a bit vA24. Each diode 23 constitutes a memory cell. Each word 1iI25 is connected to and selected by the row decoder 2a. Each sense amplifier 8 is connected to receive a chip selection signal CE applied from the outside via a terminal 9. This diode RO
M is for reading the signal written in the memory cell in word single Q, and the data t read by the sense amplifier 8
Output No. A DO or Dm. [Invention solves the problem 1. In the conventional diode ROM shown in FIG. In a read operation, row decoder 2a applies high level ffl pressure to one of word lines 25 in response to row address signals RAO to RAn. The sense amplifier 8 reads and outputs the written data No. 713 by detecting the current flowing through the three diodes 23. In this way, in the conventional diode ROM, one memory cell has one memory cell depending on the connection state of the storage diode 23.
Binary data t, ! of ゛ or 'O'' were written, and the amount of data that could be stored was small. This invention was made to solve the above-mentioned problems. An object of the present invention is to obtain a diode read-only memory device with an increased data capacity. a plurality of memory cells configured by Zener diode means connected to be reverse biased; and voltage setting means for controlling a breakdown voltage for each Zener diode means and setting it to one of three or more levels; and voltage detection means for detecting the level of breakdown voltage set by applying reverse bias voltages of different levels to the Zener diode means.
Zener diode means are provided as memory cells. Writing of the data signal to be stored is performed by controlling and setting the breakdown voltage level for each Zener diode means. Since the breakdown voltage can be set to one of three or more levels for each memory cell and the level of the set breakdown voltage can be detected, the storable data capacity can be increased. [Practice of invention? 41 FIG. 1 is a circuit diagram of a read-only memory (hereinafter referred to as 'FROM') using a Zener diode, showing one embodiment of the present invention. Based on Figure 1, this diode RON
i is connected to a row decoder 2b connected to receive row address signals RAO to RAn, and a bit line 2, respectively.
Zener diodes 3.4 and 5 are connected to be reverse-biased between the word line 25 and the word line 25, and a sense amplifier 8 is connected to the Zener diodes via the bit line 24. Each Zener diode constitutes one memory cell. zener diode 3
.. 4 and 5 have a breakdown voltage Vz of 5.
6, and 7V (,: set. This diode ROM responds to the chip selection C3 CE applied from the outside via the knee 7'9, and outputs the data 1.i stored in the memory cell. The number is read out in word rat order.Next, the read operation will be explained.First, the high level chip a us i;
The number CE is given to the sense amplifier 8, and the sense amplifier 8
Power becomes four-sexed. Row decoder 2b selects one of word lines 25 in response to row address signals RAD to RA rr. At this time, a voltage of 4.5 to 7.5 V is sequentially applied to the selected word line 25 from the row decoder 2b. In response to this voltage, the Zener diodes 3, 4 and 5 to which the breakdown voltage Vz of the violet level is set are sequentially turned on, and the sense amplifier 8
It is detected which Zener diodes connected to the selected word line 25 are rendered conductive in response to the pressure level. Therefore, the breakdown 711 pressure Vz set in each Zener diode is detected,
As a result, the data signal stored in each memory cell is read out. FIG. 2 is a cross-sectional view showing the structure of a memory cell, ie, a Zener diode, used in the diode ROM shown in FIG. Referring to FIG. 2, this Zener diode is formed using the emitter and base of a 1q20pnl transistor in a bipolar IC. An rl type epitaxial layer 11 is formed on a p type silicon substrate 10 by epitaxial growth. By selectively thermally diffusing boron B or the like into this layer 11, a p vibration isolation layer 12 is formed. The isolation layer 12 isolates the semiconductor elements formed in the n-type epitaxial layer 11. Also, minute i! N-type epitaxial layer 11 between IT layers 12
Boron ions such as B+ are selectively implanted and diffused widely into the upper layer of p! A u-base layer 13 is formed. Further, by selectively thermally diffusing highly concentrated boron B or the like into a portion of the p-type base layer 13, a p+-type scattered layer 14 is formed. It is formed in order to reduce the contact resistance between the p+ type scattering layer 14, the p type base layer 13, and the metal wiring 17 described later. Arsenic ions, etc., are selectively implanted into the upper layer of the p-type base layer 13 and diffused to form the nu1 emitter layer 15. This n-type emitter layer 15 forms a pn junction with the p-type base layer 13 at its bottom and side surfaces. An oxide film 16 is formed on the upper surface of the n-type epitaxial layer 11, and a metal wiring 17 is electrically connected to the n-type emitter layer 15 and the p+-type scattering layer 14 through a contact hole provided in the oxide film 16. be done. Plasma nitride film 18
is by plasma CVD method at 250 to 400°C,
It is formed on the metal interconnect #jA 17 and the oxide film 16. The plasma nitride film 18 has high moisture resistance. Generally, the width W of the depletion layer between the pn junctions and the electric field ε applied to the pn junctions are expressed as follows when the pn junctions are step junctions. ε匡V/W...
・ (2) Here, q is the charge amount, Na is the acceptor concentration, Nd is the donor concentration, ε is the dielectric constant of silicon, vbl
is the diffusion voltage (built-in voltage) of the p1 junction, and v is the reverse voltage. Zener breakdown occurs when the electric field ε exceeds a predetermined level (approximately 10'V/cm). Equations (1) and (2) ) As is clearer, the higher the impurity concentrations Na and Nd, the narrower the width W of the depletion layer, and the reverse voltage V' at the same level.
In contrast, the electric field ε applied to the pn junction becomes higher. That is, Zener breakdown is more likely to occur in pn junctions with high impurity concentrations of Na and Nd. In the Zener diode shown in FIG. 2, a relatively shallow p-type base layer 13 and an n-type emitter layer 15 are formed, so the region where the impurity concentrations Na and Nd reach their maximum values is located deep just below the oxidized rtA 16. This is an area of zero. Therefore, from equation (1), the p-type base layer 13 near the depth 0
The width of the depletion layer at the pri junction between the side surfaces of the emitter layer 15 and the mouth-shaped emitter layer 15 is the narrowest. Therefore, the depletion layer of the pn junction near depth 0 has approximately 10
When a voltage is applied between the p-type base layer 13 and the nN emitter layer 15 so that a reverse electric field of V/cm or more is applied, Zener breakdown occurs at the p-n junction. On the other hand, when a reverse high voltage of about IOV is applied to a Zener diode having the structure shown in the second factor, the breakdown voltage Vz increases. The reason for this is thought to be as follows. That is, when a voltage of about 10 V in the opposite direction is applied between the p-type base layer 13 and the n-type emitter layer 15, the voltage between the side surfaces of the p-type base layer 13 and the n-type emitter layer 15 under the oxide film 16111 increases. p
The highest electric field occurs at the n-junction. This high electric field causes
Electrons and holes (hereinafter referred to as hot carriers)
moves, and hot carriers with high energy are injected into the oxide film 16. The plasma nitride film 18 formed on the oxide film 16 has an excellent bavscivation effect and is an indispensable insulating film as the final protective film of the IC. contains hydrogen. This hydrogen is diffused into the oxide film 16 by heat treatment in another step after the plasma nitride film 18 is formed. As a result, the hydrogen diffused in the oxide film 16 and the injected hot carriers cause the following reaction. e−1h”+H2−”2B −(3) That is, as shown in equation (3), the electron h−e− and the hole h
The bonding energy of + hot carriers is hydrogen molecule H,
(bond energy is about 4.5 eV). The FAMed hydrogen atoms 11 cause the following reaction in the region immediately below the oxide film 16. SiH+H-+Sl +H2... (4) As a result, a Si fraction (trivalent silicon) is generated which becomes an interface state. Silicon S1 in this reaction is contained in the substrate (p-type base layer 13 and Ill-type Eftha layer 15). When an acceptor-type W-plane center is generated by injection of hot carriers, the width W of the depletion layer between the base layer 13 and the 0-type emitter layer 15 immediately below the oxide film 9 tends to increase. As a result, according to equation (2), the strength of the electric field applied between the depletion layers is relaxed, and the breakdown voltage Vz increases to y?
do. Breakdown voltage Vz, L5? The degree to which
It changes depending on conditions such as the impurity concentration of the p-type base layer 13 directly under the oxide film 16, the 112 concentration in the plasma nitride film 18, and the current density. In the diode ROM shown in FIG.
The breakdown voltage Vz is set by controlling and setting the 21 degrees in stages. That is, in the step 11) of this diode ROM, the Zener diode 3.4 is connected using the resist as a mask.
, and every 5. As a result, as described above, the breakdown voltage Vz is set for each 4.-. 3 is a circuit diagram of a Zener diode ROM showing another embodiment of the present invention. Referring to FIG. 3, in addition to the circuit shown in FIG. A sense amplifier 2 includes a column decoder 2C connected to receive CArn.
1 is selectively read out in response to a signal output from the column decoder 2C (i4' is given to the output buffer 722. Therefore, the data 1.'i stored in the memory cell bit by bit is The output buffer 22 outputs the read data signal in response to the chip selection signal CE. [Effects of the Invention] As described above, according to the present invention, each Zener diode means of three memory cells Since a means for controlling and setting the level of the breakdown voltage is provided and a means for detecting the level is provided, the amount of data stored in the memory cell is increased, and the data capacity that can be stored is increased. Nineteen read-only memory devices were added.
第1図は、この発明の一実施例を示ずツェナーダイオー
ド読出専用メモリの回路図である。第2図は、第1図に
示された読出専用メモリ中で使用されるツェナーダイオ
ードの構造を示す断面図である。第3図は、この発明の
別の実施例を示すツェナーダイオード読出専用メモリの
回路図である。
第4図は、従来のダイオード読出専用メモリを示す回路
図である。
図において、2aおよび2bはロウデコーダ、2Cはカ
ラムデコーダ、3+ 4.5はブレークダウン電圧の異
なるツェナーダイオード、8.21はセンスアンプ、2
4はビット線、25はワード線である。
なお、図中、同一70号は同一または相当部分を示す。FIG. 1 is a circuit diagram of a Zener diode read-only memory showing one embodiment of the present invention. FIG. 2 is a cross-sectional view showing the structure of a Zener diode used in the read-only memory shown in FIG. FIG. 3 is a circuit diagram of a Zener diode read-only memory showing another embodiment of the invention. FIG. 4 is a circuit diagram showing a conventional diode read-only memory. In the figure, 2a and 2b are row decoders, 2C is a column decoder, 3+4.5 is a Zener diode with different breakdown voltage, 8.21 is a sense amplifier, 2
4 is a bit line, and 25 is a word line. In addition, in the drawings, the same number 70 indicates the same or equivalent parts.
Claims (1)
接続されたツェナーダイオード手段によって構成された
複数のメモリセルと、 前記メモリセルのツェナーダイオード手段ごとにブレー
クダウン電圧を制御して3以上のレベルのいずれかに設
定する電圧設定手段と、 前記ワード線およびビット線を介して前2複数のメモリ
セルに接続され、前記ツェナーダイオード手段にレベル
の異なった逆バイアス電圧を与えることにより、設定さ
れたブレークダウン電圧のレベルを検出する電圧検出手
段とを含む、ダイオード読出専用メモリ装置。[Scope of Claims] A plurality of memory cells each formed by Zener diode means connected to be reverse biased between a word line and a bit line, and a breakdown voltage for each Zener diode means of the memory cell. voltage setting means for controlling and setting to one of three or more levels; and voltage setting means connected to the first two plurality of memory cells via the word line and bit line, and applying reverse bias voltages of different levels to the Zener diode means. voltage detection means for detecting a level of a set breakdown voltage by providing a diode read-only memory device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63251122A JPH0298898A (en) | 1988-10-05 | 1988-10-05 | Diode read-only memory |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63251122A JPH0298898A (en) | 1988-10-05 | 1988-10-05 | Diode read-only memory |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0298898A true JPH0298898A (en) | 1990-04-11 |
Family
ID=17217992
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63251122A Pending JPH0298898A (en) | 1988-10-05 | 1988-10-05 | Diode read-only memory |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0298898A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5699398A (en) * | 1996-01-08 | 1997-12-16 | Mitsubishi Denki Kabushiki Kaisha | Counting apparatus |
USRE41733E1 (en) * | 1996-03-05 | 2010-09-21 | Contour Semiconductor, Inc. | Dual-addressed rectifier storage device |
US7813157B2 (en) | 2007-10-29 | 2010-10-12 | Contour Semiconductor, Inc. | Non-linear conductor memory |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01192094A (en) * | 1988-01-27 | 1989-08-02 | Toshiba Corp | Semiconductor memory |
-
1988
- 1988-10-05 JP JP63251122A patent/JPH0298898A/en active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01192094A (en) * | 1988-01-27 | 1989-08-02 | Toshiba Corp | Semiconductor memory |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5699398A (en) * | 1996-01-08 | 1997-12-16 | Mitsubishi Denki Kabushiki Kaisha | Counting apparatus |
USRE41733E1 (en) * | 1996-03-05 | 2010-09-21 | Contour Semiconductor, Inc. | Dual-addressed rectifier storage device |
USRE42310E1 (en) | 1996-03-05 | 2011-04-26 | Contour Semiconductor, Inc. | Dual-addressed rectifier storage device |
US7813157B2 (en) | 2007-10-29 | 2010-10-12 | Contour Semiconductor, Inc. | Non-linear conductor memory |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4087900A (en) | Fabrication of semiconductor integrated circuit structure including injection logic configuration compatible with complementary bipolar transistors utilizing simultaneous formation of device regions | |
US5183769A (en) | Vertical current flow semiconductor device utilizing wafer bonding | |
US4831430A (en) | Optical semiconductor device and method of manufacturing the same | |
KR0141519B1 (en) | High performance bipolar differential sense amplifier in a bicmos sram | |
US4047217A (en) | High-gain, high-voltage transistor for linear integrated circuits | |
US5191395A (en) | Mos type semiconductor device with means to prevent parasitic bipolar transistor | |
JP3168874B2 (en) | Semiconductor device | |
JPS564263A (en) | Semiconductor memory | |
JPH07130963A (en) | Monolithic integrated circuit and protective device | |
JPH09186329A (en) | Semiconductor device for power use having temperature sensor | |
US5268587A (en) | Semiconductor integrated circuit device including a dielectric breakdown prevention circuit | |
EP0018173A1 (en) | A programmable read-only memory device | |
JPS62104156A (en) | Electronic semiconductor device | |
JPS6156627B2 (en) | ||
JPH0298898A (en) | Diode read-only memory | |
EP0029717B1 (en) | Bipolar type static memory cell | |
JPH0347744B2 (en) | ||
EP0084000A2 (en) | CMOS device | |
JP2531757B2 (en) | Method of writing diode ROM | |
CA1056070A (en) | Method of making an ic structure having both power and signal components | |
KR900006354B1 (en) | Low dosage emitter vertical fuse | |
JPH0638478B2 (en) | Semiconductor device | |
JPH02116162A (en) | Semiconductor storage device | |
US3676755A (en) | Semiconductor device and method of manufacturing said device | |
JPH0412034B2 (en) |